[0001] 本发明涉及一种放大器。

[0002] 放大器基于某些操作特性进行分类。低噪声放大器(LNA)通常用作通信系统中的低功率放大器。微型集成电路(IC)中的近期趋势导致消耗更少功率但以更高速度提供功能性的更小装置。微型化工艺还导致LNA的设计及制造规范更加严格。

[0003] 发明内容本发明的一些实施例为提供一种放大器，其包括：输入节点，其经配置以接收第一信号；输出节点，其经配置以输出经放大第一信号；晶体管，其包括：第一端子，其耦合到所述输入节点及第一供应电压源；第二端子，其耦合到第二供应电压源及所述输出节点；及第三端子，其耦合到参考节点；及变压器，其耦合到所述第一端子及所述第三端子，其中所述晶体管经配置以在亚阈值区域及近三极管区域中操作。附图说明

[0004] 当结合附图阅读时，根据以下详细描述最佳地理解本发明的方面。应注意，根据标准行业惯例，各种特征不一定按比例绘制。实际上，为了使讨论清楚起见可任意增大或减小各种特征的尺寸。

[0005] 图1是根据一些实施例的放大器的示意图。

[0006] 图2是根据一些实施例的可用作图1中的放大器的放大器的示意图。

[0007] 图3是根据一些实施例的操作放大器的方法的流程图。

[0008] 图4是根据一些实施例的可在图1中使用的放大器的不同电压电平的示意图。

[0009] 图5是根据一些实施例的可在图1中使用的变压器的耦合系数的示意图。

[0010] 以下揭示内容提供了许多不同实施例或实例以用于实施所提供标的物的不同特征。下文描述了组件及布置的特定实例以简化本发明。当然，这些实例仅仅是实例且不旨在具有限制性。例如，在以下详述中，第一特征形成在第二特征上方或第二特征上可包含其中第一及第二特征直接接触而形成的实施例，且还可包含其中第一及第二特征之间可形成额外特征使得第一及第二特征无法直接接触的实施例。此外，本发明可在各个实例中重复元件符号及/或字母。此重复是为了简单及清楚起见且本身不规定所讨论的各个实施例及/或配置之间的关系。

[0011] 另外，在本文中为了便于描述的目的使用例如“之下”、“下方”、“下部”、“上方”、“上部”等的空间相对术语来描述如图中说明的一个元件或特征与另一元件或特征的关系。空间相对术语旨在涵盖除图中描绘的定向之外的装置在使用或操作中的不同定向。所述设备可以其它方式定向(旋转90度或其它定向)且同样可相应地解释本文中所使用的空间相对描述符。

[0012] 在一些实施例中，放大器包含输入节点、输出节点、晶体管及变压器。输入节点经配置以接收第一信号。输出节点经配置以输出经放大第一信号。晶体管包含第一端子、第二端子及第三端子。第一端子耦合到输入节点及第一供应电压源。第二端子耦合到第二供应电压源及输出节点。第三端子耦合到参考节点。变压器耦合到第一端子及第三端子。晶体管经配置以在亚阈值区域及近三极管区域中操作。

[0013] 低噪声放大器(LNA)通常位于接收器的前端部分上且用于放大具有低信噪比(SNR)的信号。此外，随着IC大小不断缩减，供应给LNA的可用功率也不断降低。因此，LNA必须使用低供应电压及电流放大具有低SNR的信号。通过配置LNA中的晶体管以使其在亚阈值区域及近三极管区域中操作且将晶体管耦合到变压器，LNA经配置以按低DC电源电平(PDC)操作且消耗少量功率。

[0014] 图1是根据一些实施例的放大器100的示意图。放大器100包含输入节点IN、输出节点OUT、电阻器Rg、变压器102、晶体管M1、输出电容器Cout及漏极电感器Ld。放大器100是单级共源极放大器。在一些实施例中，放大器100是LNA。

[0015] 输入节点IN经配置以接收信号Sin。在一些实施例中，信号Sin是射频(RF)信号。输出节点OUT经配置以响应于信号Sin而输出经放大信号Sout。在一些实施例中，经放大信号Sout是RF信号。输入节点IN耦合到变压器102及电阻器Rg。

[0016] 电阻器Rg的第一端子耦合到输入节点IN及变压器102。电阻器Rg的第二端子耦合到第一供应电压源VG。在一些实施例中，电阻器Rg包含一或多个电阻性元件。

[0017] 变压器102被配置为阻抗匹配网络。变压器102经配置以将晶体管M1的输入阻抗Zin与RF信号Sin的源(未示出)的输出阻抗Zout匹配以将反射最小化。变压器102包含第一电感器Lg及第二电感器Ls。在一些实施例中，第一电感器Lg包含一或多个感应元件。在一些实施例中，第二电感器Ls包含一或多个感应元件。

[0018] 第一电感器Lg耦合在晶体管M1的栅极端子与输入节点IN及电阻器Rg的第一端子之间。

[0019] 第二电感器Ls耦合在晶体管M1的源极端子与参考节点Vss之间。参考节点Vss对应于接地。第一电感器Lg及第二电感器Ls如由图1的元件104所示那样以感应方式或磁方式彼此耦合。在一些实施例中，第一电感器Lg及第二电感器Ls彼此相互耦合。例如，第一电感器Lg及第二电感器Ls经配置使得通过第一电感器Lg的电流的变化通过电磁感应而感应出跨第二电感器Ls的电压，且通过第二电感器Ls的电流的变化通过电磁感应而感应出跨第一电感器Lg的电压。第一电感器Lg与第二电感器Ls之间的感应耦合量是由第一电感器Lg与第二电感器Ls之间的互感(例如，图2中所示的Mgs及Msg)测量。第一电感器Lg与第二电感器Ls具有互感Mgs(图2中所示)。第二电感器Ls与第一电感器Lg具有互感Msg(图2中所示)。在一些实施例中，第一电感器Lg及第二电感器Ls位于与放大器100中的其它组件(例如，输入节点IN、晶体管M1、电阻器Rg、漏极电感器Ld及输出节点OUT)相同的芯片上。在一些实施例中，通过将第一电感器Lg及第二电感器Ls彼此相互耦合，第一电感器Lg的阻抗与第二电感器Ls的阻抗匹配。

[0020] 晶体管M1包括栅极端子、漏极端子及源极端子。栅极端子耦合到第一电感器Lg。漏极端子耦合到漏极电感器Ld及输出电容器OUT。源极端子耦合到第二电感器Ls。晶体管M1是n型或p型金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，晶体管M1是FinFET。在一些实施例中，其它晶体管类型可用作晶体管M1。

[0021] 晶体管M1经配置以在亚阈值区域及近三极管区域中操作。晶体管M1经配置以在栅极端子的电压Vgs小于晶体管M1的阈值电压Vth时在亚阈值区域中操作，如由公式1表达：

[0022] Vgs＜晶体管M1的Vth          (1)

[0023] 其中Vgs是晶体管M1的栅极端子与晶体管M1的源极端子之间的电压且Vth是晶体管M1的阈值电压。

[0024] 在一些实施例中，晶体管M1经配置以在漏极端子与源极端子之间的电压Vds与流过漏极端子及源极端子的电流Ids成比例时在近三极管区域中操作。在一些实施例中，晶体管M1经配置以在栅极端子与源极端子之间的电压Vgs与晶体管M1的阈值电压Vth之间的差值大于漏极端子与源极端子之间的电压Vds时在近三极管区域中操作，如由公式2表达：

[0025] Vgs-Vth＞晶体管M1的Vds         (2)

[0026] 其中Vgs是晶体管M1的栅极端子与晶体管M1的源极端子之间的电压，Vth是晶体管M1的阈值电压，且Vds是晶体管M1的漏极端子与晶体管M1的源极端子之间的电压。

[0027] 在一些实施例中，晶体管M1经配置以在栅极端子与漏极端子之间的电压Vgd大于晶体管M1的阈值电压Vth时在近三极管区域中操作，如由公式3表达：

[0028] Vgd>晶体管M1的Vth         (3)

[0029] 其中Vgd是晶体管M1的栅极端子与晶体管M1的漏极端子之间的电压，且Vth是晶体管M1的阈值电压。

[0030] 漏极电感器Ld的第一端子耦合到第二供应电压源VDD。漏极电感器Ld的第二端子耦合到输出电容器OUT或晶体管M1的漏极端子。漏极电感器Ld经配置以使直流(DC)信号在晶体管M1与第二供应电压源VDD之间行进。漏极电感器Ld经配置以阻断交流(AC)或RF信号从晶体管M1行进到第二供应电压源VDD。在一些实施例中，漏极电感器Ld包含一或多个感应元件。

[0031] 输出电容器Cout耦合在输出节点OUT与晶体管M1的漏极端子或漏极电感器Ld的第二端子之间。在一些实施例中，输出电容器Cout包含一或多个电容元件。输出电容器Cout经配置以阻断DC信号被提供到输出节点OUT。输出电容器Cout经配置以使被提供到输出节点OUT的AC或RF信号通过。输出节点OUT经配置以响应于信号Sin而输出经放大信号Sout。

[0032] 在一些实施例中，由第一供应电压源VG供应的电压在从约0.1伏特到约0.8伏特的范围内。在一些实施例中，由第二供应电压源VDD供应的电压在从约0伏特到约0.8伏特的范围内。

[0033] 在一些实施例中，晶体管M1的栅极端子与晶体管M1的源极端子之间的电压Vgs在从约0.1伏特到约0.8伏特的范围内。在一些实施例中，晶体管M1的漏极端子与晶体管M1的源极端子之间的电压Vds在从约0伏特到约0.8伏特的范围内。在一些实施例中，晶体管M1的栅极端子与晶体管M1的源极端子之间的电压Vgs大于晶体管M1的漏极端子与晶体管M1的源极端子之间的电压Vds。

[0034] 在一些实施例中，放大器100的操作频率在从约0.1兆赫兹(GHz)到约10GHz的范围内。在一些实施例中，由放大器100输出的经放大信号Sout的基频在从约0.1GHz到约10GHz的范围内。在一些实施例中，当电压驻波比(VSWR)大于10时，放大器100有条件地稳定。在一些实施例中，如果放大器将在不满足负载或源极阻抗条件(例如，VSWR)时振荡，那么放大器有条件地稳定。另外，如果放大器无论负载或源极阻抗条件如何均不振荡，那么放大器无条件地稳定。在一些实施例中，VSWR是放大器100的输入节点IN或输出节点OUT上的最大电压与最小电压的比。在一些实施例中，放大器100的稳定性是基于晶体管M1的稳定性。在一些实施例中，晶体管M1的稳定性与晶体管M1的正向跨导gm及反馈栅极-漏极电容Cgd有关。晶体管M1是通过减小正向跨导gm或反馈栅极-漏极电容Cgd来稳定。通过将放大器100的晶体管M1配置为在亚阈值区域及近三极管区域中操作，正向跨导gm或反馈栅极-漏极电容Cgd减小，从而产生稳定的晶体管M1。在一些实施例中，晶体管M1的正向跨导gm是通过降低栅极端子的电压Vgs(例如，由第一供应电压源VG供应)且减小漏极端子与源极端子之间的电压Vds(例如，由第二供应电压源VDD供应)而减小。在一些实施例中，放大器100的输入节点IN的输入阻抗Zin在从10欧姆到约500欧姆的范围内。在一些实施例中，放大器100是超低功率(ULP)RF集成电路。在一些实施例中，放大器100经配置以操作为超低电压(ULV)RF集成电路。

[0035] 图2是根据一些实施例的放大器电路200的示意图。放大器电路200是放大器100(图1)的部分的等效电路。如图2中所示，类似元件具有与图1中所示相同的符号数字。

[0036] 放大器电路200包含串联连接的第一电感器Lg、第一互感器Mgs、晶体管M1(图1)的部分、第二互感器Msg及第二电感器Ls。晶体管M1的部分包含栅极端子G及源极端子S。晶体管M1的部分包含栅极电阻器R1、电容器Cgs及源极电阻器Rs。第一电感器Lg、第一互感器Mgs、栅极电阻器R1、电容器Cgs、源极电阻器Rs、第二互感器Msg及第二电感器Ls串联连接。

[0037] 第一电感器Lg具有阻抗Z1。第二电感器Ls具有阻抗Z2。

[0038] 第一互感器Mgs是第一电感器Lg与第二电感器Ls之间的互感。第二互感器Msg是第二电感器Ls与第一电感器Lg之间的互感。第一互感器Mgs的电感或第二互感器Msg的电感由等式4表达为：

[0039] Mgs＝Msg＝k(LgLs)0.5           (4)

[0040] 其中Mgs是互感器Mgs的互感，其中Msg是互感器Msg的互感，k是第一电感器Lg与第二电感器Ls之间的耦合系数，Lg是第一电感器的电感，且Ls是第二电感器的电感。第一互感器Mgs具有阻抗Z3。第二互感器Msg具有阻抗Z4。

[0041] 栅极电阻器R1对应于晶体管M1的栅极端子的电阻。栅极电阻器R1的电阻由等式5表达为：

[0042] R1＝k(LgLs)0.5*(gm/Cgs)      (5)

[0043] 其中R1是栅极电阻器的电阻，k是第一电感器Lg与第二电感器Ls之间的耦合系数，Lg是第一电感器的电感，Ls是第二电感器的电感，gm是晶体管M1的跨导，Cgs是晶体管M1的栅极端子与源极端子之间的等效电容。栅极电阻器R1具有阻抗Z5。

[0044] 电容器Cgs对应于晶体管M1的栅极端子与源极端子之间的等效电容。电容器Cgs具有阻抗Z6。

[0045] 源极电阻器Rs对应于晶体管M1的源极端子的电阻。源极电阻器Rs的电阻由等式6表达为：

[0046] Rs＝Ls*(gm/Cgs)      (6)

[0047] 其中Rs是源极电阻器的电阻，Ls是第二电感器的电感，gm是晶体管M1的跨导且Cgs是晶体管M1的栅极端子与源极端子之间的等效电容。源极电阻器Rs具有阻抗Z7。

[0048] 放大器电路200具有具备拉普拉斯S域表达式的输入阻抗Zin。晶体管M1的放大器电路200的输入阻抗Zin由等式7表达为：

[0049] Zin＝Z1+Z2+Z3+Z4+Z5+Z6+Z7       (7)

[0050] 其中Z1是第一电感器Lg的阻抗，Z2是第一互感器Mgs的阻抗，Z3是栅极电阻器R1的阻抗，Z4是电容器Cgs的阻抗，Z5是第二电感器Ls的阻抗，Z6是第二互感器Msg的阻抗，且Z7是源极电阻器Rs的阻抗。

[0051] 在将来自等式4到7的对应值代入等式7之后，晶体管M1的放大器电路200的输入阻抗Zin由等式8表达为：

[0052] Zin＝(Lg+k(LgLs)0.5)*(gm/Cgs)+(1/(S*Cgs))+S*(Lg+Ls+2k(Ls*Lg)0.5) (8)[0053] 其中Zin是晶体管M1的放大器电路200的输入阻抗，k是第一电感器Lg与第二电感器Ls之间的耦合系数，Lg是第一电感器的电感，Ls是第二电感器的电感，gm是晶体管M1的跨导，Cgs是晶体管M1的栅极端子与源极端子之间的等效电容，且S是拉普拉斯系数。

[0054] 在一些实施例中，放大器100或放大器200的第一电感器Lg的大小与连接到晶体管的栅极端子的栅极电感器相比小25％，其中栅极电感器并未相互耦合到连接到相同晶体管的源极端子的源极电感器，且栅极电感器及源极电感器是阻抗匹配网络的部分。在一些实施例中，放大器100或放大器200的第一电感器Lg的电感与连接到晶体管的栅极端子的栅极电感器相比小25％，其中栅极电感器并未相互耦合到连接到相同晶体管的源极端子的源极电感器，且栅极电感器及源极电感器是阻抗匹配网络的部分。在一些实施例中，放大器100或放大器200的第二电感器Ls的大小与连接到晶体管的源极端子的源极电感器相比小75％，其中源极电感器并未相互耦合到连接到相同晶体管的栅极端子的栅极电感器，且栅极电感器及源极电感器是阻抗匹配网络的部分。在一些实施例中，放大器100或放大器200的第二电感器Ls的电感与连接到晶体管的源极端子的源极电感器相比小75％，其中源极电感器并未相互耦合到连接到相同晶体管的栅极端子的栅极电感器，且栅极电感器及源极电感器是阻抗匹配网络的部分。在一些实施例中，通过将放大器100或放大器200的第一电感器Lg及第二电感器Ls相互耦合，第一电感器Lg及第二电感器Ls的大小或电感与未使用放大器100或200的特征的放大器相比有所减小。通过减小放大器100或放大器200的第一电感器Lg及第二电感器Ls的大小，第一电感器Lg及第二电感器Ls位于与放大器100或放大器200中的其它组件(例如，输入节点IN、晶体管M1、电阻器Rg、漏极电感器Ld及输出节点OUT)相同的芯片上。通过减小放大器100或放大器200的第一电感器Lg及第二电感器Ls的大小，放大器
100或放大器200占据的面积小于其它放大器设计(未利用放大器100或放大器200的特征)。

[0055] 放大器100或放大器200经配置以在与其它放大器(未利用放大器100或放大器200的特征)相比时以较低功率量操作。例如，通过将放大器100或放大器200配置为在亚阈值区域或近三极管区域中操作，放大器100或放大器200经配置以利用较低DC电源电平(PDC)、较低供应电压源(例如，第二供应电压源VDD)或较低噪声因数(NF)及较大品质因数(FoM)来操作。在一些实施例中，放大器100或放大器200是使用16纳米(nm)或更大互补MOS(CMOS)技术制造。在一些实施例中，与其它放大器(未利用放大器100或放大器200的特征)相比，放大器100或放大器200的面积较小。在一些实施例中，通过使用单个晶体管M1，放大器100或放大器200占据的面积及消耗的功率小于使用一个以上晶体管的其它放大器设计。

[0056] 图3是根据一些实施例的操作放大器100或放大器200的方法300的流程图。应理解，可在图3中描绘的方法300之前、期间及/或之后执行额外操作，且本文中可仅仅简要地描述一些其它过程。

[0057] 方法300开始于操作302，其中从源(未示出)接收第一信号(例如，信号Sin(图1))。在一些实施例中，第一信号的源是RF源(未示出)。

[0058] 方法300以操作304继续，其中将第一电压(例如，栅极端子的电压Vgs)供应到晶体管的第一端子(例如，晶体管M1的栅极端子)，由此在亚阈值区域中操作晶体管(例如，晶体管M1)。在一些实施例中，操作304的将第一电压(例如，栅极端子的电压Vgs)供应到晶体管的第一端子(例如，晶体管M1的栅极端子)由此在亚阈值区域中操作晶体管(例如，晶体管M1)包括第一电压(例如，栅极端子的电压Vgs)小于晶体管的阈值电压(例如，晶体管M1的阈值电压Vth)。

[0059] 方法300以操作306继续，其中将第二电压(例如，电压VDD)供应到晶体管的第二端子(例如，晶体管M1的漏极端子)，由此在近三极管区域中操作晶体管(例如，晶体管M1)。在一些实施例中，操作306的将第二电压(例如，电压VDD)供应到晶体管的第二端子(例如，晶体管M1的漏极端子)由此在近三极管区域中操作晶体管(例如，晶体管M1)包括介于晶体管的第二端子(例如，晶体管M1的漏极端子)与晶体管的第三端子(例如，晶体管M1的源极端子)之间的电压(例如，电压Vds)与流过晶体管的第二端子(例如，晶体管M1的漏极端子)及晶体管的第三端子(例如，晶体管M1的源极端子)的电流(例如，电流Ids)成比例。

[0060] 方法300以操作308继续，其中将晶体管(例如，晶体管M1)的输入阻抗(例如，输入阻抗Zin)与源(未示出)的输出阻抗(例如，输出阻抗Zout)匹配。在一些实施例中，操作308的将晶体管的输入阻抗与源的输出阻抗匹配包括将耦合到晶体管的第一端子(例如，晶体管M1的栅极端子)的第一电感器(例如，第一电感器Lg(图1))以感应方式耦合到耦合到第三端子(例如，晶体管M1的源极端子)的第二电感器(例如，第二电感器Ls)。

[0061] 方法300以操作310继续，其中响应于第一信号(例如，信号Sin)输出经放大第一信号(例如，信号Sout(图1))。在一些实施例中，操作310的响应于第一信号输出经放大第一信号(例如，信号Sout)包括使经放大第一信号(例如，信号Sout)行进通过输出电容器(例如，输出电容器Cout)且通过输出电容器(例如，输出电容器Cout)阻断第二电压(例如，电压VDD)。

[0062] 图4是根据一些实施例的图1中可用的放大器的不同电压电平的示意图。

[0063] 示意图400包含水平轴及垂直轴。如图4中所示，水平轴示出了提供到晶体管(例如，晶体管M1，图1)的栅极的电压VG的范围。如图4中所示，垂直轴示出了针对提供到晶体管(例如，晶体管M1，图1)的不同漏极电压电平VD实现的晶体管效率(例如，正规化的跨导gm/PDC)的范围。

[0064] 在一些实施例中，对于具有基本上等于0.8伏特的电压电平VD(示为曲线402)的晶体管(例如，晶体管M1，图1)的亚阈值操作，随着电压VG的减小，晶体管的效率增加。例如，对于具有基本上等于0.8伏特的电压电平VD(示为曲线402)及基本上等于0.8伏特的电压VG的晶体管的亚阈值操作，产生具有基本上等于1的效率的晶体管。例如，对于具有基本上等于0.8伏特的电压电平VD(示为曲线402)及等于0.3伏特的电压VG的晶体管的亚阈值操作，产生具有基本上等于6的效率的晶体管。对于具有基本上等于0.8伏特的电压电平VD(示为曲线
402)及等于0.15伏特的电压VG的晶体管的亚阈值操作，产生具有基本上等于12的效率的晶体管。

[0065] 在一些实施例中，对于具有基本上等于0.15伏特的电压电平VG(相交曲线404)的晶体管(例如，晶体管M1，图1)的近三极管操作，随着电压电平VD的减小，晶体管的效率增加。例如，对于具有基本上等于0.15伏特的电压电平VG(相交曲线404)及基本上等于0.8伏特的电压VD的晶体管的近三极管操作，产生具有基本上等于12的效率的晶体管。例如，对于具有基本上等于0.15伏特的电压电平VG(相交曲线404)及基本上等于0.2伏特的电压VD的晶体管的近三极管操作，产生具有基本上等于50的效率的晶体管。例如，对于具有基本上等于0.15伏特的电压电平VG(相交曲线404)及基本上等于0.1伏特的电压VD的晶体管的近三极管操作，产生具有基本上等于100的效率的晶体管。

[0066] 图5是根据一些实施例的图1中可用的变压器的耦合系数的示意图。

[0067] 示意图500包含水平轴及垂直轴。如图5中所示，水平轴示出了变压器(例如，变压器102)的耦合系数k的范围。如图5中所示，垂直轴示出了通过使用放大器100实现的变压器(例如，变压器102，图1中所示)的第一电感器Lg及对应的第二电感器Ls的正规化电感(％)范围。第一电感器Lg及对应的第二电感器Ls的正规化电感(％)的范围在耦合系数k的范围内变化。耦合系数k在从约0到约1的范围内。如图5中所示，随着耦合系数k的增加，第一电感器Lg的正规化电感或第二电感器Ls的正规化电感降低。例如，在0.8的耦合系数k值处(示为502)，第一电感器Lg的正规化电感减小25％。例如，在0.8的耦合系数k值处(示为504)，第二电感器Ls的正规化电感减小75％。

[0068] 本描述的一方面涉及一种放大器。放大器包含输入节点、输出节点、晶体管及变压器。输入节点经配置以接收第一信号。输出节点经配置以输出经放大第一信号。晶体管包含第一端子、第二端子及第三端子。第一端子耦合到输入端子及第一供应电压源。第二端子耦合到第二供应电压源及输出节点。第三端子耦合到参考节点。变压器耦合到第一端子及第三端子。晶体管经配置以在亚阈值区域及近三极管区域中操作。

[0069] 本描述的另一方面涉及一种放大器。放大器包含输入节点、输出节点、变压器及晶体管。输入节点经配置以接收第一信号。输出节点经配置以输出经放大第一信号。变压器具有第一部分及第二部分。第一部分以感应方式耦合到第二部分。第一部分耦合到输入节点及第一供应电压源。第二部分耦合到参考节点。晶体管包括耦合到变压器的第一部分的栅极端子；耦合到第二供应电压源及输出节点的漏极端子；及耦合到变压器的第二部分的源极端子。晶体管经配置以在亚阈值区域及近三极管区域中操作。

[0070] 本描述的又另一方面涉及操作放大器。所述方法包含从第一源接收第一信号；将第一电压供应到晶体管的第一端子，由此在亚阈值区域中操作晶体管；将第二电压供应到晶体管的第二端子，由此在近三极管区域中操作晶体管；将晶体管的输入阻抗与第一源的输出阻抗匹配；及响应于第一信号而输出经放大第一信号。

[0071] 前文概述了若干实施例的特征使得所属领域的技术人员可更好地理解本发明的方面。所属领域的技术人员应明白的是，他们可容易地使用本发明作为用于设计或修改用于实行相同目的及/或实现本文介绍的实施例的相同优点的其它方法及结构的基础。所属领域的技术人员还应认识到，此类等效构造并未脱离本发明的精神及范围，且他们可在不脱离本发明的精神及范围的情况下在本文中做出各种改变、替代及更改。