近年来，在将RF(Radio Frequency：射频)电路和数字电路 集成在一个CMOS(Complementary Metal Oxide Semiconductor： 互补金属氧化物半导体)芯片中的无线通信用SoC(System On Chip：片上系统)中，使用高速时钟下的电流模式采样、开关/ 电容电路等模拟离散时间信号处理技术，开发了使RF电路微细 化以及低功耗化的技术。
作为使用由MOSFET(Metal Oxide Semiconductor Field effect transistor：金属氧化物场效应晶体管)构成的离散时间参 量放大器(MOSFET参量放大器)实现RF电路的微细化以及低功 耗化的技术，例如可举出专利文献1。

发明所要解决的问题
然而，上述的现有MOSFET参量放大器将输入到MOSFET 参量放大器的偏置电压和电压信号以叠加的状态一起放大。因 此，MOSFET参量放大器的输出信号会高到需要程度以上，接 受该输出信号的后级结构要素必须具备较高耐压性等，该输出 信号的处理会变得困难。另外，当MOSFET参量放大器的输出 信号高到需要程度以上时，变得不适合电路的微细化、低功耗 化。并且，当MOSFET参量放大器的输出信号变得比电源电压 还大时，MOSFET的电容下降，该输出信号的信号波形将产生 失真。
因此，本发明是鉴于上述问题而完成的，本发明的目的在 于提供一种新的、改良后的放大器、放大方法、以及滤波器， 能够将输入到放大器的偏置电压和电压信号中的该电压信号进 行放大。
用于解决问题的方案
为了达到上述目的，根据本发明的第1观点，提供一种放 大器，其具备：第1可变静电电容元件，其静电电容可变；第2 可变静电电容元件，其静电电容可变，与上述第1可变静电电容 元件电气连接，相对于上述第1可变静电电容元件为逆导电型； 以及第1输入部，其对上述第1可变静电电容元件和上述第2可变 静电电容元件选择性地输入偏置电压和电压信号，其中，在对 上述第1可变静电电容元件和上述第2可变静电电容元件中输入 上述偏置电压和上述电压信号的情况下，将上述第1可变静电电 容元件和上述第2可变静电电容元件的静电电容设为第1值，将 上述第1可变静电电容元件和上述第2可变静电电容元件的静电 电容设为小于上述第1值的第2值，对上述电压信号进行放大。
上述放大器具备第1可变静电电容元件、第2可变静电电容 元件、以及第1输入部。第1可变静电电容元件的静电电容可变。 另外，第2可变静电电容元件相对于第1可变静电电容元件为逆 导电型，其静电电容可变。第1输入部对1可变静电电容元件和 第2可变静电电容元件选择性地输入偏置电压和电压信号。第1 可变静电电容元件和第2可变静电电容元件在输入上述偏置电 压和上述电压信号的情况下，将静电电容设为第1值来蓄积电 荷。然后，第1可变静电电容元件和第2可变静电电容元件使静 电电容减小到小于上述第1值的第2值，从而输出将上述电压信 号放大上述第1值相对上述第2值的倍数而得到的输出电压信 号。此外，抵消与上述偏置电压在第1可变静电电容元件和第2 可变静电电容元件中的放大量相当的电荷，因此上述偏置电压 实质上没有被放大。
另外，也可以对上述第1可变静电电容元件和上述第2可变 静电电容元件施加用于抵消上述偏置电压放大量的电压。
对上述第1可变静电电容元件和上述第2可变静电电容元 件例如施加电源电压，由此能够抵消与放大后的上述偏置电压 的放大量相当的电荷。
另外，上述第1可变静电电容元件和上述第2可变静电电容 元件也可以例如是MOS可变电抗器，上述第1输入部例如具备 第1开关，上述第1可变静电电容元件和上述第2可变静电电容元 件的栅极端子分别与上述第1开关连接，上述第1可变静电电容 元件的源极端子和漏极端子例如通过第2开关连接到输出电源 电压的电源、或者接地，上述第2可变静电电容元件的源极端子 和漏极端子例如通过第3开关连接到上述电源、或者接地，在上 述第2开关连接到上述电源的情况下，上述第3开关被接地，将 上述第1可变静电电容元件和上述第2可变静电电容元件的静电 电容设为上述第1值，在上述第2开关被接地的情况下，上述第3 开关连接到上述电源，将上述第1可变静电电容元件和上述第2 可变静电电容元件的静电电容设为上述第2值。
上述第1可变静电电容元件和上述第2可变静电电容元件 例如是MOS可变电抗器，分别具有互相相反的导电性。另外， 第1输入部例如具备第1开关，根据第1开关的开闭选择性地将上 述偏置电压和上述电压信号输入到上述第1可变静电电容元件 和上述第2可变静电电容元件。第1可变静电电容元件和上述第2 可变静电电容元件的栅极端子分别与上述第1开关连接。另外， 上述第1可变静电电容元件的源极端子和漏极端子例如通过第2 开关连接到输出电源电压的电源、或者接地，上述第2可变静电 电容元件的源极端子和漏极端子例如通过第3开关连接到上述 电源、或者接地。
在此，在上述第2开关连接到上述电源的情况下，上述第3 开关被接地，将上述第1可变静电电容元件和上述第2可变静电 电容元件的静电电容设为上述第1值。另外，在上述第2开关被 接地的情况下，上述第3开关连接到上述电源，将上述第1可变 静电电容元件和上述第2可变静电电容元件的静电电容设为上 述第2值。使上述第2开关和上述第3开关的连接端相互不同来进 行动作，由此互为逆导电型的上述第1可变静电电容元件和上述 第2可变静电电容元件的静电电容增减变得相同。
另外，上述第1可变静电电容元件和上述第2可变静电电容 元件也可以例如是MOS可变电抗器，上述第1输入部具备第1开 关，上述第1可变静电电容元件的源极端子和漏极端子、以及上 述第2可变静电电容元件的源极端子和漏极端子分别与上述第1 开关连接，上述第2可变静电电容元件的栅极端子通过第2开关 连接到输出电源电压的电源、或者接地，上述第1可变静电电容 元件的栅极端子通过第3开关连接到上述电源、或者接地，在上 述第2开关连接到上述电源的情况下，上述第3开关被接地，将 上述第1可变静电电容元件和上述第2可变静电电容元件的静电 电容设为上述第1值，在上述第2开关被接地的情况下，上述第3 开关连接到上述电源，将上述第1可变静电电容元件和上述第2 可变静电电容元件的静电电容设为上述第2值。
上述第1可变静电电容元件和上述第2可变静电电容元件 例如是MOS可变电抗器，分别具有相互相反的导电性。另外， 第1输入部例如具备第1开关，能够根据第1开关的开闭选择性地 对上述第1可变静电电容元件和上述第2可变静电电容元件输入 上述偏置电压和上述电压信号。上述第1可变静电电容元件的源 极端子和漏极端子、以及上述第2可变静电电容元件的源极端子 和漏极端子分别与上述第1开关连接。另外，上述第2可变静电 电容元件的栅极端子例如通过第2开关连接到输出电源电压的 电源、或者接地，上述第1可变静电电容元件的栅极端子例如通 过第3开关连接到上述电源、或者接地。
在此，在上述第2开关连接到上述电源上的情况下，上述 第3开关被接地，将上述第1可变静电电容元件和上述第2可变静 电电容元件的静电电容设为上述第1值。另外，在上述第2开关 被接地的情况下，上述第3开关连接到上述电源，将上述第1可 变静电电容元件和上述第2可变静电电容元件的静电电容设为 上述第2值。使上述第2开关和上述第3开关的连接端相互不同来 进行动作，由此能够使互为逆导电型的上述第1可变静电电容元 件和上述第2可变静电电容元件中的静电电容增减变得相同。通 过这种结构能够在维持偏置电压的情况下放大信号电压。
另外，也可以具备：至少一个以上调整用可变静电电容元 件，其与上述第1可变静电电容元件、或者上述第2可变静电电 容元件为相同导电型，栅极宽度小于上述第1可变静电电容元 件、以及上述第2可变静电电容元件；以及例如至少一个以上调 整用开关，将上述至少一个以上调整用可变静电电容元件的源 极端子以及漏极端子分别连接到上述电源、或者接地，上述至 少一个以上调整用可变静电电容元件的栅极端子分别与上述第 1开关连接，与上述第1可变静电电容元件、或者上述第2可变静 电电容元件并联连接到上述第1输入部。
上述放大器例如具备至少一个以上调整用可变静电电容 元件、以及至少一个以上调整用开关。上述调整用可变静电电 容元件分别与上述第1可变静电电容元件、或者上述第2可变静 电电容元件为相同导电型，是栅极宽度小于上述第1可变静电电 容元件和上述第2可变静电电容元件的可变静电电容元件。调整 用可变静电电容元件的栅极(Gate)端子分别与上述第1开关连 接，源极(Source)端子和漏极(Drain)端子分别连接到与调整用 可变静电电容元件对应的上述调整用开关。通过使上述调整用 开关的连接状态与上述第2开关(在调整用可变静电电容元件与 上述第1可变静电电容元件为相同导电型的情况下)、或者上述 第3开关(在调整用可变静电电容元件与上述第2可变静电电容 元件为相同导电型的情况下)一致，能够间接地调整上述第1可 变静电电容元件的栅极端子面积、或者上述第2可变静电电容元 件的栅极端子面积。
另外，也可以还具备：第3可变静电电容元件，其静电电 容可变；以及第4可变静电电容元件，其静电电容可变，与上述 第3可变静电电容元件电气连接，相对于上述第3可变静电电容 元件为逆导电型，上述第3可变静电电容元件和上述第4可变静 电电容元件例如是MOS可变电抗器，上述第3可变静电电容元 件的源极端子和漏极端子、以及上述第4可变静电电容元件的源 极端子和漏极端子分别与上述第1开关连接，上述第4可变静电 电容元件的栅极端子通过上述第2开关连接到输出电源电压的 电源、或者接地，上述第3可变静电电容元件的栅极端子通过上 述第3开关连接到输出电源电压的电源、或者接地，在上述第2 开关连接到上述电源上的情况下，上述第3开关被接地，将上述 第3可变静电电容元件和上述第4可变静电电容元件的静电电容 设为上述第1值，在上述第2开关被接地的情况下，上述第3开关 连接到上述电源，将上述第3可变静电电容元件和上述第4可变 静电电容元件的静电电容设为上述第2值。
上述放大器能够还具备第3可变静电电容元件和第4可变 静电电容元件。第3可变静电电容元件和第4可变静电电容元件 例如是MOS可变电抗器，分别具有相互相反的导电性。第3可 变静电电容元件和第4可变静电电容元件的源极端子和漏极端 子例如分别与上述第1开关连接。另外，第4可变静电电容元件 的栅极端子例如通过上述第2开关连接到输出电源电压的电源、 或者接地，第3可变静电电容元件的栅极端子例如通过上述第3 开关连接到上述电源、或者接地。
在此，在上述第2开关连接到上述电源的情况下，上述第3 开关被接地，将第3可变静电电容元件和第4可变静电电容元件 的静电电容设为第1值。另外，在上述第2开关被接地的情况下， 上述第3开关连接到上述电源，将第3可变静电电容元件和第4 可变静电电容元件的静电电容设为第2值。通过使上述第2开关 和上述第3开关的连接端相互不同来进行动作，能够使互为逆导 电型的第3可变静电电容元件和第4可变静电电容元件的静电电 容增减变得相同。通过这种结构，能够在维持偏置电压的情况 下放大信号电压。
另外，也可以是上述第1输入部选择性地输入上述偏置电 压、和构成作为上述电压信号的差动信号的正相电压信号，上 述第1可变静电电容元件和上述第2可变静电电容元件将静电电 容设为小于上述第1值的第2值来对上述正相电压信号进行放 大，该放大器还具备：第3可变静电电容元件，其静电电容可变； 第4可变静电电容元件，其静电电容可变，与上述第3可变静电 电容元件电气连接，相对于上述第3可变静电电容元件为逆导电 型；以及第2输入部，其对上述第3可变静电电容元件和上述第4 可变静电电容元件选择性地输入上述偏置电压、和相位与上述 正相电压信号反相的反相电压信号，在对上述第3可变静电电容 元件和上述第4可变静电电容元件输入上述偏置电压和上述反 相电压信号的情况下，将上述第3可变静电电容元件和上述第4 可变静电电容元件的静电电容设为第3值，并将上述第3可变静 电电容元件和上述第4可变静电电容元件的静电电容设为小于 上述第3值的第4值，从而对上述反相电压信号进行放大。
上述放大器还具备第3可变静电电容元件、第4可变静电电 容元件、以及第2输入部。上述第3可变静电电容元件和上述第4 可变静电电容元件具有相互相反的导电性，与上述第1可变静电 电容元件和上述第2可变静电电容元件对应。另外，上述第2输 入部是与上述第1输入部对应的结构要素。上述第1输入部对上 述第1可变静电电容元件和上述第2可变静电电容元件选择性地 输入上述偏置电压、以及构成作为上述电压信号的差动信号的 正相电压信号。另外，上述第2输入部对上述第3可变静电电容 元件和上述第4可变静电电容元件选择性地输入上述偏置电压、 以及相位相对于上述正相电压信号反相的反相电压信号。在此， 同步进行上述第1输入部和上述第2输入部中的上述正相电压信 号、或者上述反相电压信号的输入。因此，上述放大器从上述 第1可变静电电容元件和上述第2可变静电电容元件输出对上述 正相电压信号进行放大得到的输出电压信号，另外，从上述第3 可变静电电容元件和上述第4可变静电电容元件输出对上述反 相电压信号进行放大得到的输出电压信号，由此输出差动信号。
另外，也可以是上述第1可变静电电容元件、上述第2可变 静电电容元件、上述第3可变静电电容元件、以及上述第4可变 静电电容元件例如是MOS可变电抗器，上述第1输入部例如具 备第1开关，上述第2输入部例如具备第2开关，上述第1可变静 电电容元件和上述第2可变静电电容元件的栅极端子与上述第1 开关连接，上述第3可变静电电容元件和上述第4可变静电电容 元件的栅极端子与上述第2开关连接，上述第1可变静电电容元 件和上述第3可变静电电容元件的源极端子以及/或者漏极端子 例如通过第3开关连接到输出电源电压的电源、或者接地，上述 第2可变静电电容元件和上述第4可变静电电容元件的源极端子 以及/或者漏极端子例如通过第4开关连接到上述电源、或者接 地，在上述第3开关连接到上述电源的情况下，上述第4开关被 接地，将上述第1可变静电电容元件和上述第2可变静电电容元 件的静电电容设为上述第1值，并且将上述第3可变静电电容元 件和上述第4可变静电电容元件的静电电容设为上述第3值，在 上述第3开关被接地的情况下，上述第4开关连接到上述电源， 将上述第1可变静电电容元件和上述第2可变静电电容元件的静 电电容设为上述第2值，并且将上述第3可变静电电容元件和上 述第4可变静电电容元件的静电电容设为上述第4值。
上述第1可变静电电容元件和上述第2可变静电电容元件 例如是MOS可变电抗器，分别具有相互相反的导电性。同样地， 上述第3可变静电电容元件和上述第4可变静电电容元件例如是 MOS可变电抗器，分别具有相互相反的导电性。另外，第1输 入部例如具备第1开关，根据第1开关的开闭选择性地对上述第1 可变静电电容元件和上述第2可变静电电容元件输入上述偏置 电压和上述正相电压信号。同样地，第2输入部例如具备第2开 关，根据第2开关的开闭选择性地对上述第3可变静电电容元件 和上述第4可变静电电容元件输入上述偏置电压和上述反相电 压信号。第1可变静电电容元件和第2可变静电电容元件的栅极 端子分别与上述第1开关连接，第3可变静电电容元件和上述第4 可变静电电容元件的栅极端子分别与上述第2开关连接。在此， 上述第1可变静电电容元件和上述第3可变静电电容元件的源极 端子以及/或者漏极端子例如通过第3开关连接到输出电源电压 的电源、或者接地，另外，上述第2可变静电电容元件和上述第 4可变静电电容元件的源极端子以及/或者漏极端子例如通过第 4开关连接到上述上述电源、或者接地。
在此，在上述第2开关连接到上述电源的情况下，上述第3 开关被接地，将上述第1可变静电电容元件和上述第2可变静电 电容元件的静电电容设为上述第1值，将上述第3可变静电电容 元件和上述第4可变静电电容元件的静电电容设为上述第3值。 另外，在上述第2开关被接地的情况下，上述第3开关连接到上 述电源，将上述第1可变静电电容元件和上述第2可变静电电容 元件的静电电容设为上述第2值，将上述第3可变静电电容元件 和上述第4可变静电电容元件的静电电容设为上述第4值。使上 述第2开关和上述第3开关的连接端相互不同来进行动作，由此 互为逆导电型的上述第1可变静电电容元件和上述第2可变静电 电容元件、以及互为逆导电型的上述第3可变静电电容元件和上 述第4可变静电电容元件的静电电容增减变得相同。
另外，也可以是在使上述电压信号衰减的情况下，将上述 第1可变静电电容元件和上述第2可变静电电容元件的静电电容 设为大于上述第1值的第3值，该放大器还具备：至少一个第3 可变静电电容元件，其与上述第1可变静电电容元件并联连接到 上述第1输入部，与上述第1可变静电电容元件是相同导电型， 其静电电容可变；以及至少一个第4可变静电电容元件，其与上 述第2可变静电电容元件并联连接到上述第1输入部，与上述第2 可变静电电容元件是相同导电型，其静电电容可变。
将上述第1可变静电电容元件和上述第2可变静电电容元 件的静电电容设为大于上述第1值的第3值，由此能够使上述电 压信号以上述第1值相对于上述第3值的倍数衰减。另外，上述 放大器还具备至少一个第3可变静电电容元件、以及至少一个第 4可变静电电容元件。上述第3可变静电电容元件与上述第1可变 静电电容元件为相同导电型，其静电电容可变。另外，上述第4 可变静电电容元件与上述第2可变静电电容元件为相同导电型， 其静电电容可变。在此，上述第3可变静电电容元件和上述第4 可变静电电容元件与上述第1可变静电电容元件和上述第2可变 静电电容元件相同，通过将静电电容减小到小于上述第1值的第 2值能够放大上述第1值相对于上述第2值的倍数，另外，通过将 静电电容设为大于上述第1值的第3值，能够使上述电压信号衰 减上述第1值相对于上述第3值的倍数。因此，通过独立地改变 上述第1可变静电电容元件和上述第2可变静电电容元件中的静 电电容的增减、以及上述第3可变静电电容元件和上述第4可变 静电电容元件中的静电电容的增减，能够切换从上述放大器输 出的输出电压信号的增益。
另外，也可以在上述第1输入部的前级具备至少一个静电 电容元件，该至少一个静电电容元件具有规定的静电电容，能 够蓄积与上述规定静电电容相当的电荷，上述第1输入部所输入 的上述电压信号是上述第1可变静电电容元件、上述第2可变静 电电容元件、以及上述至少一个静电电容元件电荷共享的电压 信号。
对上述放大器输入由在上述第1输入部前级所具备的至少 一个静电电容元件、上述第1可变静电电容元件、以及上述第2 可变静电电容元件电荷共享的电压信号，能够对该电荷共享的 电压信号进行放大。因此，上述放大器例如能够用在由SINC滤 波器构成的电荷主滤波器(charged main filter)电路的最终级。
另外，上述MOS可变电抗器例如也可以是反型模式的MOS 可变电抗器。
另外，上述MOS可变电抗器例如也可以是蓄积模式的MOS 可变电抗器。
上述MOS可变电抗器例如可以设为反型模式的MOS可变 电抗器、或者蓄积模式的MOS可变电抗器。上述反型模式的 MOS可变电抗器和上述蓄积模式的MOS可变电抗器的静电电 容的增减结构不同，但是两者都能够进行静电电容的增减，因 此放大器能够将输入的偏置电压和电压信号中的该电压信号放 大。
另外，为了达到上述目的，根据本发明的第2观点，提供 一种放大器，具备：第1可变静电电容部，其静电电容可变；第 2可变静电电容部，其静电电容可变，与上述第1可变静电电容 部电气连接；以及第1输入部，其对上述第1可变静电电容部和 上述第2可变静电电容部选择性地输入偏置电压和电压信号，上 述第1可变静电电容部以及上述第2可变静电电容部例如分别由 相同结构要素的组合构成，在对上述第1可变静电电容部和上述 第2可变静电电容部输入上述偏置电压和上述电压信号的情况 下，将上述第1可变静电电容部和上述第2可变静电电容部各自 的静电电容分别设为相同的第1值，将上述第1可变静电电容部 和上述第2可变静电电容部各自的静电电容分别设为小于上述 第1值的分别相同的第2值，从而对上述电压信号进行放大。
通过这种结构，能够将第1可变静电电容部以及第2可变静 电电容部各自的静电电容分别设为相同，因此能够将偏置电压 维持原样而对信号电压进行放大。
另外，为了达到上述目的，根据本发明的第3观点，提供 一种与放大器有关的放大方法，其中，该放大器具备第1可变静 电电容元件，其静电电容可变；以及第2可变静电电容元件，其 静电电容可变，相对于上述第1可变静电电容元件为逆导电型， 该方法包括如下步骤：向上述第1可变静电电容元件和上述第2 可变静电电容元件输入偏置电压和电压信号，蓄积与第1静电电 容对应的第1电荷；保持上述第1电荷、以及上述偏置电压和与 上述电压信号对应的电压；以及将上述第1可变静电电容元件和 上述第2可变静电电容元件的静电电容从第1静电电容减少到小 于上述第1可变静电电容的第2静电电容，从而放大上述电压信 号。
另外，对上述放大信号进行放大的步骤还可以具有如下步 骤：使上述第1可变静电电容元件和上述第2可变静电电容元件 的静电电容从第1静电电容减少到上述第2静电电容；根据上述 第1静电电容相对于上述第2静电电容之比，对上述偏置电压和 上述电压信号进行放大；以及抵消与在上述第1可变静电电容元 件和上述第2可变静电电容元件中放大的偏置电压的放大量相 当的电荷。
通过使用这种方法，能够对输入的偏置电压和电压信号中 的该电压信号进行放大。
另外，为了达到上述目的，根据本发明的第4观点，提供 一种滤波器，其具备：放大部，其输入偏置电压和电压信号， 对上述电压信号进行放大并输出；第1开关部，其将上述偏置电 压和上述电压信号选择性地输入到上述放大部中；以及第2开关 部，其选择性地输出从上述放大部输出的电压信号，上述放大 部具备：第1可变静电电容元件，其静电电容可变；以及第2可 变静电电容元件，其静电电容可变，与上述第1可变静电电容元 件电气连接，相对于上述第1可变静电电容元件为逆导电型，在 上述第1可变静电电容元件和上述第2可变静电电容元件中输入 上述偏置电压和上述电压信号的情况下，将上述第1可变静电电 容元件和上述第2可变静电电容元件的静电电容设为第1值，将 上述第1可变静电电容元件和上述第2可变静电电容元件的静电 电容设为小于上述第1值的第2值，从而对上述电压信号进行放 大。
通过这种结构，能够原样维持输入的偏置电压而将信号电 压放大输出。
另外，也可以还具备第3开关部，其将上述放大部设定为 输入上述电压信号之前的初始状态。
通过这种结构，即使在重复输入偏置电压和电压信号的情 况下，也能够原样维持输入的偏置电压而以保持信号电压的放 大效率的状态将信号电压放大并输出。
另外，为了达到上述目的，根据本发明的第5观点，提供 一种滤波器，其具备：放大部，其输入偏置电压和电压信号， 对上述电压信号进行放大并输出；第1开关部，其将上述偏置电 压和上述电压信号选择性地输入到上述放大部中；以及第2开关 部，其选择性地输出从上述放大部输出的电压信号，上述放大 部具备：第1可变静电电容部，其静电电容可变；以及第2可变 静电电容部，其静电电容可变，与上述第1可变静电电容部电气 连接，上述第1可变静电电容部和上述第2可变静电电容部分别 由相同结构要素的组合构成，在对上述第1可变静电电容部和上 述第2可变静电电容部输入上述偏置电压和上述电压信号的情 况下，将上述第1可变静电电容部以及上述第2可变静电电容部 各自的静电电容分别设为相同的第1值，将上述第1可变静电电 容部以及上述第2可变静电电容部各自的静电电容分别设为小 于上述第1值的相同的第2值，从而对上述电压信号进行放大。
通过这种结构，能够原样维持输入的偏置电压而将信号电 压放大并输出。
为了达到上述目的，根据本发明其它观点，提供一种放大 器，其具备：第1可变静电电容元件，其静电电容可变；第2可 变静电电容元件，其静电电容可变，与上述第1可变静电电容元 件电气连接，相对于上述第1可变静电电容元件为逆导电型；以 及第1输入部，其对上述第1可变静电电容元件和上述第2可变静 电电容元件选择性地输入偏置电压和电压信号，其中，在对上 述第1可变静电电容元件和上述第2可变静电电容元件输入上述 偏置电压和上述电压信号的情况下，将上述第1可变静电电容元 件和上述第2可变静电电容元件的静电电容设为第1值，将上述 第1可变静电电容元件和上述第2可变静电电容元件的静电电容 设为小于上述第1值的第2值，从而对上述电压信号进行放大。
上述放大器具备第1可变静电电容元件、第2可变静电电容 元件、以及第1输入部。第1可变静电电容元件的静电电容可变。 另外，第2可变静电电容元件相对于第1可变静电电容元件为逆 导电型，其静电电容可变。第1输入部对第1可变静电电容元件 和第2可变静电电容元件选择性地输入偏置电压和电压信号。在 输入上述偏置电压和上述电压信号的情况下，将第1可变静电电 容元件和第2可变静电电容元件的静电电容设为第1值从而蓄积 电荷。然后，使第1可变静电电容元件和第2可变静电电容元件 的静电电容减小到小于上述第1值的第2值，由此输出将上述电 压信号放大到上述第1值相对于上述第2值的倍数的输出电压信 号。此外，抵消与上述偏置电压在第1可变静电电容元件和第2 可变静电电容元件中的放大量相当的电荷，因此上述偏置电压 实质上没有被放大。
另外，也可以将用于抵消上述偏置电压的放大量的电压施 加到上述第1可变静电电容元件和上述第2可变静电电容元件 上。
例如通过对上述第1可变静电电容元件和上述第2可变静 电电容元件施加电源电压，能够抵消与被放大的上述偏置电压 的放大量相当的电荷。
另外，也可以是上述第1可变静电电容元件和上述第2可变 静电电容元件例如是MOS可变电抗器，上述第1输入部例如具 备第1开关，上述第1可变静电电容元件和上述第2可变静电电容 元件的栅极端子分别与上述第1开关连接，上述第1可变静电电 容元件的源极端子以及漏极端子例如通过第2开关连接到输出 电源电压的电源、或者接地，上述第2可变静电电容元件的源极 端子和漏极端子例如通过第3开关连接到上述电源、或者接地， 在上述第2开关连接到上述电源上的情况下，上述第3开关被接 地，将上述第1可变静电电容元件和上述第2可变静电电容元件 的静电电容设为上述第1值，在上述第2开关被接地的情况下， 上述第3开关连接到上述电源，将上述第1可变静电电容元件和 上述第2可变静电电容元件的静电电容设为上述第2值。
上述第1可变静电电容元件和上述第2可变静电电容元件 例如是MOS可变电抗器，分别具有相互相反的导电性。另外， 第1输入部例如具备第1开关，根据第1开关的开闭选择性地将上 述偏置电压和上述电压信号输入到上述第1可变静电电容元件 和上述第2可变静电电容元件。第1可变静电电容元件和上述第2 可变静电电容元件的栅极端子分别与上述第1开关连接。另外， 上述第1可变静电电容元件的源极端子和漏极端子例如通过第2 开关连接到输出电源电压的电源、或者接地，上述第2可变静电 电容元件的源极端子和漏极端子例如通过第3开关连接到上述 电源、或者接地。
在此，在上述第2开关连接到上述电源的情况下，上述第3 开关被接地，将上述第1可变静电电容元件和上述第2可变静电 电容元件的静电电容设为上述第1值。另外，在上述第2开关被 接地的情况下，上述第3开关连接到上述电源，将上述第1可变 静电电容元件和上述第2可变静电电容元件的静电电容设为上 述第2值。使上述第2开关和上述第3开关的连接端相互不同来进 行动作，能够使互为逆导电型的上述第1可变静电电容元件和上 述第2可变静电电容元件的静电电容增减变得相同。
另外，也可以具备：至少一个以上调整用可变静电电容元 件，该至少一个以上调整用可变静电电容元件与上述第1可变静 电电容元件、或者上述第2可变静电电容元件为相同导电型，栅 极宽度小于上述第1可变静电电容元件、以及上述第2可变静电 电容元件；以及至少一个以上调整用开关，该至少一个以上调 整用开关例如将上述至少一个以上调整用可变静电电容元件的 源极端子、以及漏极端子分别连接到上述电源、或者接地，上 述至少一个以上调整用可变静电电容元件的栅极端子分别与上 述第1开关连接，与上述第1可变静电电容元件、或者上述第2 可变静电电容元件并联连接到上述第1输入部。
上述放大器例如具备至少一个以上调整用可变静电电容 元件、以及至少一个以上调整用开关。上述调整用可变静电电 容元件分别与上述第1可变静电电容元件、或者上述第2可变静 电电容元件为相同导电型，是栅极宽度小于上述第1可变静电电 容元件和上述第2可变静电电容元件的可变静电电容元件。调整 用可变静电电容元件的栅极(Gate)端子分别与上述第1开关连 接，源极(Source)端子和漏极(Drain)端子分别连接到与调整用 可变静电电容元件对应的上述调整用开关上。通过使上述调整 用开关的连接状态与上述第2开关(在调整用可变静电电容元件 与上述第1可变静电电容元件为相同导电型的情况下)、或者上 述第3开关(在调整用可变静电电容元件与上述第2可变静电电 容元件为相同导电型的情况下)一致，能够间接地调整上述第1 可变静电电容元件的栅极端子面积、或者上述第2可变静电电容 元件的栅极端子面积。
另外，也可以是上述第1输入部选择性地输入上述偏置电 压、和构成作为上述电压信号的差动信号的正相电压信号，将 上述第1可变静电电容元件和上述第2可变静电电容元件的静电 电容设为小于上述第1值的第2值，对上述正相电压信号进行放 大，该放大器还具备：第3可变静电电容元件，其静电电容可变； 第4可变静电电容元件，其静电电容可变，与上述第3可变静电 电容元件电气连接，相对于上述第3可变静电电容元件为逆导电 型；以及第2输入部，其对上述第3可变静电电容元件和上述第4 可变静电电容元件选择性地输入上述偏置电压、和相位与上述 正相电压信号反转的反相电压信号，在对上述第3可变静电电容 元件和上述第4可变静电电容元件输入上述偏置电压和上述反 相电压信号的情况下，将上述第3可变静电电容元件和上述第4 可变静电电容元件的静电电容设为第3值，将上述第3可变静电 电容元件和上述第4可变静电电容元件的静电电容设为小于上 述第3值的第4值，从而对上述反相电压信号进行放大。
上述放大器还具备第3可变静电电容元件、第4可变静电电 容元件、以及第2输入部。上述第3可变静电电容元件和上述第4 可变静电电容元件具有相互相反的导电性，与上述第1可变静电 电容元件和上述第2可变静电电容元件对应。另外，上述第2输 入部是与上述第1输入部对应的结构要素。上述第1输入部对上 述第1可变静电电容元件和上述第2可变静电电容元件选择性地 输入上述偏置电压、和构成作为上述电压信号的差动信号的正 相电压信号。另外，上述第2输入部对上述第3可变静电电容元 件和上述第4可变静电电容元件选择性地输入上述偏置电压、和 相位相对于上述正相电压信号反相的反相电压信号。在此，上 述第1输入部和上述第2输入部中的上述正相电压信号、或者上 述反相电压信号的输入是同步进行的。因此，上述放大器从上 述第1可变静电电容元件和上述第2可变静电电容元件输出对上 述正相电压信号进行放大得到的输出电压信号，另外从上述第3 可变静电电容元件和上述第4可变静电电容元件输出对上述反 相电压信号进行放大得到的输出电压信号，从而输出差动信号。
另外，也可以是上述第1可变静电电容元件、上述第2可变 静电电容元件、上述第3可变静电电容元件、以及上述第4可变 静电电容元件例如是MOS可变电抗器，上述第1输入部例如具 备第1开关，上述第2输入部例如具备第2开关，上述第1可变静 电电容元件和上述第2可变静电电容元件的栅极端子与上述第1 开关连接，上述第3可变静电电容元件和上述第4可变静电电容 元件的栅极端子与上述第2开关连接，上述第1可变静电电容元 件和上述第3可变静电电容元件的源极端子、以及/或者漏极端 子例如通过第3开关连接到输出电源电压的电源、或者接地，上 述第2可变静电电容元件和上述第4可变静电电容元件的源极端 子、以及/或者漏极端子例如通过第4开关连接到上述电源、或 者接地，在上述第3开关连接到上述电源的情况下，上述第4开 关被接地，将上述第1可变静电电容元件和上述第2可变静电电 容元件的静电电容设为上述第1值，并且将上述第3可变静电电 容元件和上述第4可变静电电容元件的静电电容设为上述第3 值，在上述第3开关被接地的情况下，上述第4开关连接到上述 电源，将上述第1可变静电电容元件和上述第2可变静电电容元 件的静电电容设为上述第2值，并且将上述第3可变静电电容元 件和上述第4可变静电电容元件的静电电容设为上述第4值。
上述第1可变静电电容元件和上述第2可变静电电容元件 例如是MOS可变电抗器，分别具有相互相反的导电性。同样地， 上述第3可变静电电容元件和上述第4可变静电电容元件例如是 MOS可变电抗器，分别具有相互相反的导电性。另外，第1输 入部例如具备第1开关，根据第1开关的开闭选择性地对上述第1 可变静电电容元件和上述第2可变静电电容元件输入上述偏置 电压和上述正相电压信号。同样地，第2输入部例如具备第2开 关，根据第2开关的开闭选择性地对上述第3可变静电电容元件 和上述第4可变静电电容元件输入上述偏置电压和上述反相电 压信号。第1可变静电电容元件和上述第2可变静电电容元件的 栅极端子分别与上述第1开关连接，第3可变静电电容元件和上 述第4可变静电电容元件的栅极端子分别与上述第2开关连接。 在此，上述第1可变静电电容元件和上述第3可变静电电容元件 的源极端子、以及/或者漏极端子例如通过第3开关连接到输出 电源电压的电源、或者接地，另外，上述第2可变静电电容元件 和上述第4可变静电电容元件的源极端子、以及/或者漏极端子 例如通过第4开关连接到上述电源、或者接地。
在此，在上述第2开关连接到上述电源的情况下，上述第3 开关被接地，将上述第1可变静电电容元件和上述第2可变静电 电容元件的静电电容设为上述第1值，将上述第3可变静电电容 元件和上述第4可变静电电容元件的静电电容设为上述第3值。 另外，在上述第2开关被接地的情况下，上述第3开关连接到上 述电源，将上述第1可变静电电容元件和上述第2可变静电电容 元件的静电电容设为上述第2值，将上述第3可变静电电容元件 和上述第4可变静电电容元件的静电电容设为上述第4值。使上 述第2开关和上述第3开关的连接端相互不同来进行动作，由此 互为逆导电型的上述第1可变静电电容元件和上述第2可变静电 电容元件、以及互为逆导电型的上述第3可变静电电容元件和上 述第4可变静电电容元件的静电电容增减变得相同。
另外，也可以在使上述电压信号衰减的情况下将上述第1 可变静电电容元件和上述第2可变静电电容元件的静电电容设 为大于上述第1值的第3值，该放大器还具备：至少一个第3可变 静电电容元件，该至少一个第3可变静电电容元件与上述第1可 变静电电容元件并联连接到上述第1输入部，与上述第1可变静 电电容元件为相同导电型，其静电电容可变；以及至少一个第4 可变静电电容元件，该至少一个第4可变静电电容元件与上述第 2可变静电电容元件并联连接到上述第1输入部，与上述第2可变 静电电容元件为相同导电型，其静电电容可变。
将上述第1可变静电电容元件和上述第2可变静电电容元 件的静电电容设为大于上述第1值的第3值，由此能够使上述电 压信号衰减到上述第1值相对于上述第3值的倍数。另外，上述 放大器还具备至少一个第3可变静电电容元件、以及至少一个第 4可变静电电容元件。上述第3可变静电电容元件与上述第1可变 静电电容元件为相同导电型，其静电电容可变。另外，上述第4 可变静电电容元件与上述第2可变静电电容元件为相同导电型， 其静电电容可变。在此，上述第3可变静电电容元件和上述第4 可变静电电容元件与上述第1可变静电电容元件和上述第2可变 静电电容元件相同，通过将静电电容减少到小于上述第1值的第 2值，能够放大到上述第1值相对于上述第2值的倍数，另外，通 过将静电电容设为大于上述第1值的第3值，能够使上述电压信 号衰减到上述第1值相对于上述第3值的倍数。因此，通过独立 地改变上述第1可变静电电容元件和上述第2可变静电电容元件 中的静电电容增减、以及上述第3可变静电电容元件和上述第4 可变静电电容元件中的静电电容增减，能够切换从上述放大器 输出的输出电压信号的增益。
另外，也可以在上述第1输入部的前级具备至少一个静电 电容元件，该至少一个静电电容元件具有规定的静电电容，能 够蓄积与上述规定静电电容相当的电荷，上述第1输入部输入的 上述电压信号是上述第1可变静电电容元件和上述第2可变静电 电容元件、以及上述至少一个静电电容元件电荷共享的电压信 号。
对上述放大器输入由在上述第1输入部的前级具备的至少 一个静电电容元件、上述第1可变静电电容元件、以及上述第2 可变静电电容元件电荷共享的电压信号，能够对该电荷共享的 电压信号进行放大。因此，上述放大器例如能够使用在由SINC 滤波器构成的电荷主滤波电路的最终级。
另外，上述MOS可变电抗器例如也可以是反型模式的MOS 可变电抗器。
另外，上述MOS可变电抗器例如也可以是蓄积模式的MOS 可变电抗器。
上述MOS可变电抗器例如能够设为反型模式的MOS可变 电抗器、或者蓄积模式的MOS可变电抗器。上述反型模式的 MOS可变电抗器和上述蓄积模式的MOS可变电抗器的静电电 容的增减结构不同，但是两者都能够进行静电电容的增减，因 此放大器能够对输入的偏置电压和电压信号中的该电压信号进 行放大。
另外，为了达到上述目的，根据本发明的其它观点，提供 一种与放大器有关的放大方法，其中，该放大器具备第1可变静 电电容元件，其静电电容可变；以及第2可变静电电容元件，其 静电电容可变，相对于上述第1可变静电电容元件为逆导电型， 该方法包括如下步骤：对上述第1可变静电电容元件和上述第2 可变静电电容元件输入偏置电压和电压信号，蓄积与第1静电电 容对应的第1电荷；保持上述第1电荷、上述偏置电压以及与上 述电压信号对应的电压；以及使上述第1可变静电电容元件和上 述第2可变静电电容元件的静电电容从第1静电电容减少到小于 上述第1静电电容的第2静电电容，从而对上述电压信号进行放 大。
另外，对上述放大信号进行放大的步骤也可以还具有如下 步骤：使上述第1可变静电电容元件和上述第2可变静电电容元 件的静电电容从上述第1静电电容减少到第2静电电容；根据上 述第1静电电容相对于上述第2静电电容之比，对上述偏置电压 和上述电压信号进行放大；以及抵消与在上述第1可变静电电容 元件和上述第2可变静电电容元件中放大的偏置电压的放大量 相当的电荷。
通过使用这种方法，能够对输入的偏置电压和电压信号中 的该电压信号进行放大。
另外，为了达到上述目的，根据本发明的其它观点，提供 一种放大器，其具备：第1可变静电电容元件，其静电电容可变； 第2可变静电电容元件，其静电电容可变，与上述第1可变静电 电容元件电气连接；以及第1输入部，其对上述第1可变静电电 容元件和上述第2可变静电电容元件选择性地输入偏置电压和 电压信号，在对上述第1可变静电电容元件和上述第2可变静电 电容元件输入上述偏置电压和上述电压信号的情况下，将上述 第1可变静电电容元件和上述第2可变静电电容元件的静电电容 设为第1值，将上述第1可变静电电容元件和上述第2可变静电电 容元件的静电电容设为小于上述第1值的第2值，从而对上述电 压信号进行放大。
上述放大器可以具备第1可变静电电容元件、第2可变静电 电容元件、以及第1输入部。第1可变静电电容元件的静电电容 可变。另外，第2可变静电电容元件与第1可变静电电容元件电 气连接，与第1可变静电电容元件同样地静电电容可变。第1输 入部能够对第1可变静电电容元件和第2可变静电电容元件选择 性地输入偏置电压和电压信号。在输入上述偏置电压和上述电 压信号的情况下，能够将第1可变静电电容元件和第2可变静电 电容元件的静电电容设为第1值来蓄积电荷。然后，分别将第1 可变静电电容元件和第2可变静电电容元件的静电电容减少为 小于上述第1值的第2值，由此能够输出将上述电压信号放大到 上述第1值相对于上述第2值的倍数的输出电压信号。此外，抵 消与上述偏置电压在第1可变静电电容元件和第2可变静电电容 元件中的放大量相当的电荷，因此上述偏置电压实质上没有被 放大。通过这种结构，能够原样维持偏置电压而对信号电压进 行放大。
另外，也可以将用于抵消上述偏置电压放大量的电压施加 到上述第1可变静电电容元件和上述第2可变静电电容元件上。
通过对上述第1可变静电电容元件和上述第2可变静电电 容元件例如施加电源电压，能够抵消与被放大的上述偏置电压 的放大量相当的电荷。
另外，上述第1可变静电电容元件以及上述第2可变静电电 容元件也可以为相同导电型。
在这种结构中，也在第1可变静电电容元件和第2可变静电 电容元件中抵消与上述偏置电压的放大量相当的电荷，因此能 够原样维持偏置电压而对信号电压进行放大。
另外，上述第1可变静电电容元件和上述第2可变静电电容 元件例如也可以是n沟道型MOS可变电抗器，上述第1输入部具 备第1开关，上述第1可变静电电容元件的源极端子和漏极端子、 以及上述第2可变静电电容元件的栅极端子分别与上述第1开关 连接，上述第1可变静电电容元件的栅极端子通过第2开关连接 到输出电源电压的电源、或者接地，上述第2可变静电电容元件 的源极端子和漏极端子通过第3开关连接到上述电源、或者接 地，在上述第2开关连接到上述电源的情况下，上述第3开关被 接地，将上述第1可变静电电容元件和上述第2可变静电电容元 件的静电电容设为上述第1值，在上述第2开关被接地的情况下， 上述第3开关连接到上述电源，将上述第1可变静电电容元件和 上述第2可变静电电容元件的静电电容设为上述第2值。
上述第1可变静电电容元件和上述第2可变静电电容元件 例如是n沟道型MOS可变电抗器，是相互相同导电型的可变静 电电容元件。另外，第1输入部例如具备第1开关，能够根据第1 开关的开闭选择性地对上述第1可变静电电容元件和上述第2可 变静电电容元件输入上述偏置电压和上述电压信号。上述第1 可变静电电容元件的源极端子和漏极端子、以及上述第2可变静 电电容元件的栅极端子分别与上述第1开关连接。另外，上述第 1可变静电电容元件的栅极端子例如通过第2开关连接到输出电 源电压的电源、或者接地，另外，上述第2可变静电电容元件的 源极端子以及漏极端子端子例如通过第3开关连接到上述电源、 或者接地。
在此，在上述第2开关连接到上述电源的情况下，上述第3 开关被接地，能够将上述第1可变静电电容元件和上述第2可变 静电电容元件的静电电容设为上述第1值。另外，在上述第2开 关被接地的情况下，上述第3开关连接到上述电源，能够将上述 第1可变静电电容元件和上述第2可变静电电容元件的静电电容 设为上述第2值。使上述第2开关和上述第3开关的连接端相互不 同来进行动作，由此能够使相互相同导电型的上述第1可变静电 电容元件和上述第2可变静电电容元件中的静电电容的增减相 同。通过这种结构，能够原样维持偏置电压而对信号电压进行 放大。
另外，上述第1可变静电电容元件和上述第2可变静电电容 元件例如也可以是p沟道型MOS可变电抗器，上述第1输入部具 备第1开关，上述第1可变静电电容元件的栅极端子、上述第2 可变静电电容元件的源极端子以及漏极端子分别与上述第1开 关连接，上述第1可变静电电容元件的源极端子和漏极端子通过 第2开关连接到输出电源电压的电源、或者接地，上述第2可变 静电电容元件的栅极端子通过第3开关连接到上述电源、或者接 地，在上述第2开关连接到上述电源的情况下，上述第3开关被 接地，将上述第1可变静电电容元件和上述第2可变静电电容元 件的静电电容设为上述第1值，在上述第2开关被接地的情况下， 上述第3开关连接到上述电源，将上述第1可变静电电容元件和 上述第2可变静电电容元件的静电电容设为上述第2值。
上述第1可变静电电容元件和上述第2可变静电电容元件 例如是p沟道型MOS可变电抗器，是相互相同导电型的可变静 电电容元件。另外，第1输入部例如具备第1开关，能够根据第1 开关的开闭选择性地对上述第1可变静电电容元件和上述第2可 变静电电容元件输入上述偏置电压和上述电压信号。上述第1 可变静电电容元件的栅极端子、以及上述第2可变静电电容元件 的源极端子和漏极端子分别与上述第1开关连接。另外，上述第 1可变静电电容元件的源极端子以及漏极端子例如通过第2开关 连接到输出电源电压的电源、或者接地，另外上述第2可变静电 电容元件的栅极端子例如通过第3开关连接到上述电源、或者接 地。
在此，在上述第2开关连接到上述电源的情况下，上述第3 开关被接地，能够将上述第1可变静电电容元件和上述第2可变 静电电容元件的静电电容设为上述第1值。另外，在上述第2开 关被接地的情况下，上述第3开关连接到上述电源，能够将上述 第1可变静电电容元件和上述第2可变静电电容元件的静电电容 设为上述第2值。使上述第2开关和上述第3开关的连接端相互不 同来进行动作，由此能够将相互相同导电型的上述第1可变静电 电容元件和上述第2可变静电电容元件中的静电电容的增减设 为相同。通过这种结构，能够原样维持保持偏置电压而对信号 电压进行放大。
另外，为了达到上述目的，根据本发明的其它观点，提供 一种滤波器，其具备：放大部，其输入偏置电压和电压信号， 对上述电压信号进行放大并输出；第1开关部，其将上述偏置电 压和上述电压信号选择性地输入到上述放大部中；以及第2开关 部，其选择性地输出从上述放大部输出的电压信号，上述放大 部具备：第1可变静电电容元件，其静电电容可变；以及第2可 变静电电容元件，其静电电容可变，与上述第1可变静电电容元 件电气连接，在对上述第1可变静电电容元件和上述第2可变静 电电容元件输入上述偏置电压和上述电压信号的情况下，将上 述第1可变静电电容元件和上述第2可变静电电容元件的静电电 容设为第1值，将上述第1可变静电电容元件和上述第2可变静电 电容元件的静电电容设为小于上述第1值的第2值，从而对上述 电压信号进行放大。
通过这种结构，能够原样维持输入的偏置电压而对信号电 压进行放大并输出。
另外，也可以还具备第3开关部，其将上述放大部设定为 输入上述电压信号之前的初始状态。
通过这种结构，即使在重复输入偏置电压和电压信号的情 况下，也能够原样维持输入的偏置电压而以保持信号电压放大 效率的状态对信号电压进行放大并输出。
发明的效果
根据本发明，能够对输入到放大器中的偏置电压和电压信 号中的该电压信号进行放大。另外，根据本发明，能够对输入 到滤波器中的偏置电压和电压信号中的该电压信号进行放大。
附图说明
图1A是表示离散时间参量放大器放大电压信号的原理的 说明图。
图1B是表示离散时间参量放大器放大电压信号的原理的 说明图。
图1C是表示离散时间参量放大器放大电压信号的原理的 说明图。
图2A是表示现有MOSFET参量放大器中的n-MOSFET的结 构的说明图。
图2B是表示现有MOSFET参量放大器中的n-MOSFET的结 构的说明图。
图3A是表示现有MOSFET参量放大器的说明图。
图3B是表示现有MOSFET参量放大器的说明图。
图4是表示图3A以及图3B所示的现有MOSFET参量放大器 所涉及的信号波形的说明图。
图5A是表示现有MOSFET参量放大器中的输出电压信号 的失真原因的说明图。
图5B是表示现有MOSFET参量放大器中的输出电压信号的 失真原因的说明图。
图6A是表示与本发明实施方式有关的放大器的跟踪(track) 状态和保持(hold)状态的说明图。
图6B是表示与本发明实施方式有关的放大器的跟踪状态 和保持状态的说明图。
图7A是表示与本发明实施方式有关的放大器的放大(boost) 状态中的电荷移动的说明图。
图7B是表示与本发明实施方式有关的放大器的放大状态 中的电荷移动的说明图。
图7C是表示与本发明实施方式有关的放大器的放大状态 中的电荷移动的说明图。
图8是表示使用了与本发明有关的放大原理的放大方法的 流程图。
图9A是表示与本发明的第1实施方式有关的放大器的说明 图。
图9B是表示与本发明的第1实施方式有关的放大器的说明 图。
图10是表示与图9A以及图9B所示的本发明的第1实施方式 有关的信号波形的说明图。
图11是表示与本发明的第2实施方式有关的放大器的说明 图。
图12是表示与本发明的第3实施方式有关的放大器的说明 图。
图13是表示与图12所示的本发明的第3实施方式有关的信 号波形的说明图。
图14是表示与本发明的第4实施方式有关的放大器的说明 图。
图15是表示与本发明的第5实施方式有关的放大器的说明 图。
图16是概要表示具备与本发明的实施方式有关的放大器的 电荷主滤波电路的说明图。
图17是概要表示具备与本发明第6实施方式有关的放大器 的电荷主滤波电路的说明图。
图18是表示与图17所示的本发明第6实施方式有关的信号 波形的说明图。
图19是表示与本发明的第7实施方式有关的放大器的跟踪 状态的说明图。
图20是表示与本发明的第7实施方式有关的放大器的放大 状态的说明图。
图21是表示与图19、图20所示的本发明第7实施方式有关的 信号波形的说明图。
图22A是表示与图19、图20所示本发明第7实施方式有关的 放大器所具有的p-MOS可变电抗器P1的概要图。
图22B是表示与图19、图20所示的本发明第7实施方式有关 的放大器所具有的p-MOS可变电抗器P1的概要图。
图23A是表示与图19、图20所示的本发明第7实施方式有关 的放大器所具有的n-MOS可变电抗器N2的概要图。
图23B是表示与图19、图20所示的本发明第7实施方式有关 的放大器所具有的n-MOS可变电抗器N2的概要图。
图24A是表示与图19、图20所示的本发明第7实施方式有关 的放大器所具有的n-MOS可变电抗器N1的概要图。
图24B是表示与图19、图20所示的本发明第7实施方式有关 的放大器所具有的n-MOS可变电抗器N1的概要图。
图25A是表示与图19、图20所示的本发明第7实施方式有关 的放大器所具有的p-MOS可变电抗器P2的概要图。
图25B是表示与图19、图20所示的本发明第7实施方式有关 的放大器所具有的p-MOS可变电抗器P2的概要图。
图26是表示具备与本发明第8实施方式有关的放大器的电 荷主滤波电路的说明图。
图27是表示具备与本发明第9实施方式有关的放大器的电 荷主滤波电路的说明图。
图28A是说明与本发明实施方式有关的放大器的放大原理 的说明图。
图28B是说明与本发明实施方式有关的放大器的放大原理 的说明图。
图28C是说明与本发明实施方式有关的放大器的放大原理 的说明图。
图29是表示与本发明的第11实施方式有关的放大器的跟踪 状态的说明图。
图30是表示与本发明的第11实施方式有关的放大器的放大 状态的说明图。
图31是表示与图29、图30所示的本发明第11实施方式有关 的信号波形的说明图。
图32是表示与本发明的第12实施方式有关的放大器的跟踪 状态的说明图。
图33是表示与本发明的第12实施方式有关的放大器的放大 状态的说明图。

下面参照附图详细说明本发明的优选实施方式。此外，在 本说明书以及附图中，对于实质上具有相同功能结构的结构要 素附加相同附图标记，省略重复说明。
(离散时间参量放大器的原理)
首先，参照图1A至图1C说明离散时间参量放大器放大电压 信号的原理。此外，图1A是表示离散时间参量放大器蓄积电荷 的跟踪(Track)状态的图，图1B是表示保持蓄积电荷的保持 (Hold)状态的图。另外，图1C是表示对电压进行放大的放大 (Boost)状态的图。
如图1A至图1C所示，该离散时间参量放大器由电源、可变 静电电容元件、以及开关SW构成，其中，该电源输出输入电压 Vi，该可变静电电容元件的静电电容可变，该开关SW控制输入 电压Vi对该可变静电电容元件的输入。
说明该参量放大器的概要动作如下。首先，在跟踪状态(图 1A)中开关SW为接通(ON)状态，因此输入电压Vi通过开关SW 被施加到静电电容为Ci的可变静电电容元件上。因此，在可变 静电电容元件的两端蓄积了作为输入电压Vi、和可变静电电容 元件的电容Ci的乘积而得到的电荷Q(＝Ci·Vi)。
在该状态下，当开关SW变为切断、参量放大器迁移为保持 状态(图1B)时，在可变静电电容元件中保持在跟踪状态下蓄积 的电荷Q，其结果，该可变静电电容元件两电极间的电位差保 持开关SW切断前的输入电压Vi。
如图1C所示，在该状态中，在可变静电电容元件的静电电 容从Ci变化为Co的情况下，在可变静电电容元件的两电极间产 生的电位差如下变化。
[式1]
$\mathrm{Vo}=\frac{Q}{\mathrm{Co}}=\frac{\mathrm{Ci}}{\mathrm{Co}}·\mathrm{Vi}=\mathrm{kVi},(k=\frac{\mathrm{Ci}}{\mathrm{Co}},0<\mathrm{Co},0<\mathrm{Ci})$ …(式1)
由此，电容变化后的电极间电位差与(Ci/Co)成正比。因此， 根据这种关系，能够通过将可变静电电容元件的电容设为Co＜ Ci来使可变静电电容元件两电极间产生的电位差放大(Boost)为 “k”倍(其中，在Ci＜Co的情况下电极间电位差衰减)。此外，式1 中的“k”被称作电容变化比。
(现有MOSFET参量放大中的问题)
下面，参照图2A～图5B说明利用上述离散时间参量放大器 原理的现有MOSFET参量放大器的问题。
[第1问题]
图2A以及图2B是表示现有MOSFET参量放大器中的 n(负)-MOSFET结构的说明图。此外，在图2A中表示跟踪状态， 在图2B中表示放大状态。
如图2A以及图2B所示，在现有MOSFET参量放大器中，偏 置电压源通过开关SW1_1连接到n-MOSFET的栅极(Gate)端子 上，根据该开关SW1_1的连接状态(接通/切断状态)对栅极端子 施加偏置电压Vbias。另外，源极(Source)端子、以及漏极(Drain) 端子通过开关SW2_1连接到输出电源电压Vdd的电源(以下称作 “电源电压源”。)或者接地，能够响应于开关SW2_1的连接状态 而切换施加到源极端子以及漏极端子的电压。此外，体(Bulk) 端子接地。
上述MOSFET参量放大器在跟踪状态下，成为开关SW1_1 接通、开关SW2_1被接地的状态(图2A)。其结果，对栅极端子 施加偏置电压Vbias，并且将源极端子和漏极端子维持为接地电 压。在此，在将偏置电压Vbias设定为比n-MOSFET的阈值电压 Vt高的情况下，n-MOSFET成为较强的反型状态，在氧化膜A 和P衬底(P-substrate)之间的界面上形成反型层B，蓄积电子 (Electrons)。作为其结果，n-MOSFET的静电电容增大。
接着，如图2B所示，当开关SW1_1切断、开关SW2_1连接 到电源电压源侧时，变化为对源极端子和漏极端子施加电源电 压Vdd、并且不施加偏置电压Vbias的状态。在该状态下，由施 加在源极端子和漏极端子上的电源电压Vdd导致在图2A中氧化 膜A和P衬底(P-substrate)之间的界面上生成的反型层B消失，负 离子(Negative Ions)增加，从而n-MOSFET的静电电容减少。另 外，此时栅极端子处于保持电荷的状态，因此如图2B所示，当 开关连接状态变化从而产生静电电容变化时，栅极端子的电压 变化为对偏置电压Vbias以电容变化倍数放大(Boost)后的值(参 照式1)。此外，在图2A以及图2B中表示了n-MOSFET，而在 p(positive)-MOSFET中，导电性相反，还存在体端子连接到输 出电源电压Vdd的电源电压源侧这样的区别，但是栅极端子的 电压放大原理相同。下面使用n-MOSFET进行现有MOSFET参 量放大器的说明。
此外，如上所述，栅极端子的电压变化(放大)由以反型层B 的变化而产生。在此，在MOSFET的情况下，必须注意栅极端 子-源极端子间、或者栅极端子-漏极端子间(图2B中的C)的电位 差、即施加到栅极端子上的电压大小，从而决定元件的耐压性。 因此，当通过静电电容的变化而将栅极端子的电压放大时，不 仅要考虑放大了栅极端子电压的MOSFET(即实际上进行放大 的MOSFET)的耐压性，还必须考虑输入该放大的电压的后级 MOSFET的耐压性。因此，在具备现有MOSFET参量放大器的 电路中，从MOSFET参量放大器输出的输出信号的处理变得困 难。
[第2问题]
接着，参照图3A、图3B、图4A、以及图4B说明上述现有 MOSFET参量放大器中的第2问题。此外，图3A以及图3B是将 上述图2A以及图2B的示意图变成电路图而成的图，在图3A中 表示跟踪状态，在图3B中表示放大状态。
另外，图4是表示与图3A以及图3B所示的现有MOSFET参 量放大器10有关的信号波形的说明图，图4(a)中表示控制图3A 以及图3B所具备的开关的控制时钟信号，图4(b)中表示输入到 现有MOSFET参量放大器10的输入电压信号Vinput1_1，另外， 图4(c)中表示从现有MOSFET参量放大器10输出的输出电压信 号Voutput1_1。
在此，假定在现有的MOSFET参量放大器10中以下关系成 立的情况。
(1)开关SW1_1与图4(a)所示的时钟信号φ1_1同步动作，时 钟信号φ1_1为高(high)时“接通”，为低(low)时“切断”。
(2)开关SW2_1与图4(a)所示时钟信号φ2_1同步动作，时钟 信号φ2_1为高(high)时“连接到电源电压源侧”，为低(low)时“连 接到接地侧”。
此外，如图4(b)所示，输入到现有MOSFET参量放大器10 的输入电压信号Vinput1_1是将偏置电压Vbias和电压信号Vin 叠加后的信号。
在该示例中，在时钟信号φ1_1变成“高”的期间，开关SW1_1 变成“接通”，另外，此时，相对于时钟信号φ1_1反转的时钟信 号φ2_1变成“低”，开关SW2_1被接地。其结果，现有MOSFET 参量放大器10变成跟踪状态(图3A)，在栅极氧化膜的P衬底侧形 成反型层，栅极端子的电压追踪输入电压信号Vinput1_1而进行 变化，在n-MOSFET上蓄积电荷。
接着，当时钟信号φ1_1变化为“低”时，开关SW1_1变成“切 断”。另外，此时，时钟信号φ2_1追踪时钟信号φ1_1而变成“高”， 开关SW2_1被连接到电源电压源(实际上两信号的反转时机存 在偏差，对于这点在后面说明)。其结果，现有MOSFET参量放 大器10迁移到放大状态，n-MOSFET的静电电容减少。此时， n-MOSFET的栅极端子保持电荷，因此如式1所示，响应于静电 电容的变化，输入电压信号Vinput1_1变成以电容变化倍数放大 后的值。此外，虽然在图3A以及图3B中没有表示，但是如图4(a) 所示，时钟信号φ1_1下降后时钟信号φ2_1上升(即，在两信号的 反转时机中存在时间差)，由此从图3A所示的跟踪状态经由保 持状态而迁移到图3B所示的放大状态。
在此，考虑该现有MOSFET参量放大器10迁移到放大状态 时的n-MOSFET的栅极端子电压(放大电压)，即MOSFET参量放 大器10的输出电压Voutput1_1。此时，如图4(c)所示，输出电压 Voutput1_1变成对输入电压Vinput1_1(＝偏置电压Vbias+电压信 号Vin)以电容变化倍数(k倍)进行放大后的值。即，不仅是本来 应放大的电压信号Vin，偏置电压Vbias也随之一起以电容变化 倍数被放大。因此，在具备现有MOSFET参量放大器10的电路 中，输出电压Voutput1_1变成需要程度以上，不适合电路的微 细化、低功耗化。此外，在图4(c)中，放大后的电压信号Vin变 成一部分k’(0＜k’＜k)倍放大程度等，在输出电压Voutput1_1中产 生失真，接下来说明该问题。
[第3问题]
在上述现有MOSFET参量放大器10中的第2问题中，说明了 输出电压Voutput1_1大到需要程度以上的情况，而参照图4(c) 时可知在输出电压Voutput1_1中产生上述失真。因此，下面作 为现有MOSFET参量放大器10中的第3问题而举出在输出电压 Voutput1_1中产生失真的问题。
图5A以及图5B是表示现有MOSFET参量放大器10中的输 出电压信号Voutput的失真原因的说明图。图5A是表示将图4(c) 的输出电压信号Voutput1_1作为连续时间波形而提取出的频率 5MHz波形的说明图。另外，图5B是表示图5A的频谱的说明图。
参照图5B，除了5MHz的基波之外，还存在-60[dB]的 DC(direct current：直流)成分和频率大于5MHz的高频成分，这 些DC成分和高频成分使输出电压Voutput1_1失真。上述失真是 在输出电压Voutput1_1大于电源电压Vdd时n-MOSFET的静电 电容下降而引起的。因此，在图4(c)中，具有电容变化比越大、 输出电压Voutput1_1中产生的失真越大的关系。
即，在具备现有MOSFET参量放大器10的电路中，当从 MOSFET参量放大器输出的输出电压Voutput1_1进行放大时， 在输出电压Voutput1_1中产生失真，因此接受输出电压 Voutput1_1的结构要素必须适当进行输出电压Voutput1_1的校 正。
如上所述，现有MOSFET参量放大器10将输入到MOSFET 参量放大器的偏置电压和电压信号在叠加的情况下一起放大， 因此至少产生上述三个问题。因此，在与本实施方式有关的放 大器中，大致采用通过以下方法来解决上述问题的方法。
(与本发明有关的放大器中的放大原理)
首先，参照图6A至图7C说明与本发明有关的放大器的放大 原理。此外，图6A以及图6B是表示与本发明实施方式有关的放 大器的跟踪状态和保持状态的说明图，图6A表示跟踪状态，图 6B表示保持状态。
另外，图7A至图7C是表示与本发明实施方式有关的放大器 的放大状态中的电荷移动的说明图，图7A～图7C分别随着时间 表示放大状态中的电荷移动。
参照图6A至图7C，与本发明实施方式有关的放大器具有(1) 静电电容可变的第1可变静电电容元件P、以及(2)相对于第1可 变静电电容元件为逆导电型的第2可变静电电容元件N，响应于 开关SW1的连接状态而对第1可变静电电容元件P和逆导电型的 第2可变静电电容元件N输入偏置电压Vdd/2和电压信号Vin。另 外，第1可变静电电容元件P与电源电压源连接，第2可变静电 电容元件N被接地。此外，在图6A至图7C中将偏置电压设为 Vdd/2，但是当然并不仅限于此。
首先，如图6A所示，当开关SW1为“接通”状态时，通过开 关SW1输入偏置电压Vdd/2和电压信号Vin，由此对第1可变静电 电容元件P的两端施加Vp1＝Vdd/2-Vin，另外，对第2可变静电 电容元件N的两端施加Vn1＝Vdd/2+Vin。其结果，在第1可变静 电电容元件P和第2可变静电电容元件N中蓄积电荷。
在该状态中，当打开开关SW1从而变成没有输入偏置电压 Vdd/2和电压信号Vin的状态(保持状态)时，在放大器中以下关 系成立。
(1)在第1可变静电电容元件P的栅极端子(与图6B中的开关SW1 连接的一侧端子)中保持打开开关SW1紧前的电荷Qp1 ＝-C1·Vp1＝-C1(Vdd/2-Vin)。
(2)在第2可变静电电容元件N的栅极端子(与图6B中的开关SW1 连接的一侧端子)中保持打开开关SW1紧前的电荷Qn1 ＝C1·Vn1＝C1(Vdd/2+Vin)。
在此，第1可变静电电容元件P的栅极端子和第2可变静电 电容元件N的栅极端子中的电荷的差分，成为与电压信号Vin成 正比的量。
接着参照图7A至图7C说明放大状态。图7A与图6B同样是 表示保持状态的图，但是为了说明放大状态中的电荷移动，表 示为还设置有图6B中没有的开关SW0的结构。在此，如图7A至 图7C所示，开关SW0是控制第1可变静电电容元件P和电源电压 源之间的连接的开关，但是是为了便于说明而虚构的开关。也 就是说，图6B和图7A实质上相同。
参照图7A，开关SW0打开，因此与图6B同样，第1可变静 电电容元件P的栅极端子的电荷为Qp1＝-C1·Vp1 ＝-C1(Vdd/2-Vin)，另外第2可变静电电容元件N的栅极端子的 电荷为Qn1＝C1·Vn1＝C1(Vdd/2+Vin)。此外，其它状态与图6B 相同。
在该状态下，假设使第1可变静电电容元件P的静电电容和 第2可变静电电容元件N的静电电容减少到“1/k”倍(即变化后的 静电电容C2＝C1/k)的情况(图7B)。此时，第1可变静电电容元件 P的栅极端子的电荷可以表示为Qp1＝-C1·Vp1＝-C1(Vdd/2-Vin) ＝-kC2(Vdd/2-Vin)，同样地，第2可变静电电容元件N的栅极端 子的电荷可以表示为Qn1＝C1·Vn1＝C1(Vdd/2+Vin)＝ kC2(Vdd/2+Vin)。
另外，施加到第1可变静电电容元件P两端的电压Vp2’成为 Vp2’＝k(Vdd/2-Vin)，被放大到电容变化比k倍。同样地，施加 到第2可变静电电容元件N两端的电压Vn2’成为Vn2’ ＝k(Vdd/2+Vin)，被放大到电容变化比k倍。此外，上述电压放 大原理与上述式1所示离散时间参量放大器的原理相同。
接着，如图7C所示，从图7B的状态关闭开关SW0时，第1 可变静电电容元件P连接到电源电压源。此时，对第1可变静电 电容元件P和第2可变静电电容元件N施加电源电压Vdd，电荷 Q’＝(k-1)C2·Vdd/2从第1可变静电电容元件P向电源电压源侧移 动。另外，与电荷Q’的移动同时，在第1可变静电电容元件P的 栅极端子和第2可变静电电容元件N的栅极端子中，减少与电荷 Q’相当量的电荷。即，第1可变静电电容元件P的栅极端子的电 荷变成Qp2＝-C2(Vdd/2-kVin)，另外，第2可变静电电容元件N 的栅极端子的电荷变成Qn2＝C2(Vdd/2+kVin)。
在此，保持第1可变静电电容元件P的栅极端子和第2可变 静电电容元件N的栅极端子中的电荷的差分，因此施加到第1可 变静电电容元件P两端上的电压Vp2用式2表示，另外，施加到 第2可变静电电容元件N两端上的电压Vn2用式3表示。
[式2]
Vp2＝(Vdd/2)-k·Vin＝Vbias-k·Vin…(式2)
[式3]
Vn2＝(Vdd/2)+k·Vin＝Vbias+k·Vin…(式3)
因此，与将偏置电压和电压信号叠加的情况下一起放大的 现有MOSFET参量放大器10不同，与本发明的实施方式有关的 放大器将电压信号Vin放大k(电容变化比)倍，而不放大偏置电 压Vdd/2＝Vbias。因此，与本发明实施方式有关的放大器不会像 现有MOSFET参量放大器10那样使输出电压变大到需要以上， 因此能够极大地减小产生上述现有MOSFET参量放大器10中的 三个问题的可能性，能够有助于实现电路微细化以及低功耗化。
此外，在上述说明中，关于第1可变静电电容元件P以及第 2可变静电电容元件N，将与图6A至图7C中的开关SW1连接的一 侧端子分别作为第1可变静电电容元件P的栅极端子、第2可变 静电电容元件N的栅极端子来进行说明。然而，与本发明有关 的放大器中的放大原理并不限于上述情况，例如将与图6A至图 7C中的开关SW1连接的一侧端子分别设为第1可变静电电容元 件P的源极端子和漏极端子、第2可变静电电容元件N的源极端 子和漏极端子的情况下也能够应用。
在此，在将与图6A至图7C中的开关SW1连接的一侧端子分 别设为第1可变静电电容元件P的源极端子和漏极端子、第2可 变静电电容元件N的源极端子以及漏极端子的情况下，例如在 图6A至图7C中替换第1可变静电电容元件P和第2可变静电电容 元件N即可。与本发明实施方式有关的放大器例如采用如上所 述的结构，由此能够极大地减小产生上述现有MOSFET参量放 大器10中的三个问题的可能性，能有助于实现电路微细化以及 低功耗化。此外，与本发明有关的放大器当然并不限于具备栅 极端子、源极端子、以及漏极端子的结构。
另外，下面将与开关SW1连接的一侧端子分别作为第1可变 静电电容元件P的栅极端子、第2可变静电电容元件N的栅极端 子来进行说明。
(使用了与本发明有关的放大原理的放大方法)
参照图8说明基于以上原理的本实施方式所涉及的放大方 法。图8是表示使用了与本发明有关的放大原理的放大方法的流 程图。
对第1可变静电电容元件和第2可变静电电容元件输入偏 置电压和电压信号，蓄积与第1静电电容对应的第1电荷(S100)。
停止上述偏置电压和上述电压信号的输入，保持在步骤 S100中蓄积的电荷(S102)。此时，在第1可变静电电容元件和第 2可变静电电容元件中施加有与上述偏置电压和上述电压信号 相当的电压。
保持在步骤S102中保持的电荷，使第1可变静电电容元件 和第2可变静电电容元件的静电电容从第1静电电容减少到小于 第1静电电容的第2静电电容(S104)。
响应于根据在步骤S104中变化后的静电电容的电容变化 比(第1静电电容/第2静电电容)，放大施加到第1可变静电电容元 件和第2可变静电电容元件上的偏置电压和电压信号(S106)。
抵消与在步骤S106中由第1可变静电电容元件和第2可变 静电电容元件放大的偏置电压的放大量相当的电荷(S108)。在 此，与上述偏置电压放大量相当的电荷的抵消是通过将电源电 压Vdd施加到第1可变静电电容元件和第2可变静电电容元件所 产生的。
通过以上的步骤S100～步骤S108，使用了与本发明有关的 放大原理的放大方法对输入到放大器中的偏置电压和电压信号 中的该电压信号进行放大。
此外，在步骤S104中，使第1可变静电电容元件和第2可变 静电电容元件的静电电容从第1静电电容减少到小于第1静电电 容的第2静电电容，但是不限于此，也可以使第1可变静电电容 元件和第2可变静电电容元件的静电电容从第1静电电容增加到 大于第1静电电容的第3静电电容。在这种情况下，在步骤S106 中施加到第1可变静电电容元件和第2可变静电电容元件的偏置 电压和电压信号将会衰减。
(第1实施方式)
下面参照图9A至图10说明使用了上述与本发明有关的放 大原理的本发明所涉及的放大器的实施方式。图9A以及图9B 是表示本发明第1实施方式所涉及的放大器100的说明图，图9A 中表示放大器100的跟踪状态，图9B中表示放大器100的放大状 态。
另外，图10(a)是表示控制图9A以及图9B所具备的开关的 控制时钟信号的图，图10(b)是表示输入到本发明的第1实施方 式所涉及的放大器100中的输入电压信号Vinput的图，图10(c) 是表示从本发明第1实施方式所涉及的放大器100输出的输出电 压信号Voutput的图。
参照图9A以及图9B，本发明的第1实施方式所涉及的放大 器100由具有p-MOS可变电抗器P1、以及n-MOS可变电抗器N1 的CMOS构成。在此，p-MOS可变电抗器P1、以及n-MOS可变 电抗器N1与图2A以及图2B所示MOSFET相同，随着反型层的有 无而改变静电电容。
响应于开关SW1的连接状态而对p-MOS可变电抗器P1、和 n-MOS可变电抗器N1的栅极端子输入偏置电压Vbias和电压信 号Vin。另外，p-MOS可变电抗器P1的源极端子和漏极端子响 应于开关SW2的连接状态而连接到电源电压源或接地，n-MOS 可变电抗器N1的源极端子和漏极端子响应于开关SW3的连接 状态而连接到电源电压源或接地。在此，p-MOS可变电抗器P1 和n-MOS可变电抗器N1具有逆导电性，因此为了使p-MOS可变 电抗器P1和n-MOS可变电抗器N1的静电电容的增减变化一致， 在开关SW2连接到电源电压源上的情况下，开关SW3被接地， 另外，在开关SW2被接地的情况下，开关SW3连接到电源电压 源。
在此，开关SW1与图10(a)所示的时钟信号φ1同步，当时钟 信号φ1为高时闭合，对p-MOS可变电抗器P1和n-MOS可变电抗 器N1的栅极端子输入偏置电压Vbias和电压信号Vin。另外，开 关SW1在时钟信号φ1为低时打开，从而控制对p-MOS可变电抗 器P1和n-MOS可变电抗器N1的栅极端子的偏置电压Vbias和电 压信号Vin的输入。此外，时钟信号φ1和开关SW1的关系不限于 上述情况，例如也可以是当时钟信号φ1为低时开关SW1闭合。 另外，以下说明了与本发明有关的各种实施方式，但是与上述 时钟信号φ1和开关SW1的关系同样，并不限定时钟信号和开关 之间的关系。
开关SW2与图10(a)所示的时钟信号φ2同步，当时钟信号φ2 为高时接地，当时钟信号φ2为低时连接到电源电压源。另外， 开关SW3与时钟信号φ2同步，当时钟信号φ2为高时连接到电源 电压源，当时钟信号φ2为低时接地。在此，如图10(a)所示，使 相位不重合地输入时钟信号φ1和时钟信号φ2。通过使时钟信号 φ1和时钟信号φ2的相位关系不重合，在与本发明第1实施方式 有关的放大器100中产生跟踪状态、保持状态、以及放大状态。
另外，如图10(b)所示，输入到与本发明第1实施方式有关 的放大器100中的输入电压信号Vinput是偏置电压Vbias和电压 信号Vin叠加而成的信号。
参照图9A，在跟踪状态中，开关SW1与时钟信号φ1同步而 闭合，由此对p-MOS可变电抗器P1和n-MOS可变电抗器N1的栅 极端子输入输入电压信号Vinput。另外，开关SW2与时钟信号 φ2同步地连接到电源电压源，开关SW3与时钟信号φ2同步地接 地，由此p-MOS可变电抗器P1、和n-MOS可变电抗器N1的静电 电容增加。因此，p-MOS可变电抗器P1和n-MOS可变电抗器N1 的栅极端子的电压追踪输入电压信号Vinput而变化，与输入电 压信号Vinput相应的电荷被蓄积在p-MOS可变电抗器P1和 n-MOS可变电抗器N1中。
接着参照图9B，在放大状态中，开关SW1与时钟信号φ1同 步地打开，由此不对p-MOS可变电抗器P1和n-MOS可变电抗器 N1的栅极端子输入输入电压信号Vinput，另外，开关SW2与时 钟信号φ2同步地接地，开关SW3与时钟信号φ2同步地连接到电 源电压源，由此p-MOS可变电抗器P1和n-MOS可变电抗器N1 的静电电容减少。此时，p-MOS可变电抗器P1和n-MOS可变电 抗器N1的栅极端子保持电荷，因此如式2、3所示，随着静电电 容的变化，原样保持偏置电压Vbias大小而以电容变化倍数对电 压信号进行放大。因此，如图10(c)所示，相对于输入电压信号 Vinput，与本发明第1实施方式有关的放大器100的输出电压 Voutput成为原样保持偏置电压Vbias大小而将电压信号Vin放大 电容变化倍数而得到的波形。在此，输出电压Voutput小于电源 电压Vdd，因此不会像现有MOSFET参量放大器10一样在输出 电压中产生失真。此外，虽然在图9A以及图9B没有表示，但是 如图10(a)所示，时钟信号φ1下降之后时钟信号φ2上升，由此从 图9A所示的跟踪状态经由保持状态而迁移到图9B所示的放大 状态。
因此，与本发明第1实施方式有关的放大器100能够输出相 对于输入电压信号原样保持偏置电压大小而将电压信号放大电 容变化倍数而得到的输出电压信号，因此输出电压信号不会大 到需要程度以上。因此，在具备本发明的第1实施方式所涉及的 放大器的电路中，不需要对本发明的第1实施方式所涉及的放大 器的输出电压信号采取特别对策，因此该输出电压信号的处理 变得容易，并且能够有助于实现电路微细化以及低功耗化。另 外，能够极大地减小输出电压信号的大小大于电源电压Vdd的 可能性，因此在输出电压信号中不产生失真而能够得到期望的 输出电压信号。
[第1实施方式的变形例]
在图9A以及图9B所示的本发明第1实施方式所涉及的放大 器100中，示出了如下结构：p-MOS可变电抗器P1和n-MOS可 变电抗器N1的栅极端子连接到开关SW1，p-MOS可变电抗器P1 的源极端子以及漏极端子分别连接到开关SW2，并且n-MOS可 变电抗器N1的源极端子以及漏极端子分别连接到开关SW3。然 而，本发明第1实施方式所涉及的放大器的结构并不限于上述情 况。例如，本发明第1实施方式所涉及的放大器也可以是p-MOS 可变电抗器P1的源极端子和漏极端子、以及n-MOS可变电抗器 N1的源极端子和漏极端子分别连接到开关SW1，n-MOS可变电 抗器N1的栅极端子连接到开关SW2，p-MOS可变电抗器P1的栅 极端子连接到开关SW3。
在此，p-MOS可变电抗器P1和n-MOS可变电抗器N1分别具 有逆导电性。因此，为了使静电电容的增减变化一致，与放大 器100同样地，
(1)在开关SW2连接到电源电压源的情况下，开关SW3被接地， 另外，
(2)在开关SW2被接地的情况下，开关SW3连接到电源电压源。
在上述结构中，也能够产生与放大器100相同的跟踪状态、 保持状态、以及放大状态，因此如式2、3所示，能够通过静电 电容的变化来原样保持偏置电压Vbias大小而将电压信号Vin放 大电容变化倍数。
由此，本发明的第1实施方式所涉及的上述放大器能够输 出相对于输入电压信号原样保持偏置电压大小而将电压信号放 大电容变化倍数得到的输出电压信号，因此输出电压信号不会 变大到大于所需程度。因此，在具备与本发明的第1实施方式有 关的上述放大器的电路中，与具备本发明的第1实施方式所涉及 的放大器100的电路同样，不需要对放大器的输出电压信号采取 特别对策，因此该输出电压信号的处理变得容易，并且能够有 助于实现电路微细化以及低功耗化。另外，能够极大地减少输 出电压信号大小大于电源电压Vdd的可能性，因此在输出电压 信号中不产生失真，能够得到期望的输出电压信号。
(第2实施方式)
如在本发明的实施方式所涉及的放大器中的放大原理中所 述，本发明的实施方式所涉及的放大器在第1可变静电电容元件 P的栅极端子和第2可变静电电容元件N的栅极端子中消灭相同 量的电荷，由此原样保持偏置电压大小而将电压信号放大电容 变化倍数。因此，希望第1可变静电电容元件P的栅极端子和第 2可变静电电容元件N的栅极端子面积相同。然而，在实际的制 造工序中，由于各元件制造的偏差等，也存在第1可变静电电容 元件P的栅极端子面积和第2可变静电电容元件N的栅极端子面 积不一致的情况。因此，接着说明能够调整第1可变静电电容元 件P的栅极端子面积和第2可变静电电容元件N的栅极端子面积 的面积比的第2实施方式。图11是表示本发明的第2实施方式所 涉及的放大器200的说明图。
如图11所示，本发明的第2实施方式所涉及的放大器200的 基本结构与第1实施方式所涉及的放大器100相同，还相对于 p-MOS可变电抗器P1并联设置具有极小栅极宽度的多个调整 用p-MOS可变电抗器P’1～P’4。p-MOS可变电抗器P1的栅极宽 度是W＝α，n-MOS可变电抗器N1的栅极宽度是W＝β。另外，调 整用p-MOS可变电抗器P’1的栅极宽度W＝4[μm]，同样地，调整 用p-MOS可变电抗器P’2～P’4的栅极宽度分别是W＝8[μm]、 16[μm]、32[μm]。在此，为了便于说明，假定p-MOS可变电抗 器P1、n-MOS可变电抗器N1、以及调整用p-MOS可变电抗器 P’1～P’4的栅极长度是1[μm]。
另外，调整用p-MOS可变电抗器P’1～P’4的栅极端子与开关 SW1连接，响应于开关SW1的连接状态而输入偏置电压Vbias 和电压信号Vin。并且，各可变电容P’1～P’4的连接状态具有以 下关系。
(1)调整用p-MOS可变电抗器P’1的源极端子和漏极端子响应于 开关SW’1的连接状态而连接到电源电压源和接地，同样地，
(2)调整用p-MOS可变电抗器P’2～P’4的源极端子和漏极端子分 别响应于开关SW’2～SW’4的连接状态而连接到电源电压源和 接地。
在将开关SW’1～SW’4分别设为与p-MOS可变电抗器P1相 同的极性、即设与开关SW2的连接端相同的情况下，p-MOS可 变电抗器P1的栅极端子面积变大。例如，如图11所示，在将开 关SW2和开关SW’1～SW’4连接到电源电压源的情况下，p-MOS 可变电抗器P1的栅极端子面积Sp从Sp＝α变成Sp’＝α+ (4+8+16+32)＝α+60[μm2]，达到最大。另外，在将开关SW2和开 关SW’1～SW’3连接到电源电压源、开关SW’4被接地的情况下， p-MOS可变电抗器P1的栅极端子面积Sp变成Sp’＝α+ (4+8+16)＝α+28[μm2]。如上所述，本发明的第2实施方式所涉及 的放大器200通过分别独立地适当切换开关SW’1～SW’4的连 接，能够间接改变p-MOS可变电抗器P1的栅极端子面积Sp。因 此，能够正确地、或者近似地将第1可变静电电容元件P的栅极 端子面积Sp和第2可变静电电容元件N的栅极端子面积Sn＝β之 间的面积比Sn/Sp的值调整为1。
在此，在图11中调整用p-MOS可变电抗器P’1～P’4的栅极宽 度是2的幂加权，其理由是为了对第1可变静电电容元件P的栅 极端子面积Sp进行比特(bit)控制。例如，在采用了图11的结构 的情况下，能够进行4比特的控制，即第1可变静电电容元件P 的栅极端子面积Wp能够进行16种变化。此外，第1可变静电电 容元件P的栅极端子面积Wp的控制不限于上述情况，当然能够 任意设定调整用p-MOS可变电抗器P’1～P’4的栅极宽度。
另外，在图11中，通过在连接了调整用p-MOS可变电抗器 P’1～P’4的栅极端子的状态下改变施加到调整用p-MOS可变电 抗器P’1～P’4的源极端子和漏极端子的电压极性，从而间接改变 第1可变静电电容元件P的栅极端子面积Sp。但是，通过在调整 用p-MOS可变电抗器P’1～P’4的栅极端子侧设置开关也能够间 接地改变第1可变静电电容元件P的栅极端子面积Sp。
因此，本发明的第2实施方式所涉及的放大器200能够调整 第1可变静电电容元件P的栅极端子面积和第2可变静电电容元 件N的栅极端子面积之间的面积比。因此，第1可变静电电容元 件P的栅极端子面积和第2可变静电电容元件N的栅极端子面积 例如在由于元件的偏差而不同的情况下，也能够维持输入电压 信号中所包含的偏置电压的大小。
另外，本发明的第2实施方式所涉及的放大器200与本发明 的第1实施方式所涉及的放大器100同样，能够输出相对于输入 电压信号原样保持偏置电压大小而将电压信号放大电容变化倍 数而得到的输出电压信号，因此输出电压信号不会变大到比所 需程度还大。因此，在具备与本发明第2实施方式有关的上述放 大器的电路中，不需要对与本发明第2实施方式有关的放大器 200的输出电压信号采取特别对策，因此该输出电压信号的处理 变得容易，并且能够有助于实现电路微细化以及低功耗化。另 外，能够极大地减少输出电压信号大小变得大于电源电压Vdd 的可能性，因此在输出电压信号中不产生失真，能够得到期望 的输出电压信号。
此外，在图11中示出了调整第1可变静电电容元件P的栅极 端子面积的结构，但是并不限于此，例如也可以具备调整第2 可变静电电容元件N的栅极端子面积的、栅极宽度极小的多个 调整用n-MOS可变电抗器，还能够采用调整第1可变静电电容 元件P的栅极端子面积和第2可变静电电容元件N的栅极端子面 积两者的结构。
(第3实施方式)
接着作为本发明的第3实施方式说明使用了本发明所涉及 的放大原理的差动放大电路。图12是表示与本发明第3实施方式 有关的放大器300的说明图。
另外，图13是表示图12示出的本发明第3实施方式所涉及 的信号波形的说明图。在此，图13(a)是表示控制图12所具备的 开关的控制时钟信号的图，图13(b)是表示输入到与本发明第3 实施方式有关的放大器300的正相输入电压信号Vinput1的图。 另外，图13(c)是表示从与本发明第3实施方式有关的放大器300 输出的正相输出电压信号Voutput1的图，图13(d)是表示从与本 发明第3实施方式有关的放大器300输出的差动输出电压信号 Voutput1-Voutput1X的图。在此，差动输出电压信号 Voutput1-Voutput1X中的Voutput1X是相位与正相输出电压信号 Voutput1反相得到的反相输出电压信号。
参照图12，与本发明第3实施方式有关的放大器300具备： 第1放大部302，其响应于开关SW1的连接状态而输入将偏置电 压Vbias和正相电压信号Vin/2叠加得到的正相输入电压信号 Vinput1；第2放大部304，其响应于开关SW1X的连接状态而输 入将偏置电压Vbias和反相电压信号-Vin/2叠加得到的反相输 入电压信号Vinput1X；以及开关部306，其将第1放大部302和第 2放大部304连接到电源电压源或者接地。在此，反相输入电压 信号Vinput1X是指相位从正相输入电压信号Vinput1反相得到 的信号。
第1放大部302和第2放大部304是与上述本发明第1实施方 式有关的放大器100相同的结构。第1放大部具备p-MOS可变电 抗器P1和n-MOS可变电抗器N1，响应于开关SW1的连接状态而 对p-MOS可变电抗器P1和n-MOS可变电抗器N1的栅极端子输 入正相输入电压信号Vinput1。另外，第2放大部具备p-MOS可 变电抗器P2和n-MOS可变电抗器N2，响应于开关SW1X的连接 状态而对p-MOS可变电抗器P2和n-MOS可变电抗器N2的栅极 端子输入反相输入电压信号Vinput1X。
开关部306具备开关SW2、SW3，开关SW2将n-MOS可变电 抗器N1和n-MOS可变电抗器N2连接到电源电压源、或者接地， 开关SW3将p-MOS可变电抗器P1和p-MOS可变电抗器P2连接 到电源电压源、或者接地。在此，p-MOS可变电抗器P1、P2、 和n-MOS可变电抗器N1、N2具有逆导电性，因此为了使p-MOS 可变电抗器P1、P2和n-MOS可变电抗器N1、N2的静电电容增 减变化一致，在开关SW2被接地的情况下，开关SW3连接到电 源电压源，另外，在开关SW2连接到电源电压源的情况下，开 关SW3被接地。
在此，开关SW1与图13(a)所示的时钟信号φ1同步，当时钟 信号φ1为高时闭合，对p-MOS可变电抗器P1和n-MOS可变电抗 器N1的栅极端子输入图13(b)所示的正相输入电压信号 Vinput1。另外，开关SW1在时钟信号φ1为低时打开，由此控制 对p-MOS可变电抗器P1和n-MOS可变电抗器N1的栅极端子的 正相输入电压信号Vinput1的输入。
另外，开关SW1X与图13(a)所示的时钟信号φ1同步，当时 钟信号φ1为高时闭合，对p-MOS可变电抗器P2和n-MOS可变电 抗器N2的栅极端子输入反相输入电压信号Vinput1X。另外，开 关SW1X在时钟信号φ1为低时打开，由此控制对p-MOS可变电 抗器P2和n-MOS可变电抗器N2的栅极端子的反相输入电压信 号Vinput1X的输入。
另外，开关SW2与图13(a)所示的时钟信号φ2同步，当时钟 信号φ2为低时将n-MOS可变电抗器N1、N2被接地，另外，当时 钟信号φ2为高时将n-MOS可变电抗器N1、N2连接到电源电压源 上。开关SW3与图13(a)示出的时钟信号φ2同步，当时钟信号φ2 为低时将p-MOS可变电抗器P1、P2连接到电源电压源，另外， 当时钟信号φ2为高时将p-MOS可变电抗器P1、P2被接地。
第1放大部302与上述本发明第1实施方式所涉及的放大器 100同样，根据图13(a)所示的时钟信号φ1、φ2，经由跟踪状态、 保持状态、放大状态来输出维持着偏置电压Vbias而将正相电压 信号Vin/2放大电容变化倍数而得到的、图13(c)所示的正相输出 电压信号Voutput1。
同样地，第2放大部304根据图13(a)所示的时钟信号φ1、φ2， 经由跟踪状态、保持状态、放大状态，输出维持着偏置电压Vbias 而将反相电压信号-Vin/2放大电容变化倍数而得到的反相输出 电压信号Voutput1X。
在此，正相输出电压信号Voutput1和反相输出电压信号 Voutput1X作为图13(d)所示的差动输出电压信号Voutput1 -Voutput1X而使用。
因此，具备与本发明第3实施方式有关的放大器300的电路 捕捉从本发明的第3实施方式所涉及的放大器300输出的正相输 出电压信号Voutput1和反相输出电压信号Voutput1X作为图13(d) 所示的差动输出电压信号Voutput1-Voutput1X，由此能够抵消 在正相输出电压信号Voutput1和反相输出电压信号Voutput1X 中产生的相同量的噪声(distortion when even：偶数时失真)。
另外，与本发明第3实施方式有关的放大器300能够输出相 对于正相输入电压信号原样保持偏置电压大小而将正相电压信 号放大电容变化倍数而得到的正相输出电压信号，因此正相输 出电压信号不会变大到比所需程度还大。同样地，能够输出相 对于反相输入电压信号原样保持偏置电压大小而将反相电压信 号放大电容变化倍数而得到的反相输出电压信号，因此反相输 出电压信号也不会变大到比所需程度还大。因此，在具备与本 发明第3实施方式有关的放大器300的电路中，不需要对与本发 明第3实施方式有关的放大器300的差动输出电压信号采取特别 对策，因此该差动输出电压信号的处理变得容易，并且能够有 助于实现电路微细化以及低功耗化。另外，能够极大地减少差 动输出电压信号大小变得大于电源电压Vdd的可能性，因此在 差动输出电压信号中不产生失真，能够得到期望的差动输出电 压信号。
(第4实施方式)
图14是表示与本发明第4实施方式有关的放大器400的说明 图。
参照图14，本发明的第4实施方式所涉及的放大器400采用 与本发明第3实施方式所涉及的放大器300基本相同的结构来构 成差动放大电路。另外，当将本发明的第4实施方式所涉及的放 大器400与图12所示的本发明第3实施方式所涉及的放大器300 进行比较时，p-MOS可变电抗器P1和p-MOS可变电抗器P2的漏 极端子相互连接，但是上述p-MOS可变电抗器各自的漏极端子 没有与p-MOS可变电抗器P1和p-MOS可变电抗器P2各自的源 极端子连接。另外，n-MOS可变电抗器N1和n-MOS可变电抗器 N2的漏极端子相互连接，但是上述n-MOS可变电抗器各自的漏 极端子没有与n-MOS可变电抗器N1和n-MOS可变电抗器N2各 自的源极端子连接。在如上所述的结构中，通过对源极端子或 者漏极端子的一方施加电源电压Vdd来使反型层变化，也能够 使p-MOS可变电抗器P1和p-MOS可变电抗器P2、n-MOS可变电 抗器N1以及n-MOS可变电抗器N2的静电电容可变。
因此，本发明的第4实施方式所涉及的放大器400与本发明 的第3实施方式所涉及的放大器300相比能够简化布线，另外如 图14所示，由于开关SW2、SW3仅连接到p-MOS可变电抗器P1、 P2和n-MOS可变电抗器N1、N2的源极端子，因此能够减轻施 加到开关SW2、SW3上的负荷。
另外，本发明的第4实施方式所涉及的放大器400与本发明 的第3实施方式所涉及的放大器300同样地，能够输出相对于正 相输入电压信号原样保持偏置电压大小而将正相电压信号放大 电容变化倍数而得到的正相输出电压信号，因此正相输出电压 信号不会变大到大于所需程度。同样地，能够输出相对于反相 输入电压信号原样保持偏置电压大小而将反相电压信号放大电 容变化倍数而得到的反相输出电压信号，因此反相输出电压信 号不会变大到大于所需程度。因此，在具备与本发明第4实施方 式有关的放大器400的电路中，不需要对与本发明第4实施方式 有关的放大器400的差动输出电压信号采取特别对策，因此该差 动输出电压信号的处理变得容易，并且能够有助于实现电路微 细化以及低功耗化。另外，能够极大地减少差动输出电压信号 大小变得大于电源电压Vdd可能性，因此在差动输出电压信号 中不产生失真，能够得到期望的差动输出电压信号。
此外，在图14中表示了开关SW2、SW3仅连接到p-MOS可 变电抗器P1、P2和n-MOS可变电抗器N1、N2的源极端子的结 构，但是并不限定于此，也可以采用开关SW2、SW3仅连接到 p-MOS可变电抗器P1、P2和n-MOS可变电抗器N1、N2的漏极 端子的结构。
(第5实施方式)
如式1所示，离散时间参量放大器能够通过电容变化比来使 信号放大或者衰减。因此，下面说明与本发明第5实施方式有关 的放大器，其在从跟踪状态经由保持状态变化为放大状态的过 程中，能够通过将p-MOS可变电抗器和n-MOS可变电抗器的静 电电容增加的情况和减少的情况进行组合来切换输出电压信号 的增益。图15是表示与本发明第5实施方式有关的放大器500的 说明图。在此，图15表示跟踪状态。
参照图15，与本发明第5实施方式有关的放大器500具备第 1放大部502和第2放大部504，该第1放大部502和第2放大部504 响应于开关SW1的连接状态而输入将偏置电压Vbias和电压信 号Vin叠加得到的输入电压信号Vinput。在此，第1放大部502和 第2放大部504串联连接。
第1放大部502的结构与本发明的第1实施方式所涉及的放 大器100相同，其由p-MOS可变电抗器P1以及n-MOS可变电抗 器N1构成，响应于开关SW1的连接状态而对p-MOS可变电抗器 P1和n-MOS可变电抗器N1的栅极端子输入输入电压信号 Vinput。另外，p-MOS可变电抗器P1的源极端子和漏极端子响 应于开关SW2的连接状态而连接到电源电压源和接地，n-MOS 可变电抗器N1的源极端子和漏极端子响应于开关SW3的连接 状态而连接到电源电压源和接地。在此，p-MOS可变电抗器P1 相对于n-MOS可变电抗器N1具有逆导电性。因此，为了使 p-MOS可变电抗器P1与n-MOS可变电抗器N1的静电电容增减 一致，需要在开关SW2连接到电源电压源的状况下将开关SW3 接地，并且需要在开关SW2接地的状况下将开关SW3连接到电 源电压源。
第2放大部504的结构与本发明的第1实施方式所涉及的放 大器100相同，其由p-MOS可变电抗器P2以及n-MOS可变电抗 器N2构成，响应于开关SW1的连接状态而对p-MOS可变电抗器 P2和n-MOS可变电抗器N2的栅极端子输入输入电压信号 Vinput。另外，p-MOS可变电抗器P2的源极端子和漏极端子响 应于开关SW4的连接状态而连接到电源电压源和接地，n-MOS 可变电抗器N2的源极端子和漏极端子响应于开关SW5的连接 状态而连接到电源电压源和接地。在此，p-MOS可变电抗器P2 相对于n-MOS可变电抗器N2具有逆导电性。因此，为了使 p-MOS可变电抗器P2与n-MOS可变电抗器N2的静电电容增减 变化一致，需要在开关SW4连接到电源电压源的状况下将开关 SW5接地，并且需要在开关SW4被接地的状况下将开关SW5连 接到电源电压源。
与该第5实施方式有关的放大器500进行如下动作。
(1)从跟踪状态经由保持状态变化到放大状态时，在放大器 500中根据时钟信号φ2来切换第1放大部502的开关SW2、SW3 的接通/切断，从而p-MOS可变电抗器P1和n-MOS可变电抗器 N1的静电电容增加或者减少。
(2)从跟踪状态经由保持状态变化为放大状态时，放大器 500根据时钟信号φ3切换第2放大部504的开关SW4、SW5的接通 /切断，从而p-MOS可变电抗器P2和n-MOS可变电抗器N2的静 电电容增加或者减少。
例如，(情况a)假设如下情况：当从跟踪状态经由保持状态 变化为放大状态时(即进行放大时)，(i)第1放大部的p-MOS可变 电抗器P1和n-MOS可变电抗器N1的静电电容减少；(ii)第2放大 部的p-MOS可变电抗器P2和n-MOS可变电抗器N2的静电电容 增加。在这种情况下，在放大器500中作为电路整体的放大作用 被消除，输出电压信号Voutput的增益变成“1”，输出电压信号 Voutput成为与输入电压信号Vinput相同的信号。(情况b)另外， 在放大时，在使第1放大部的p-MOS可变电抗器P1和n-MOS可 变电抗器N1的静电电容、和第2放大部的p-MOS可变电抗器P2 和n-MOS可变电抗器N2的静电电容这两者减少的情况下，输出 电压信号Voutput的增益为k(电容变化比)，输出电压信号 Voutput成为将输入电压信号Vinput放大k倍的信号。(情况c)同 样地，在放大时，在使第1放大部的p-MOS可变电抗器P1和 n-MOS可变电抗器N1的静电电容、和第2放大部的p-MOS可变 电抗器P2和n-MOS可变电抗器N2的静电电容这两者增加的情 况下，输出电压信号Voutput的增益为1/k，输出电压信号Voutput 成为将输入电压信号Vinput衰减1/k倍的信号。
即，如上述情况a、b、c所示，在图15所示的本发明第5实 施方式所涉及的放大器500中，通过分别独立地改变第1放大部 502和第2放大部504的静电电容，能够进行如下式的电容变化比 切换、即增益的切换。
[式4]
$\left\{\begin{array}{c}\frac{k+k}{1+1}=k\\ \frac{k+1}{1+k}=\frac{1+k}{k+1}=1\\ \frac{1+1}{k+k}=\frac{1}{k}\end{array}\right.$ …(式4)
另外，与图15所示本发明第5实施方式有关的放大器500具 备第1放大部502和第2放大部504两个放大部，能够进行如下式4 所示的3种增益切换，但是与本发明第5实施方式有关的放大器 500并不限于图15的结构。例如可以通过进一步设置第3放大部 (未图示)来进行式5所示的增益的切换。
[式5]
$\left\{\begin{array}{c}\frac{k+k+k}{1+1+1}=k\\ \frac{k+k+1}{1+1+k}=\frac{k+1+k}{1+k+1}=\frac{1+k+k}{k+1+1}=\frac{2k+1}{k+2}\\ \frac{k+1+1}{1+k+k}=\frac{1+k+1}{k+1+k}=\frac{1+1+k}{k+k+1}=\frac{k+2}{2k+1}\\ \frac{1+1+1}{k+k+k}=\frac{1}{k}\end{array}\right.$ …(式5)
如式5所示，与本发明第5实施方式有关的放大器500具备 第1～第3放大部三个放大部，由此通过将第1～第3放大部所具有 的p-MOS可变电抗器和n-MOS可变电抗器的静电电容的增减 变化设为全部相同来使输出电压信号Voutput的增益成为k、或 者1/k。因此，与本发明第5实施方式有关的放大器500能够使输 入电压信号Vinput放大k(电容变化比)倍或者衰减到1/k倍。另 外，通过使第1～第3放大部所具有的p-MOS可变电抗器和 n-MOS可变电抗器的静电电容增减分别独立地变化，输出电压 信号Voutput的增益变成(2k+1)/(k+2)、或者(k+2)/(2k+1)。因此， 与本发明第5实施方式有关的放大器500能够输出响应于增益而 放大、衰减的输出电压信号Voutput。
因此，与本发明第5实施方式有关的放大器500通过串联连 接多个放大部、即将多个由p-MOS可变电抗器和n-MOS可变电 抗器构成的CMOS并联组合，作为放大器整体来进行电容变化 比的切换，能够输出响应于该电容变化比而放大的输出电压信 号。
另外，本发明的第5实施方式所涉及的放大器500与本发明 的第1实施方式所涉及的放大器100同样，能够输出相对于输入 电压信号原样保持偏置电压大小而将电压信号放大电容变化倍 数而得到的输出电压信号，因此输出电压信号不会变大到大于 所需程度。因此，在具备与本发明第5实施方式有关的放大器500 的电路中，不需要对与本发明第5实施方式有关的放大器500的 输出电压信号采取特别对策，因此该输出电压信号的处理变得 容易，并且能够有助于实现电路微细化以及低功耗化。另外， 能够极大地减小输出电压信号的大小变得大于电源电压Vdd的 可能性，因此在输出电压信号中不产生失真，能够得到期望的 输出电压信号。
(第6实施方式)
下面，作为与本发明有关的第6实施方式说明具备使用了与 本发明有关的放大原理的放大器的电荷主滤波电路。
[与本发明实施方式有关的电荷主滤波电路的基本动作]
首先，说明与本发明的实施方式有关的电荷主滤波电路的 基本动作。图16是概要地表示具备与本发明实施方式有关的放 大器的电荷主滤波电路的说明图。
与本发明实施方式有关的电荷主滤波电路是通过重复复 位(Reset)状态、充电(Charge)状态、以及清除(Dump)状态的基 本动作进行电荷传输的电路。例如能够通过如图16所示的概略 的开关来实现上述复位状态、充电状态、以及清除状态。
例如复位状态是通过闭合复位开关、打开充电开关和清除 开关来实现的。在复位状态中，通过复位开关对可变电容元件 C1和C2施加偏置电压Vdd/2，初始化为偏置电压。在此，在复 位状态下，能够通过将可变电容元件C1以及C2的各个静电电容 设为较小的状态(即放大状态)来更高速地进行初始化。
另外，充电状态是通过从复位状态打开复位开关、闭合充 电开关来实现的。在充电状态中，通过充电开关对可变电容元 件C1和C2施加输入电压信号Vinput来蓄积电荷。在此，在充电 状态下，使可变电容元件C1以及C2各自的静电电容设为较大的 状态(即跟踪状态)。
另外，清除状态是通过从充电状态打开充电开关、闭合清 除开关来实现的。在清除状态下，将蓄积在可变电容元件C1和 C2中的电荷传输到后级电路。在此，在清除状态下，能够通过 将可变电容元件C1以及C2各自的静电电容设为较小的状态(即 放大状态)来维持偏置电压，输出放大了电压信号的输出电压信 号Voutput。
与本发明实施方式有关的电荷主滤波电路通过如上所述 的动作将电压信号传输到后级电路中。另外，如上所述，充电 状态与放大状态成为排他性的关系。
[与本发明的第6实施方式有关的电荷主滤波电路]
图17是表示具备与本发明第6实施方式有关的放大器的电 荷主滤波电路600的说明图。另外，图18是表示图17所示的本发 明第6实施方式所涉及的信号波形的说明图。在此，电荷主滤波 电路是指一种使用了能够由一个RF(Radio Frequency：射频)电 路接收不同频带无线信号的可重构RF技术的电路之一。
参照图17，与本发明第6实施方式有关的电荷主滤波电路 600具备跨导器(transconductor)(gm)602、第一SINC滤波电路 604、第二SINC滤波电路606、以及对第二SINC滤波电路的输出 电压信号进行变换的模拟-数字变换电路(Analog to Digital Converter：ADC)608。
跨导器602是将输入的电压信号变换为与该电压信号成正 比的电流并输出的电压电流变换装置。第一SINC滤波电路604 具备具有规定静电电容的电容器C1～C4以及开关SW1～SW12。 第二SINC滤波电路606具备与本发明的第1实施方式所涉及的 p-MOS可变电抗器相当的第1可变静电电容元件C1p～C4p、与本 发明的第1实施方式所涉及的n-MOS可变电抗器相当的第2可 变静电电容元件C1n～C4n、以及开关SW13～SW22。即，在图17 中，第二SINC滤波电路606具备与本发明的第1实施方式所涉及 的放大器100对应的四个放大部610～616。模拟-数字变换电路 608是将模拟信号变换为数字信号的电路。
首先，根据图18所示的时钟信号说明与本发明第6实施方 式有关的电荷主滤波电路600的动作。在此，第一SINC滤波电 路604具备四个电容器C1～C4，第二SINC滤波电路606具备四个 放大部610～616，但是为了便于说明，重点说明电容器C1、C2 和放大部610、612。
首先，说明电荷从第一SINC滤波电路604到第二SINC滤波 电路606的输入输出。当时钟信号φ1r为高时，开关SW1闭合， 从而对电容器C1施加偏置电压Vbias，残留在电容器C1中的电 荷被除电。另外，当时钟信号φ1r为低时，开关SW1打开，从而 停止施加偏置电压Vbias。接着，当时钟信号φ1变成高时，闭合 开关SW2来输入从跨导器602输出的电流，电容器C1蓄积电荷。 同样地，当时钟信号φ2r为高时，开关SW4闭合，从而对电容器 C2施加偏置电压Vbias，残留在电容器C2中的电荷被除电。接 着，当时钟信号φ2变成低时，闭合开关SW5来输入从跨导器602 输出的电流，电容器C2蓄积电荷。然后，当时钟信号φ4为高时， 闭合开关SW3、SW6来将蓄积在电容器C1、C2中的一部分电荷 输出到第二SINC滤波电路606。此时，时钟信号φ1变成高，因 此开关SW14闭合，在放大部610中蓄积电荷来与保持在第一 SINC滤波电路604的电容器C1、C2中的电荷保持平衡状态。在 此，如上所述，共用电荷使得在多个电容器之间(在本发明的第 6实施方式中是电容器和放大部间)形成平衡状态，这被称作电 荷共享(charge sharing)。另外，输入到放大部610中的电荷是从 电容器C1、C2输出的电荷，因此采样率以1/2进行降采样 (Decimation)。
接着，关注第二SINC滤波电路606，在放大部610中，当时 钟信号φ4为高时，第1可变静电电容元件C1p和第2可变静电电 容元件C1n与上述本发明第1实施方式的放大器100所具备的 p-MOS可变电抗器P1和n-MOS可变电抗器N1同样静电电容增 加。接着，当时钟信号φ1r变成高时，闭合开关SW13从而对放 大部610施加偏置电压Vbias，残留在放大部610中的电荷被除 电。然后，当时钟信号φ1为高时，开关SW14闭合，通过电荷共 享来蓄积电荷。当时钟信号φ4再次为高时，第1可变静电电容 元件C1p和第2可变静电电容元件C1n与上述本发明第1实施方 式的放大器100所具备的p-MOS可变电抗器P1和n-MOS可变电 抗器N1同样静电电容减小，根据电容变化比的变化对输出电压 信号进行放大。此时，开关SW15也根据时钟信号φ4而闭合，因 此从放大部610输出放大后的输出电压信号。此外，放大部612 与放大部610同样地通过电荷共享来蓄积电荷，当时钟信号φ4 为高时，与放大部610同样地，从放大部612输出输出电压信号， 对输出电压信号进行降采样。
另外，第一SINC滤波电路604的电容器C3、C4、以及第二 SINC滤波电路606的放大部614、616，与上述的第一SINC滤波 电路604的电容器C1、C2、以及第二SINC滤波电路606的放大 部610、612相同，根据图18所示的时钟信号φ1r～φ4r、φ1～φ4、 φ1r～φ4r、φ1～φ4进行电荷共享和输出电压信号的降采样。
模拟-数字变换电路608当时钟信号φ4为高时将由放大部 610、612放大的输出电压信号变换为数字值，当时钟信号φ2为 高时，将由放大部614、616放大的输出电压信号变换为数字值。
因此，与本发明第6实施方式有关的电荷主滤波电路600能 够输出对输入到跨导器602的电压信号进行放大、降采样、进而 数字化后的输出电压信号。
另外，与本发明第6实施方式有关的电荷主滤波电路600所 具备的放大器与本发明的第1实施方式所涉及的放大器100同 样，能够输出相对于电荷共享的输入电压信号原样保持偏置电 压大小而将电压信号放大电容变化倍数而得到的输出电压信 号，因此输出电压信号不会变大到大于所需程度。因此，在具 备与本发明第6实施方式有关的放大器的电荷主滤波电路600 中，不需要对与本发明第6实施方式有关的放大器的输出电压信 号采取特别对策，因此该输出电压信号的处理变得容易，并且 能够有助于实现电路微细化以及低功耗化。另外，能够极大地 减小输出电压信号大小变得大于电源电压Vdd的可能性，因此 在输出电压信号中不产生失真，能够得到期望的输出电压信号。
(第7实施方式)
如在与本发明实施方式有关的放大器的放大原理中所述， 与本发明实施方式有关的放大器在第1可变静电电容元件P的 一个端子、以及与该第1可变静电电容元件P的一个端子电气连 接的第2可变静电电容元件N的一个端子中抵消相同量的电荷， 由此能够原样保持偏置电压大小而将电压信号放大电容变化倍 数。然而，当例如发生第1可变静电电容元件P和第2可变静电 电容元件N的制造偏差等没有预见的情况、第1可变静电电容元 件P的静电电容与第2可变静电电容元件N的静电电容产生电容 差ΔC时，存在无法充分得到期望效果的可能性。参照图6A至 图7C如下简单说明其理由。
例如，在第1可变静电电容元件P的静电电容、和第2可变 静电电容元件N的静电电容之间产生电容差ΔC的情况下，在图 6B中，第1可变静电电容元件P的栅极端子的电荷变成Qp1＝-C1 (Vdd/2-Vin)，另外在图6B中，第2可变静电电容元件N的栅极端 子的电荷变成Qn1＝(C1+ΔC)·(Vdd/2+Vin)。此时，在图6B中， 第1可变静电电容元件P的栅极端子的电荷以及第2可变静电电 容元件N的栅极端子的电荷之和变成Qtotal＝(2·C1+ΔC)Vin +ΔC·(Vdd/2)，电荷也依赖于偏置电压Vdd/2。
因此，如式6所示，经过图7C示出的放大状态从放大器输 出的输出电压信号Voutput成为偏置电压Vbias＝Vdd/2也被放大 的电压。
[式6]
$\mathrm{Voutput}=(1+\frac{\mathrm{k\Delta C}}{2C1+\mathrm{\Delta C}})\left(\frac{\mathrm{Vdd}}{2}\right)+\mathrm{kVin}$
$=(1+\frac{\mathrm{k\Delta C}}{2C1+\mathrm{\Delta C}})·\mathrm{Vbias}+\mathrm{kVin}$ …(式6)
在此，电容差ΔC越小，式6所示的偏置电压Vbias的放大量 越小，变得比上述现有MOSFET参量放大器10中放大的偏置电 压放大量还小。然而，当如式6所示偏置电压Vbias被放大时， 有可能就无法充分得到“能够使输出电压信号的处理容易”、“能 够有助于实现电路微细化以及低功耗化”、“能够得到期望的输 出电压信号”的与本发明实施方式有关的放大器的效果。
为了应对上述问题，作为本发明第2实施方式而示出了能 够调整第1可变静电电容元件P的栅极端子面积和第2可变静电 电容元件N的栅极端子面积的面积比的结构。然而，应对上述 问题的结构并不限于本发明第2实施方式的结构。因此，下面参 照图19～图21说明应对上述问题的其它结构所涉及的第7实施 方式。
图19以及图20是表示与本发明第7实施方式有关的放大器 700的说明图，图19表示跟踪状态，图20表示放大状态。
另外，图21是表示与本发明第7实施方式有关的信号波形 的说明图，在(a)中表示控制开关的控制时钟信号，在(b)中表示 输入电压信号Vinput，在(c)中表示输出电压信号Voutput。此外， 在图19～图21中，将偏置电压表示为Vbias＝Vdd/2，但是偏置电 压当然并不限定于此。
参照图19、图20，本发明的第7实施方式所涉及的放大器 700的基本结构与本发明的第1实施方式所涉及的放大器100相 同，但是还具备p-MOS可变电抗器P2和n-MOS可变电抗器N2。 p-MOS可变电抗器P2以及n-MOS可变电抗器N2与图2所示的 MOSFET相同，通过反型层的有无来改变静电电容。此外，优 选为放大器700所具备的p-MOS可变电抗器P1、P2、以及n-MOS 可变电抗器N1、N2的栅极端子的宽度和长度都大致相同(即， 制造偏差程度是能够允许的。)。
与第1实施方式所涉及的放大器100同样，响应于开关SW1 的连接状态而对p-MOS可变电抗器P1以及n-MOS可变电抗器 N1的栅极端子输入偏置电压Vdd/2和电压信号Vin。另外，与第 1实施方式所涉及的放大器100同样，p-MOS可变电抗器P1的源 极端子以及漏极端子响应于开关SW2的连接状态而连接到电源 电压源或接地，n-MOS可变电抗器N1的源极端子以及漏极端子 响应于开关SW3的连接状态而连接到电源电压源或接地。
另外，响应于开关SW1的连接状态而分别对(1)p-MOS可变 电抗器P2的源极端子和漏极端子、以及(2)n-MOS可变电抗器 N2的源极端子和漏极端子输入偏置电压Vdd/2和电压信号Vin。 另外，n-MOS可变电抗器N2的栅极端子响应于开关SW2的连接 状态而连接到电源电压源和接地，p-MOS可变电抗器P2的栅极 端子响应于开关SW3的连接状态而连接到电源电压源和接地。
在此，p-MOS可变电抗器P1和n-MOS可变电抗器N1、 p-MOS可变电抗器P2和n-MOS可变电抗器N2分别具有逆导电 性，因此需要使静电电容的增减变化一致。因此，在与本发明 第7实施方式有关的放大器700中，在开关SW2连接到电源电压 源的期间开关SW3被接地，另一方面，在开关SW2被接地的期 间，开关SW3连接到电源电压源。
另外，开关SW1与图21(a)所示的时钟信号φ1同步，当时钟 信号φ1为高时变成闭合状态(即“接通”)，分别对p-MOS可变电 抗器P1和n-MOS可变电抗器N1的栅极端子、以及p-MOS可变电 抗器P2和n-MOS可变电抗器N2的源极端子和漏极端子输入偏 置电压Vdd/2以及电压信号Vin。
另外，当时钟信号φ1变化为低时，开关SW1变成打开状态 (即“切断”)，控制对(i)p-MOS可变电抗器P1以及n-MOS可变电 抗器N1的栅极端子、以及(ii)p-MOS可变电抗器P2以及n-MOS 可变电抗器N2的源极端子和漏极端子各自的偏置电压Vdd/2和 电压信号Vin的输入。此外，时钟信号φ1和开关SW1的关系不限 于上述情况，例如也可以是当时钟信号φ1为低时开关SW1闭合。
另一方面，开关SW2与图21(a)所示时钟信号φ2同步来切换 连接端，当时钟信号φ2为高时接地，当时钟信号φ2为低时连接 到电源电压源。与此相对，开关SW3与时钟信号φ2同步来切换 连接端，当时钟信号φ2为高时连接到电源电压源，当时钟信号 φ2为低时接地。此外，如图21(a)所示，时钟信号φ1和时钟信号 φ2与本发明的第1实施方式相同，使相位不重合地输出时钟信 号φ1和时钟信号φ2来产生跟踪状态。
参照图19，在跟踪状态中，时钟信号φ1为高，由此开关SW1 闭合，对p-MOS可变电抗器P1和n-MOS可变电抗器N1的栅极端 子输入输入电压信号Vinput。同样地，对p-MOS可变电抗器P2 的源极端子和漏极端子、以及n-MOS可变电抗器N2的源极端子 和漏极端子输入输入电压信号Vinput。在此，如图21(b)所示， 输入到与本发明第7实施方式有关的放大器700中的输入电压信 号Vinput是偏置电压Vdd/2和电压信号Vin叠加的信号。
另外，开关SW2在时钟信号φ2为低时连接到电源电压源， 开关SW3在时钟信号φ2为低时被接地。此时，在p-MOS可变电 抗器P1和n-MOS可变电抗器N1中分别生成反型层，静电电容分 别增加。因此，p-MOS可变电抗器P1和n-MOS可变电抗器N1 的栅极端子的电压与第1实施方式所涉及的放大器100同样地追 踪输入电压信号Vinput而变化，与输入电压信号Vinput相应的电 荷被蓄积在p-MOS可变电抗器P1和n-MOS可变电抗器N1中。
同样地，当开关SW2连接到电源电压源、开关SW3被接地 时，在p-MOS可变电抗器P2和n-MOS可变电抗器N2中分别生成 反型层，静电电容分别增加。
因此，在图19所示的跟踪状态中，在p-MOS可变电抗器P1、 P2、以及n-MOS可变电抗器N1、N2各自的栅极端子正下方的 半导体界面中分别生成反型层，静电电容分别变大。
下面参照图22A～图25B说明跟踪状态下的各个p-MOS可 变电抗器P1、P2、以及n-MOS可变电抗器N1、N2中的静电电 容。此外，在图22A～图22B中，图22A、图23A、图24A以及图 25A表示跟踪状态，并且图22B、图23B、图24B以及图25B表示 放大状态。
在此，在图22A～图25B中，Cgd表示栅极端子和漏极端子 间的交叠(overlap)电容和边缘(fringe)电容。另外，Cox表示栅 极氧化膜的电容，Cgs表示栅极端子和源极端子间的交叠电容 和边缘电容。另外，Cdep表示栅极端子正下方的耗尽层电容。 另外，Cjd表示漏极端子的结电容，Cjs表示源极端子的结电容。
[跟踪状态下的p-MOS可变电抗器P1的静电电容]
图22A是表示与第7实施方式有关的放大器700所具有的 p-MOS可变电抗器P1的跟踪状态的概要图。电场在反型层 (Inversion layer)被截止，因此从跟踪状态下的栅极端子看到的 静电电容Cmax，p1表示为如式7。
[式7]
Cmax，P1＝Cox+Cgd+Cgs…(式7)
[跟踪状态下的n-MOS可变电抗器N2的静电电容]
图23A是表示与第7实施方式有关的放大器700所具有的 n-MOS可变电抗器N2的跟踪状态的概要图。关于跟踪状态中的 从漏极端子和源极端子看到的静电电容Cmax，N2，对于栅极端子 看到Cgd、Cox、Cgs，另外对于体端子看到Cjd、Cdep、Cjs， 因此静电电容Cmax，N2表示为如式8。
[式8]
Cmax，N2＝Cox+Cgd+Cgs+Cjd+Cjs+Cdep…(式8)
[跟踪状态下的n-MOS可变电抗器N1的静电电容]
图24A是表示与第7实施方式有关的放大器700所具有的 n-MOS可变电抗器N1的跟踪状态的概要图。电场在反型层中被 截止，因此从跟踪状态中的栅极端子看到的静电电容Cmax，N1表 示为如式9。
[式9]
Cmax，N1＝Cox+Cgd+Cgs  …(式9)
[跟踪状态下的p-MOS可变电抗器P2的静电电容]
图25A是表示与第7实施方式有关的放大器700所具有的 p-MOS可变电抗器P2的跟踪状态的概要图。关于从跟踪状态中 的漏极端子和源极端子看到的静电电容Cmax，p2，对于栅极端子 看到Cgd、Cox、Cgs，另外对于体(Body)(N井接触)看到Cjd、 Cdep、Cjs，因此静电电容Cmax，p2表示为如式10。
[式10]
Cmax，P2＝Cox+Cgd+Cgs+Cjd+Cjs+Cdep  …(式10)
[跟踪状态下的放大器700的静电电容]
因此，跟踪状态中的放大器700的静电电容Ca，max以及 Cb，max，分别如式11、式12进行表示。
[式11]
Ca，max＝Cmax，P1+Cmax，N2
       ＝Cox，p+Cgd，p+Cgs，p+Cox，n+Cgd，n+Cgs，n+Cjd，n+Cjs，n+Cdep，n
…(式11)
[式12]
Cb，max＝Cmax，N2+Cmax，P2
       ＝Cox，n+Cgd，n+Cgs，n+Cox，p+Cgd，p+Cgs，p+Cjd，p+Cjs，p+Cdep，p
       ＝Cox，p+Cgd，p+Cgs，p+Cox，n+Cgd，n+Cgs，n+Cjd，p+Cjs，p+Cdep，p
…(式12)
在此，式11所示的静电电容Ca，max是图19、图20中的上侧静 电电容(p-MOS可变电抗器P1的静电电容和n-MOS可变电抗器 N2的静电电容之和、即式7和式8之和)。另外，式12所示的静 电电容Cb，max是图19、图20中的下侧静电电容(n-MOS可变电抗 器N1的静电电容和p-MOS可变电抗器P2的静电电容之和、即式 9和式10之和)。此外，在式11和式12中，例如Cox，p表示p-MOS 可变电抗器的Cox，Cox，n表示n-MOS可变电抗器的Cox。另外， 其它项也相同。
比较式11和式12可知，Cjd、Cjs、以及Cdep在p-MOS可变 电抗器下和n-MOS可变电抗器下是不同的，而其它项是相同 的。因此，可知式11所示的值和式12所示的值依赖于Cjd、Cjs、 以及Cdep的值而产生差异。另一方面，Cjd和Cjs被称作结电容， 只要MOS可变电抗器的大小(在此，大小是指栅极端子的宽度和 长度。)大致相同，则该结电容就成为在p-MOS可变电抗器和 n-MOS可变电抗器中大致不变的值。与此相对，Cdep是栅极端 子正下方的耗尽层电容，因此在p和n中静电电容不同。然而， 当将耗尽层电容与其它静电电容的合计的电容进行比较时，该 耗尽层电容足够小，因此能够当作可允许误差而忽略。
因此，在构成放大器的MOS可变电抗器的大小大致相同的 情况下，在与本发明第7实施方式有关的放大器700中，在跟踪 状态下不产生电容差ΔC(严格地说，电容差ΔC非常小，能够 当作误差处理。)。
下面参照图20，在放大状态中，开关SW1通过时钟信号φ1 变成低而打开，停止对p-MOS可变电抗器P1和n-MOS可变电抗 器N1的栅极端子、以及p-MOS可变电抗器P2和n-MOS可变电抗 器N2的源极端子和漏极端子分别输入输入电压信号Vinput。
另外，开关SW2在时钟信号φ2为高时被接地，开关SW3在 时钟信号φ2为高时连接到电源电压源。此时，在p-MOS可变电 抗器P1、P2、以及n-MOS可变电抗器N1、N2的各个栅极端子 正下方的半导体界面中生成的反型层消失，p-MOS可变电抗器 P1、P2、以及n-MOS可变电抗器N1、N2的静电电容分别减少。
下面参照图22B、图23B、图24B以及图25B说明放大状态 下的p-MOS可变电抗器P1、P2、以及n-MOS可变电抗器N1、 N2各自的静电电容。
[放大状态下的p-MOS可变电抗器P1的静电电容]
图22B是表示与第7实施方式有关的放大器700所具有的 p-MOS可变电抗器P1的放大状态的概要图。由于反型层消失从 而能看到Cox和Cdep，因此从放大状态下的栅极端子能看到的 静电电容Cmin，p1表示为如式13。
[式13]
$C_{\min ,P1}=\frac{\mathrm{Cox}·\mathrm{Cdep}}{\mathrm{Cox}+\mathrm{Cdep}}+\mathrm{Cgd}+\mathrm{Cgs}$ …(式13)
[放大状态下的n-MOS可变电抗器N2的静电电容]
图23B是表示与第7实施方式有关的放大器700所具有的 n-MOS可变电抗器N2的放大状态的概要图。由于反型层消失从 而看不到Cox和Cdep，因此从放大状态下的漏极端子和源极端 子能看到的静电电容Cmin，N2表示为如式14。
[式14]
Cmin，N2＝Cgd+Cgs+Cjd+Cjs…(式14)
[放大状态下的n-MOS可变电抗器N1的静电电容]
图24B是表示与第7实施方式有关的放大器700所具有的 n-MOS可变电抗器N1的放大状态的概要图。由于反型层消失从 而能看到Cox和Cdep，因此从放大状态下的栅极端子能看到的 静电电容Cmin，N1表示为如式15。
[式15]
$C_{\min ,N1}=\frac{\mathrm{Cox}·\mathrm{Cdep}}{\mathrm{Cox}+\mathrm{Cdep}}+\mathrm{Cgd}+\mathrm{Cgs}$ …(式15)
[放大状态下的p-MOS可变电抗器P2的静电电容]
图25B是表示与第7实施方式有关的放大器700所具有的 p-MOS可变电抗器P2的放大状态的概要图。由于反型层消失从 而看不到Cox和Cdep，因此从放大状态中的漏极端子和源极端 子能看到的静电电容Cmin，P2表示为如式16。
[式16]
Cmin，P2＝Cgd+Cgs+Cjd+Cjs…(式16)
[放大状态下的放大器700的静电电容]
因此，放大状态下的放大器700的静电电容Ca，min以及Cb，min， 分别表示为如式17、式18。
[式17]
$C_{a,\min }=C_{\min ,P1}+C_{\min ,N2}$
$=\frac{\mathrm{Cox},p·\mathrm{Cdep},p}{\mathrm{Cox},p+\mathrm{Cdep},p}+\mathrm{Cgd},p+\mathrm{Cgs},p+\mathrm{Cgd},n+\mathrm{Cgs},n+\mathrm{Cjd},n+\mathrm{Cjs},n$
…(式17)
[式18]
$C_{b,\min }=C_{\min ,N1}+C_{\min ,P2}$
$=\frac{\mathrm{Cox},n·\mathrm{Cdep},n}{\mathrm{Cox},n+\mathrm{Cdep},n}+\mathrm{Cgd},n+\mathrm{Cgs},n+\mathrm{Cgd},p+\mathrm{Cgs},p+\mathrm{Cjd},p+\mathrm{Cjs},p$
$=\frac{\mathrm{Cox},n·\mathrm{Cdep},n}{\mathrm{Cox},n+\mathrm{Cdep},n}+\mathrm{Cgd},p+\mathrm{Cgs},p+\mathrm{Cgd},n+\mathrm{Cgs},n+\mathrm{Cjd},p+\mathrm{Cjs},p$
…(式18)
在此，式17所示的静电电容Ca，min是图19、图20中的上侧静 电电容(p-MOS可变电抗器P1的静电电容和n-MOS可变电抗器 N2的静电电容之和、即式13和式14之和)。另外，式18所示的 静电电容Cb，min是图19、图20中的下侧静电电容(n-MOS可变电 抗器N1的静电电容和p-MOS可变电抗器P2的静电电容之和、即 式15和式16之和)。
对式17和式18进行比较可知，Cjd、Cjs、以及Cox和Cdep 的串联电容(式17以及式18的第1项)在p-MOS可变电抗器下和 n-MOS可变电抗器下是不同的，而其它项是相同的。因此，可 知式17所示的值和式18所示的值依赖于Cjd、Cjs、Cox以及Cdep 的值而产生差异。另一方面，只要如上所述MOS可变电抗器的 大小大致相同，则Cjd和Cjs在p-MOS可变电抗器和n-MOS可变 电抗器中基本不变。另外，Cox和Cdep的串联电容在p-MOS可 变电抗器和n-MOS可变电抗器两者中与Cdep相比足够小，因此 式17和式18中的Cox和Cdep的串联电容之差还是足够小的值。 因此，式17和式18中的Cox和Cdep的串联电容之差能够当作可 允许误差而忽略。
因此，在构成放大器的MOS可变电抗器的大小大致相同的 情况下，在与本发明第7实施方式有关的放大器700中，在放大 状态中不产生电容差ΔC(严格地说，能够使电容差ΔC非常 小。)。
另外，可以将与本发明第7实施方式有关的放大器700的跟 踪状态下的静电电容、即放大器700中的最大电容Cmax设为式 11和式12之和。因此，放大器700中的最大电容由式19表示。
[式19]
Cmax＝Ca，max+Cb，max
    ＝2(Cox，p+Cox，n)+Cdep，p+Cdep，n
      +2(Cgd，p+Cgs，p+Cgd，n+Cgs，n)+Cjd，p+Cjs，p+Cjd，n+Cjs，n
…(式19)
另外，可以将与本发明第7实施方式有关的放大器700的放 大状态中的静电电容、即放大器700中的最小电容Cmin设为式 17和式18之和。因此，放大器700中的最大电容由式20表示。
[式20]
$C\min =C_{a,\min }+C_{b,\min }$
$=(\frac{\mathrm{Cox},p·\mathrm{Cdep},p}{\mathrm{Cox},p+\mathrm{Cdep},p}+\frac{\mathrm{Cox},n·\mathrm{Cdep},n}{\mathrm{Cox},n+\mathrm{Cdep},n})$
$+2(\mathrm{Cgd},p+\mathrm{Cgs},p+\mathrm{Cgd},n+\mathrm{Cgs},n)+\mathrm{Cjd},p+\mathrm{Cjs},p+\mathrm{Cjd},n+\mathrm{Cjs},n$
…(式20)
如式19和式20所示，可知Cox以及Cdep影响电容变化比。 在此，在p-MOS可变电抗器和n-MOS可变电抗器中，在放大状 态的情况下Cox变化为Cox和Cdep的串联电容，因此对与本发明 第7实施方式有关的放大器700进行布局使得其它电容尽可能 小，这对加大电容变化比是有效的。具体地说，当加长构成放 大器700的各MOS可变电抗器的栅极长度时，能够使相对于栅 极区域面积的漏极端子和源极端子的面积相对较小。因此，通 过如上述地对放大器700进行布局，能够有助于电容变化比的增 大。
如上所述，在与本发明第7实施方式有关的放大器700中， 在跟踪状态以及放大状态中不产生电容差ΔC。因此，与本发 明第7实施方式有关的放大器700在放大状态中与第1实施方式 所涉及的放大器100相同，能够通过如式2、3所示的静电电容的 变化来原样保持偏置电压Vdd/2大小而以电容变化倍数对电压 信号Vin进行放大。
因此，如图21(c)所示，与本发明第7实施方式有关的放大 器700的输出电压Voutput成为相对于输入电压信号Vinput原样 保持偏置电压Vdd/2大小而将电压信号Vin放大电容变化倍数而 得到的波形。在此，输出电压Voutput比电源电压Vdd小，因此 不会像现有MOSFET参量放大器10一样在输出电压中产生失 真。
如上所述，与本发明第7实施方式有关的放大器700采用将 大小大致相同的p-MOS可变电抗器和n-MOS可变电抗器两者 分别上下配置(在此，“上下”是指例如图19所示的对象的配置。 因此，与本发明第7实施方式有关的放大器700的结构中当然也 包括“左右”、“倾斜”等。)的结构。在此，只要是大小大致相同 的相同导电型的MOS可变电抗器，例如即使在构成放大器700 的各个n-MOS可变电抗器中存在制造偏差等，MOS可变电抗器 相互之间的电容差也非常小。因此，在与本发明第7实施方式有 关的放大器700中，例如即使在构成放大器700的各个p-MOS可 变电抗器以及n-MOS可变电抗器中存在制造偏差等，也能够使 电容差ΔC非常小。
因此，与本发明第7实施方式有关的放大器700在放大后也 能够维持包含在输入电压信号中的偏置电压的大小。
另外，本发明的第7实施方式所涉及的放大器700与本发明 的第1实施方式所涉及的放大器100同样，能够输出相对于输入 电压信号原样保持偏置电压大小而将电压信号放大电容变化倍 数而得到的输出电压信号，因此输出电压信号不会变大到大于 所需程度。因此，在具备与本发明第7实施方式有关的放大器700 的电路中，不需要对放大器700的输出电压信号采取特别对策， 因此该输出电压信号的处理变得容易，并且能够有助于实现电 路微细化以及低功耗化。另外，能够极大地减少输出电压信号 大小变得大于电源电压Vdd的可能性，因此在输出电压信号中 不产生失真，能够得到期望的输出电压信号。
(第8实施方式)
如上述本发明第6实施方式所示，与本发明第7实施方式有 关的放大器700能够应用在电荷主滤波电路中。因此，下面作为 与本发明有关的第8实施方式说明具备与本发明第7实施方式有 关的放大器700的电荷主滤波电路。
图26是表示与本发明第8实施方式有关的具备放大器700 的电荷主滤波电路800的说明图。
参照图26，与本发明第8实施方式有关的电荷主滤波电路 800例如具备：作为图16所示充电开关的MOSFET 802、与本发 明第7实施方式有关的放大器700、作为复位开关的MOSFET 804、和作为清除开关的MOSFET 806。
对MOSFET 802所具有的n-MOSFET(N’1)和p-MOSFET (P’1)分别排他性地施加电源电压Charge。另外，对MOSFET 804 所具有的n-MOSFET(N’2)和p-MOSFET(P’2)分别排他性地施 加电源电压Reset。另外，对MOSFET 806所具有的n-MOSFET (N’3)和p-MOSFET(P’3)分别排他性地施加电源电压Dump。并 且，对放大器700所具有的上级可变电容元件(p-MOS可变电抗 器P1以及n-MOS可变电抗器N2)和下级可变电容元件(n-MOS 可变电抗器N1以及p-MOS可变电抗器P2)分别排他性地施加电 源电压Boost。
在此，在电荷主滤波电路800中，作为可变电容元件而进 行动作的结构要素例如可以仅设为放大器700所具有的 MOSFET。另外，例如图26中的MOSFET 802～806等一般作为开 关而使用的MOSFET，可以通过缩短栅极长度来降低接通阻抗 从而提高动作速度。然而，在电荷主滤波电路800中，MOSFET 802～806等开关成为相对于可变电容元件的寄生电容，因此成 为电容变化比下降的原因。因此，在电荷主滤波电路800中，希 望减小MOSFET 802～806等开关的栅极端子大小。此外， MOSFET 802～806等开关的栅极端子大小、MOSFET 802～806 的结构当然不限定于上述情况。
另外，电荷主滤波电路800能够通过上述本发明的实施方 式所涉及的电荷主滤波电路的基本动作来输出维持偏置电压并 放大电压信号的输出电压信号Voutput。
因此，通过使用与本发明第8实施方式有关的电荷主滤波 电路800，后级电路不需要对来自电荷主滤波电路800的输出电 压信号采取特别对策，因此该输出电压信号的处理变得容易， 并且能够有助于实现电路微细化以及低功耗化。另外，能够极 大地减小输出电压信号的大小变得大于电源电压Vdd的可能 性，因此在输出电压信号中不产生失真，能够得到期望的输出 电压信号。
(第9实施方式)
图27是表示本发明的第9实施方式所涉及的具备放大器700 的电荷主滤波电路900的说明图。
参照图27，本发明的第9实施方式所涉及的电荷主滤波电 路900采用与本发明的第8实施方式所涉及的电荷主滤波电路 800基本相同的结构。在此，如在与本发明实施方式有关的电荷 主滤波电路的基本动作中所说明的那样，充电状态和放大状态 处于排他性的关系。因此，如图27所示，能够共用施加到 MOSFET 802和放大器700上的电源电压。
因此，能够使电荷主滤波电路900的电路结构比电荷主滤 波电路800更简单。
另外，即使是图27所示的结构，电荷主滤波电路900也能 够通过上述本发明的实施方式所涉及的电荷主滤波电路的基本 动作，与本发明的第8实施方式所涉及的电荷主滤波电路800同 样地输出维持偏置电压并放大电压信号而得到的输出电压信号 Voutput。
因此，通过使用与本发明的第9实施方式有关的电荷主滤 波电路900，后级电路不需要对来自电荷主滤波电路900的输出 电压信号采取特别对策，因此该输出电压信号的处理变得容易， 并且能够有助于实现电路微细化以及低功耗化。另外，能够极 大地减少输出电压信号的大小变得大于电源电压Vdd可能性， 因此在输出电压信号中不产生失真，能够得到期望的输出电压 信号。
(第10实施方式)
与上述第1～第9实施方式有关的放大器是通过p-MOS可变 电抗器和n-MOS可变电抗器中的反型层有无来产生静电电容 变化，因此是“反型模式”的动作。在此，p-MOS可变电抗器和 n-MOS可变电抗器通过在氧化膜附近蓄积空穴来产生静电电 容变化的“蓄积模式”下也进行动作。因此，在将与上述第1～第6 实施方式有关的放大器替换为在“蓄积模式”下动作的p-MOS可 变电抗器和n-MOS可变电抗器的情况下，分别与上述第1～第6 实施方式所涉及的放大器同样，也能够放大输入到放大器的偏 置电压和电压信号中的该电压信号。
(第11实施方式)
下面说明本发明的第11实施方式。在此，在上述各实施方 式中，使用逆导电型的MOS可变电抗器(p-MOS以及n-MOS)来 实现CMOS型放大器，用于解决在电压放大时产生的上述[第1 问题]～[第3问题]。与此相对，与本实施方式有关的放大器通过 使用相同导电型的可变电容元件(MOS可变电抗器)来实现与上 述各实施方式相同的功能。下面详述该放大器结构以及动作。
[由相同导电型的可变静电电容元件构成的放大器的放大 原理]
图28A至图28C是说明与本发明的实施方式有关的放大器 的放大原理的说明图。在此，图28A表示跟踪状态，图28B表示 保持状态，并且图28C表示放大状态。
参照图28A至图28C，由与本发明的实施方式有关的相同导 电型的可变静电电容元件构成的放大器具有：(1)静电电容可变 的第1可变静电电容元件A、以及(2)相对于第1可变静电电容元 件A为相同导电型的第2可变静电电容元件B，响应于开关SW1 的连接状态而对第1可变静电电容元件A和第2可变静电电容元 件B输入偏置电压Vdd/2和电压信号Vin。另外，第1可变静电电 容元件A与电源电压源连接，第2可变静电电容元件B被接地。 此外，在图28A至图28C中设偏置电压为Vdd/2，但是当然并不 限定于此。
首先，如图28A所示，在跟踪状态下闭合开关SW1，由此 通过开关SW1输入偏置电压Vdd/2和电压信号Vin。因此，第1 可变静电电容元件A的两端的电位差变成Va1＝Vdd/2-Vin，另 外，第2可变静电电容元件B的两端的电位差变成Vb1＝Vdd/2+ Vin。其结果，在第1可变静电电容元件A和第2可变静电电容元 件B中蓄积电荷。
接着，如图28B所示，通过在保持状态中从跟踪状态打开 开关SW1来停止偏置电压Vdd/2和电压信号Vin的输入。在此， 在保持状态中成立以下关系。
(1)在第1可变静电电容元件A的下端(与图28B中的开关SW1连 接的一侧端子)保持开关SW1打开紧前的电荷Qa1＝-C1·Va1＝ -C1(Vdd/2-Vin)。
(2)在第2可变静电电容元件B的上端(与图28B中的开关SW1连 接的一侧端子)保持开关SW1打开紧前的电荷Qb1＝C1·Vb1＝ C1(Vdd/2+Vin)。
在此，第1可变静电电容元件A下端和第2可变静电电容元 件B上端中的电荷共计QtotalHold为：QtotalHold＝2·C1·Vin。因此， 与输入信号Vin输入到具有静电电容C1的2倍静电电容的静电 电容元件中等效。
接着，如图28C所示，在放大状态中第1可变静电电容元件 A以及第2可变静电电容元件B的静电电容分别从C1到C2(在此， C1＞C2。)减少为1/k倍。即，第1可变静电电容元件A以及第2可 变静电电容元件B的静电电容变成C2＝C1/k。
此时，电荷Q’＝(k-1)C2·Vdd/2从第1可变静电电容元件A向 电源电压源侧移动，从而在第1可变静电电容元件A的下端和第 2可变静电电容元件B的上端中抵消与电荷Q’相当的量的电荷。 因此，第1可变静电电容元件A下端的电荷变成Qa2＝-C2 (Vdd/2-kVin)，另外，第2可变静电电容元件B上端的电荷变成 Qb2＝-C2(Vdd/2+kVin)。
因此，在放大状态中，第1可变静电电容元件A两端中的电 位差变成Va2＝Vdd/2-kVin，另外，第2可变静电电容元件B两端 中的电位差变成Vb2＝Vdd/2+kVin。在此，放大状态中的第1可 变静电电容元件A的下端和第2可变静电电容元件B的上端中的 电荷的总计QtotalBoost变成QtotalBoost＝2·C1·Vin＝QtotalHold。因此， 在放大状态中也保持电荷。
如上所述，由本发明的实施方式所涉及的相同导电型的可 变静电电容元件构成的放大器与具有上述本发明的实施方式所 涉及的CMOS的放大器同样，能够原样保持输入的偏置电压 Vdd/2＝Vbias而将输入的电压信号Vin放大为k(电容变化比)倍。 因此，由本发明的实施方式所涉及的相同导电型的可变静电电 容元件构成的放大器不会像现有MOSFET参量放大器10一样输 出电压变大到大于所需程度，因此能够极大地减少上述现有 MOSFET参量放大器10中的三个问题产生的可能性，能够有助 于实现电路微细化以及低功耗化。
另外，无论在构成放大器的可变静电电容元件是CMOS的 情况下，还是在可变静电电容元件是相同导电型的情况下都能 够应用上述本发明的实施方式所涉及的放大器的放大原理。
[例外的问题]
如在上述“由相同导电型的可变静电电容元件构成的放大 器的放大原理”中所述，由与本发明实施方式有关的相同导电型 的可变静电电容元件构成的放大器，在第1可变静电电容元件A 的一个端子、以及与第1可变静电电容元件A的一个端子电气连 接的第2可变静电电容元件B的一个端子中抵消相同量的电荷， 由此能够原样保持偏置电压大小而以电容变化倍数对电压信号 进行放大。然而，例如当发生第1可变静电电容元件A以及第2 可变静电电容元件B各自的制造偏差等没有预期的事态而在第 1可变静电电容元件A的静电电容和第2可变静电电容元件B的 静电电容中产生电容差ΔC时，存在无法充分得到期望效果的 可能性。参照图19简单说明其理由如下。
例如，当在第1可变静电电容元件A的静电电容和第2可变 静电电容元件B的静电电容中产生电容差ΔC的情况下，在图 28B中第1可变静电电容元件A的下端(与图28(b)中的开关SW1 连接的一侧端子)的电荷变成Qa1＝-C1(Vdd/2-Vin)，另外，在图 28B中第2可变静电电容元件B的上端(与图28B中的开关SW1连 接的一侧端子)的电荷变成Qb1＝(C1+ΔC)·(Vdd/2+Vin)。此时， 在图28B中第1可变静电电容元件A的下端的电荷以及第2可变 静电电容元件B的上端的电荷的合计变成Qtotal＝(2·C1+ΔC)Vin +ΔC·(Vdd/2)，电荷还依赖于偏置电压Vdd/2。
因此，如式21所示，经由放大状态从放大器输出的输出电 压信号Voutput成为偏置电压Vbias＝Vdd/2也被放大后的电压。
[式21]
$\mathrm{Voutput}=(1+\frac{\mathrm{k\Delta C}}{2C1+\mathrm{\Delta C}})\left(\frac{\mathrm{Vdd}}{2}\right)+\mathrm{kVin}$
$=(1+\frac{\mathrm{k\Delta C}}{2C1+\mathrm{\Delta C}})·\mathrm{Vbias}+\mathrm{kVin}$ …(式21)
在此，电容差ΔC越小，式21所示的偏置电压Vbias的放大 量越小，会小于上述现有MOSFET参量放大器10中被放大的偏 置电压放大量。然而，如式21所示，当偏置电压Vbias被放大时， 有可能无法充分得到“能够使输出电压信号的处理变容易”、“能 够有助于实现电路微细化以及低功耗化”、“能够得到期望的输 出电压信号”的与本发明实施方式有关的放大器的效果。
由与本发明实施方式有关的相同导电型的可变静电电容 元件构成的放大器的第1可变静电电容元件A以及第2可变静电 电容元件B分别为相同导电型。在此，在相同导电型的可变静 电电容元件中，只要大小大致相同，即使发生制造偏差等没有 预期的事态，产生的电容差ΔC也会变得非常小，能够将电容 差ΔC作为可允许误差而进行处理。因此，由与本发明实施方 式有关的相同导电型的可变静电电容元件构成的放大器，能够 使第1可变静电电容元件A以及第2可变静电电容元件B的静电 电容分别相同(大致相同)，因此会不产生上述例外的问题，能 够原样保持偏置电压大小而以电容变化倍数对电压信号进行放 大。
[与本发明第11实施方式有关的放大器]
下面参照图29～图31说明与本发明第11实施方式有关的放 大器1000。在此，图29是表示与本发明第11实施方式有关的放 大器1000的跟踪状态的图，图30是表示与本发明第11实施方式 有关的放大器1000的放大状态的图。
另外，图31是表示与本发明第11实施方式有关的信号波形 的说明图，(a)表示控制开关的控制时钟信号，(b)表示输入到与 本发明第11实施方式有关的放大器1000中的输入电压信号 Vinput，(c)表示从放大器1000输出的输出电压信号Voutput。此 外，在图29～图31中，将偏置电压表示为Vbias＝Vdd/2，但是偏 置电压当然不限于此。
参照图29、图30，与本发明第11实施方式有关的放大器 1000由n-MOS可变电抗器N1、N2构成。n-MOS可变电抗器N1、 N2与图2A以及图2B所示的MOSFET相同，能够通过反型层的有 无来改变静电电容。在此，优选为放大器1000所具备的n-MOS 可变电抗器N1、N2的栅极端子的宽度和长度都大致相同(即， 能够允许制造偏差程度。)。
响应于开关SW1的连接状态而对n-MOS可变电抗器N1的 栅极端子、以及n-MOS可变电抗器N2的源极端子和漏极端子输 入输入电压信号Vinput。此外，如图31(b)所示，输入到放大器 1000的输入电压信号Vinput是将偏置电压Vdd/2和电压信号Vin 叠加而成的信号。
另外，n-MOS可变电抗器N1的源极端子和漏极端子响应于 开关SW3的连接状态而连接到电源电压源和接地，n-MOS可变 电抗器N2的栅极端子响应于开关SW2的连接状态而连接到电 源电压源和接地。n-MOS可变电抗器N1、N2互为相同导电型， 但是连接到开关SW1上的端子分别不同。因此，为了在n-MOS 可变电抗器N1、N2两者中使静电电容的增减变化一致，在开关 SW2连接到电源电压源的情况下开关SW3被接地，另外，在开 关SW2被接地的情况下开关SW3连接到电源电压源。
在此，开关SW1与图31(a)所示的时钟信号φ1同步，当时钟 信号φ1为高时闭合，对n-MOS可变电抗器N1的栅极端子、以及 n-MOS可变电抗器N2的源极端子和漏极端子输入偏置电压 Vdd/2和电压信号Vin。另外，开关SW1当时钟信号φ1为低时打 开，由此控制偏置电压Vdd/2和电压信号Vin对n-MOS可变电抗 器N1的栅极端子、以及n-MOS可变电抗器N2的源极端子和漏极 端子的输入。此外，时钟信号φ1和开关SW1的关系并不限于上 述情况，例如也可以是当时钟信号φ1为低时开关SW1闭合。
开关SW2与图31(a)所示的时钟信号φ2同步，例如当时钟信 号φ2为高时被接地，当时钟信号φ2为低时连接到电源电压源。 另外，开关SW3与时钟信号φ2同步，例如当时钟信号φ2为高时 连接到电源电压源，当时钟信号φ2为低时被接地。此外，如图 31(a)所示，在本实施方式中也使相位不重合地输入时钟信号φ1 和时钟信号φ2，其理由与上述第1实施方式相同(用于产生保持 状态)。
在图29所示的跟踪状态中，通过时钟信号φ1成为高而开关 SW1闭合，对n-MOS可变电抗器N1的栅极端子、以及n-MOS 可变电抗器N2的源极端子和漏极端子输入输入电压信号 Vinput。
另外，开关SW2在时钟信号φ2为低时连接到电源电压源， 开关SW3在时钟信号φ2为低时被接地。此时，在n-MOS可变电 抗器N1、N2各自的栅极端子正下方的半导体界面中分别生成反 型层，静电电容分别增加。因此，在各个n-MOS可变电抗器N1、 N2中蓄积与输入电压信号Vinput相应的电荷。
另外，在图30所示的放大状态中，通过时钟信号φ1变成低 而开关SW1打开，停止输入电压信号Vinput的输入。
另外，开关SW2在时钟信号φ2为高时被接地，开关SW3在 时钟信号φ2为高时连接到电源电压源。此时，在n-MOS可变电 抗器N1、N2各自的栅极端子正下方的半导体界面中生成的反型 层消失，静电电容分别减少。此时，n-MOS可变电抗器N1的栅 极端子、以及n-MOS可变电抗器N2的源极端子和漏极端子保持 电荷，因此通过静电电容的变化来原样保持偏置电压Vdd/2大小 而以电容变化倍数对电压信号Vin进行放大。
因此，如图31(c)所示，与本发明第11实施方式有关的放大 器1000的输出电压Voutput成为相对于输入电压信号Vinput原样 保持偏置电压Vdd/2的大小而将电压信号Vin放大电容变化倍数 而得到的波形。在此，输出电压Voutput小于电源电压Vdd，因 此不会像现有MOSFET参量放大器10一样在输出电压上产生失 真。此外，如图31(a)所示，时钟信号φ1下降之后时钟信号φ2上 升，由此从图29所示的跟踪状态经由保持状态迁移到图30所示 的放大状态。
如上所述，与本发明第11实施方式有关的放大器1000采用 将大小(在此，大小是指栅极端子的宽度和长度。)大致相同的 n-MOS可变电抗器上下配置(在此，“上下”是指例如图29所示的 对象的配置。因此，在与本发明第11实施方式有关的放大器1000 的结构中当然也包括“左右”、“倾斜”等。)的结构。在此，只要 是大小大致相同的相同导电型的MOS可变电抗器，即使例如构 成放大器1000的各个n-MOS可变电抗器中存在制造偏差等，也 使MOS可变电抗器相互的电容差变得非常小。因此，在与本发 明第11实施方式有关的放大器1000中，即使例如在构成放大器 1000的各个n-MOS可变电抗器中存在制造偏差等，也能够使电 容差ΔC非常小。
因此，与本发明第11实施方式有关的放大器1000在放大后 也能够维持输入电压信号中所包含的偏置电压的大小。
另外，本发明的第11实施方式所涉及的放大器1000与本发 明的第1实施方式所涉及的放大器100同样，能够输出相对于输 入电压信号原样保持偏置电压大小而将电压信号放大电容变化 倍数而得到的输出电压信号，因此输出电压信号不会变大到大 于所需程度。因此，在具备与本发明的第11实施方式有关的放 大器1000的电路中，不需要对放大器1000的输出电压信号采取 特别对策，因此该输出电压信号的处理变得容易，并且能够有 助于实现电路微细化以及低功耗化。另外，能够极大地减少输 出电压信号大小比电源电压Vdd还大的可能性，因此在输出电 压信号中不产生失真，能够得到期望的输出电压信号。
(第12实施方式)
作为由与本发明实施方式有关的相同导电型的可变静电电 容元件构成的放大器，在与本发明第11实施方式有关的放大器 1000中表示了使用n-MOS可变电抗器的结构。然而，由与本发 明实施方式有关的相同导电型的可变静电电容元件构成的放大 器并不限于使用n-MOS可变电抗器的结构。因此，下面作为与 本发明第12实施方式有关的放大器，表示使用了相对于n-MOS 可变电抗器为逆导电型的p-MOS可变电抗器的结构。
图32以及图33是表示与本发明第12实施方式有关的放大 器1100的说明图，图32表示跟踪状态，图33表示放大状态。
参照图32、图33，与本发明第12实施方式有关的放大器 1100由p-MOS可变电抗器P1、P2构成。在此，p-MOS可变电抗 器P1、P2与图2A以及图2B所示的MOSFET相同，能够通过反型 层的有无来改变静电电容。在此，优选为放大器1100所具备的 各个p-MOS可变电抗器P1、P2的栅极端子的宽度和长度都大致 相同(即，能够允许制造偏差程度。)。
响应于开关SW1的连接状态而对p-MOS可变电抗器P1的 栅极端子、以及p-MOS可变电抗器P2的源极端子和漏极端子输 入输入电压信号Vinput。在此，如图31(b)所示，输入到放大器 1100中的输入电压信号Vinput与本发明的第11实施方式所涉及 的输入电压信号Vinput相同，是将偏置电压Vdd/2和电压信号 Vin叠加而成的信号。
另外，p-MOS可变电抗器P1的源极端子和漏极端子响应于 开关SW2的连接状态而连接到电源电压源和接地，p-MOS可变 电抗器P2的栅极端子响应于开关SW3的连接状态而连接到电源 电压源和接地。在此，p-MOS可变电抗器P1、P2互为相同导电 型，但是连接到开关SW1上的端子分别不同。因此，为了在 p-MOS可变电抗器P1、P2两者中使静电电容的增减变化一致， 在开关SW2连接到电源电压源的情况下开关SW3被接地，另外， 在开关SW2被接地的情况下，开关SW3连接到电源电压源。
在图32所示的跟踪状态中，通过时钟信号φ1变成高而开关 SW1闭合，对p-MOS可变电抗器P1的栅极端子以及p-MOS可变 电抗器P2的源极端子和漏极端子输入输入电压信号Vinput。
另外，开关SW2在时钟信号φ2为低时连接到电源电压源， 开关SW3在时钟信号φ2为低时被接地。此时，在p-MOS可变电 抗器P1、P2各自的栅极端子正下方的半导体界面中分别生成反 型层，静电电容分别增加。因此，在各个p-MOS可变电抗器P1、 P2中蓄积与输入电压信号Vinput相应的电荷。
另外，在图33所示的放大状态中，通过时钟信号φ1变成低 而开关SW1打开，停止输入电压信号Vinput的输入。
另外，开关SW2在时钟信号φ2为高时被接地，开关SW3在 时钟信号φ2为高时连接到电源电压源。此时，在p-MOS可变电 抗器P1、P2各自的栅极端子正下方的半导体界面中生成的反型 层消失，静电电容分别减少。此时，p-MOS可变电抗器P1的栅 极端子以及p-MOS可变电抗器P2的源极端子和漏极端子保持 电荷，因此通过静电电容的变化原样保持偏置电压Vdd/2的大小 而以电容变化倍数对电压信号Vin进行放大。
因此，当与本发明的第11实施方式所涉及的放大器1000进 行比较时可知，本发明的第12实施方式所涉及的放大器1100具 有相对于本发明的第11实施方式所涉及的放大器1000所具有的 可变静电电容元件为逆导电型的可变静电电容元件，因此虽然 可变静电电容元件的连接关系不同，但是作为放大器的功能相 同。
如上所述，与本发明第12实施方式有关的放大器1100采用 将大小大致相同的p-MOS可变电抗器上下配置(在此，“上下” 是指例如图32所示的对象的配置。因此，在与本发明第12实施 方式有关的放大器1100的结构中当然也包括“左右”、“倾斜”等。) 的结构。在此，只要是大小大致相同的相同导电型的MOS可变 电抗器，即使例如在构成放大器1100的各个p-MOS可变电抗器 中存在制造偏差等，也会使MOS可变电抗器相互的电容差非常 小。因此，在与本发明第12实施方式有关的放大器1100中，即 使例如在构成放大器1100的各个p-MOS可变电抗器中存在制 造偏差等，也能够使电容差ΔC非常小。
因此，与本发明第12实施方式有关的放大器1100在放大后 也能够维持输入电压信号中所包含的偏置电压的大小。
另外，本发明的第12实施方式所涉及的放大器1100与本发 明的第1实施方式所涉及的放大器100同样，能够输出相对于输 入电压信号原样保持偏置电压大小而将电压信号放大电容变化 倍数而得到的输出电压信号，因此输出电压信号不会变大到大 于所需程度。因此，在具备与本发明第12实施方式有关的放大 器1100的电路中，不需要对放大器1100的输出电压信号采取特 别对策，因此该输出电压信号的处理变得容易，并且能够有助 于实现电路微细化以及低功耗化。另外，能够极大地减少输出 电压信号大小变得大于电源电压Vdd的可能性，因此在输出电 压信号中不产生失真，能够得到期望的输出电压信号。
(第13实施方式)
与上述第1～第8实施方式有关的放大器是通过p-MOS可变 电抗器和n-MOS可变电抗器中的反型层的有无来产生静电电 容变化，因此是“反型模式”的动作。在此，p-MOS可变电抗器 和n-MOS可变电抗器也可以在通过在氧化膜附近蓄积空穴来 产生静电电容变化的“蓄积模式”下进行动作。因此，在将上述 第1～第8实施方式所涉及的放大器替换为在“蓄积模式”下动作 的p-MOS可变电抗器和n-MOS可变电抗器的情况下，也分别与 上述第1～第8实施方式所涉及的各个放大器同样，能够放大输 入到放大器中的偏置电压和电压信号中的该电压信号。
以上参照附图说明了本发明的优选实施方式，但是本发明 当然不限定于这些示例。本领域技术人员可以在权利要求书所 记载的范畴内想到各种变更例或者修正例，应当理解为它们当 然也属于本发明的技术范围。
例如在与本发明第2实施方式有关的放大器中，表示了相 对于第1实施方式所涉及的放大器还具备栅极宽度极小的多个 调整用p-MOS可变电抗器的结构，但是并不限定于这种结构， 与本发明第3～第6实施方式有关的放大器也可以还具备栅极宽 度极小的多个调整用p-MOS可变电抗器。如上所述，与本发明 第2实施方式有关的放大器所具备的调整用p-MOS可变电抗器 起到调整偏置电压的作用，与本发明第3～第6实施方式有关的 放大器即使还具备栅极宽度极小的多个调整用p-MOS可变电 抗器，也能够对输入到放大器中的偏置电压和电压信号中的该 电压信号进行放大。
另外，在与本发明第3～第5实施方式有关的放大器中表示 了具有CMOS的结构，但是并不限定于这种结构，例如也可以 如本发明的第8、第9实施方式所涉及的放大器那样，由相同导 电型的可变静电电容元件构成本发明的第3～第5实施方式所涉 及的放大器。并且，与本发明第3～第5实施方式有关的放大器 例如也可以采用具有CMOS的结构和相同导电型的可变静电电 容元件的结构混合而成的结构。即使是这种结构，也能够输出 原样保持偏置电压大小而将电压信号放大电容变化倍数而得到 的输出电压信号。
另外，在与本发明第6实施方式有关的电荷主滤波电路600 中，表示了第二SINC滤波电路606的放大部610～616是本发明的 第1实施方式所涉及的放大器的结构，但是并不限定于这种结 构，与本发明的第6实施方式有关的电荷主滤波电路中的第二 SINC滤波电路的放大部也可以是与本发明的第2～第5、第7、第 8实施方式有关的放大器。在将放大部设为上述结构的情况下， 放大部也能够输出相对于电荷共享的输入电压信号原样保持偏 置电压大小而将电压信号放大电容变化倍数而得到的输出电压 信号。
上述结构是本领域技术人员能够容易地变更得到的程度， 应该理解为其属于本发明的等效范围内。
专利文献1：美国专利申请公开2005/275026号说明书