【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は無線周波数（以後ＲＦ）
信号をＧａＡｓ電界効果トランジスタ（以後ＦＥＴ）を用いて高い電力効率でしかも信号歪み少なく増幅する電力増幅器（以後ＲＦ電力増幅器）に関し、特に、デジタル携帯電話機から送出するＴＤＭＡ信号等，オンオフＲ
Ｆ信号の電力増幅に適したＲＦ電力増幅器に関する。 【０００２】 【従来の技術】従来のこの種のＲＦ電力増幅器は、供給直流電力に対するＲＦ信号出力の比，即ち電力効率をよくするために、非線形増幅動作すなわちＡＢ級またはＢ
級増幅によっている。 つまり、このＲＦ電力増幅器では、ＲＦ信号が入力されない時もしくは小ＲＦ信号入力時の上記ＦＥＴのドレイン電流，即ちアイドリング電流を飽和ドレイン電流の１／１０程度（ＡＢ級増幅動作）
以下にしぼっている。 このＲＦ電力増幅器では、規定レベルのＲＦ信号入力時（一般には大振幅動作時）には、
ＦＥＴのドレイン電流がアイドリング電流の４，５倍にも達するほど急激に増大するが、利得およびＲＦ信号出力もこの増大をさらに上回り、高い電力効率が達成される。 【０００３】しかし、上述の従来のＲＦ電力増幅器は、
上述のとおり非線形増幅動作を行うので、ＲＦ信号出力に大きな歪み，特に大きな混変調歪み（特にＩＭ３，Ｉ
Ｍ５およびＩＭ７などの奇数混変調）を生じる。 例えば、上記ＲＦ電力増幅器にＱＰＳＫ（４相位相シフトキーイング）変調されたデジタル信号を入力し、ＲＦ信号出力の歪みを隣接チャンネル漏洩電力で評価すると、このＲＦ電力増幅器で発生する隣接チャンネル漏洩電力は、上記ＱＰＳＫ変調波を用いるシステムの仕様に耐えないほど大きくなる。 【０００４】ちなみに、ＦＥＴによりＡＢ級増幅動作を行うＲＦ電力増幅器の一例は、ＦＭＣ０９０９０２−０
６型モジュール（富士通（株）製）を用いており、ＦＥ
Ｔのドレイン・ソース間に５．８Ｖの電圧を加え、１５
０ｍＡのアイドリング電流を流している。 この電力増幅器に周波数９５０ＭＨｚ，＋３ｄＢｍのＲＦ信号を入力すると、＋３２ｄＢｍ（利得２９ｄＢ）のＲＦ信号出力が得られ、ＦＥＴのドレイン電流は６００ｍＡとなり、
満足すべき電力効率が得られる。 一方、このモジュールにおける５０ＫＨｚ隣接チャンネル漏洩電力はＲＦ信号出力比−３５ｄＢという不満足な値である。 【０００５】 【発明が解決しようとする課題】従って、本発明の第１
の目的は、ＡＢ級またはＢ級増幅動作に伴なう混変調歪みを軽減したＲＦ電力増幅器を提供することにあり、より具体的には、ＦＥＴにより高い電力効率でしかも信号歪み少なくＲＦ信号を増幅するＲＦ電力増幅器を提供することにある。 【０００６】本発明の第２の目的は、ＴＤＭＡ信号等，
オンオフＲＦ信号の電力増幅に適するＲＦ電力増幅器を提供することにある。 【０００７】 【課題を解決するための手段】この発明によるＲＦ電力増幅器は、ＲＦ信号源からのＲＦ信号を内蔵のＦＥＴで増幅して負荷に供給する電力増幅器ユニットと、上記Ｒ
Ｆ信号のオンオフに同期して上記ＦＥＴのドレインバイアスをオンオフするドレインバイアス制御回路とを備える。 上記電力増幅器ユニットは、上記ＦＥＴのゲート電極に接続された入力低域通過ろ波器（以後、入力ＬＰ
Ｆ）と、上記ＦＥＴのドレイン電極に接続された出力低域通過ろ波器（以後、出力ＬＰＦ）とを含み、これらのＬＰＦがそれぞれ上記ＦＥＴと上記ＲＦ信号源との間および上記ＦＥＴと上記負荷との間のインピーダンス整合および電力整合をとる。 また、上記電力増幅器ユニットは、上記ＦＥＴのドレイン電極にドレインバイアスを供給するドレインバイアス回路と、上記ＦＥＴのゲート電極にゲートバイアスを供給するゲートバイアス回路とを含む。 なお、上記ドレインバイアス回路の入力端が上記ドレインバイアス制御回路の出力端に接続される。 【０００８】上記ＲＦ電力増幅器ユニットでは、上記Ｆ
ＥＴにＡ級増幅動作のアイドリング電流を流す。 また、
この電力増幅器ユニットは、規定ＲＦ信号出力時における上記ＦＥＴの動（ダイナミック）インピーダンスＺｆ
ｄと上記負荷インピーダンスＺｌとを上記出力ＬＰＦによりほぼインピーダンス整合させる（即ち、出力ＬＰＦ
のインピーダンスをＺｆとしたとき、Ｚｆ 2 ≒Ｚｄ・Ｚ
ｌとする）。 つまりこの電力増幅器ユニットでは、規定ＲＦ信号出力時において上記ＦＥＴから上記負荷にほぼ最大電力を引き出せるように，即ち上記ＦＥＴと負荷との間に電力整合がとれるように、出力ＬＰＦインピーダンスＺｆを設定する。 なお、上述の電力整合条件を満たす出力ＬＰＦインピーダンスＺｆを電力整合インピーダンスＺｍと定義する。 一般にＦＥＴの動インピーダンスはＲＦ信号入力レベルの増大とともに高くなる。 従って、出力ＬＰＦインピーダンスＺｆを、低ＲＦ信号レベル動作時にほぼ最大利得を与えるインピーダンス（高利得インピーダンスＺｇと定義する）より高くして上記電力整合インピーダンスＺｍに設定する。 すると、出力Ｌ
ＰＦインピーダンスＺｍが上記高利得インピーダンスＺ
ｇより高いので、規定ＲＦ信号出力時の上記ＦＥＴのドレイン電流は、上記出力ＬＰＦインピーダンスＺｆを高利得インピーダンスＺｇに設定した時より小さくなる。
従って、上記ＲＦ電力増幅器は、信号歪みの少ないＡ級増幅動作ながら、規定ＲＦ信号出力時に高い電力効率を得ることができる。 【０００９】上述のＲＦ電力増幅器は、ＴＤＭＡ信号のようなオンオフＲＦ信号を増幅するときには、ＲＦ信号のオンオフに同期してＦＥＴのドレインバイアスをオンオフする。 従って、このＲＦ電力増幅器は、ＲＦ信号オフ時にＦＥＴのドレイン電流を生じないので電力消費が節減され、上述のとおりＲＦ信号出力における信号歪みも小さいので、ＴＤＭＡ信号のようにバースト的に一定レベルの信号を生じるデジタルＲＦ信号の電力増幅用に特に有用である。 【００１０】なお、上記電力増幅器ユニットを厚膜基板上に構成して混成集積回路（ハイブリッドＩＣ）にすると上記ＲＦ電力増幅器の小型化を図ることができる。 また、上記入力および出力ＬＰＦをチップコンデンサと分布定数回路のインダクタとで構成すると、上記ＬＰＦのばらつきを小さくでき、上記ＲＦ電力増幅器の製造を容易にする効果が生じる。 【００１１】 【実施例】次に本発明について図面を参照して説明する。 【００１２】図１は本発明の一実施例であるＲＦ電力増幅器の回路図である。 【００１３】厚膜混成集積回路の電力増幅器ユニット１
００は、ＲＦ信号源（図示せず）からＲＦ信号入力端子１０１に供給されるＲＦ信号入力Ｓ１をＦＥＴ１およびＦＥＴ２により電力増幅し、ＲＦ信号出力Ｓ３をＲＦ信号出力端子１０２から負荷（図示せず）に供給する。 なお、ＲＦ信号入力Ｓ１はＱＰＳＫ変調されたＴＤＭＡ信号であり、上記ＲＦ信号源および負荷のインピーダンスＺｓおよびＺｌは通常５０Ωである。 制御回路１は、ドレイン電源端子１２からのドレイン電圧Ｖ DDをスイッチ回路でオンオフし、オン時には出力端からドレインバイアスＶ Dを電力増幅器ユニット１００内蔵のドレインバイアス回路２に供給する。 即ち、制御回路１は、ＲＦ信号入力Ｓ１のオンオフに同期した制御信号Ｓｃを制御信号入力端子１１に受け、この制御信号Ｓｃにより上記スイッチ回路を制御してドレインバイアス回路２へのドレインバイアスＶ Dの供給をオンオフする。 【００１４】電力増幅器ユニット１００には、ＲＦ信号入力端子１０１とＦＥＴ１のゲート電極との間に入力Ｌ
ＰＦ３が接続され、この入力ＬＰＦ３は上記ＲＦ信号源とＦＥＴ１とのインピーダンス整合をとる。 また、ＦＥ
Ｔ１のドレイン電極とＦＥＴ２のゲート電極との間には段間ＬＰＦ４が接続され、このＬＰＦ４はＦＥＴ１とＦ
ＥＴ２との間のインピーダンス整合回路およびＦＥＴ１
および２の利得を大きくする利得整合回路を兼ねる。 さらに、ＦＥＴ２のドレイン電極とＲＦ信号出力端子１０
２との間に出力ＬＰＦ５が接続され、このＬＰＦ５は規定レベルのＲＦ信号出力Ｓ３におけるＦＥＴ２の動インピーダンスＺｄと負荷インピーダンスＺｌとのインピーダンス整合，即ちＦＥＴ２と上記負荷との間の電力整合をとる。 さらに、電力増幅器ユニット１００内蔵のドレインバイアス回路２が、制御回路２の出力端からのドレインバイアスＶ DをＦＥＴ１および２のドレイン電極に供給し、ゲートバイアス回路６が、ゲート電源端子６１
に供給されたゲート電圧Ｖ GOからＦＥＴ１およびＦＥＴ
２用のゲートバイアスＶ G1およびＶ G2を生じ、これらのゲートバイアスＶ G1およびＶ G2をＦＥＴ１およびＦＥＴ
２のゲート電極それぞれに供給する。 【００１５】さらに図１を参照して、ＲＦ電力増幅器の上記各構成要素を詳細に説明する。 【００１６】入力ＬＰＦ３は、遮断周波数をＲＦ信号入力Ｓ１の周波数より相当高くした低域通過ろ波器であり、ＲＦ信号入力Ｓ１の波長に比べて短い５０Ω線路で構成された分布定数回路のインダクタＬ３１およびＬ３
２と、チップコンデンサＣ３１およびＣ３２とからなる。 このＬＰＦ３のインピーダンスＺｆ１は、ＲＦ信号入力Ｓ１の規定入力レベルにおいて、上記ＲＦ信号源インピーダンスＺｓとＦＥＴ１の入力インピーダンスＺｉ
１とがインピーダンス整合するように設定するのが望ましい。 【００１７】出力ＬＰＦ５も、遮断周波数をＲＦ信号入力Ｓ１の周波数より相当高くした低域通過ろ波回路であり、ＲＦ信号入力Ｓ１の波長に比べて短い５０Ω線路で構成された分布定数回路のインダクタＬ５１およびＬ５
２と、チップコンデンサＣ５１およびＣ５２とからなる。 このＬＰＦ５のインピーダンスＺｆ３は、ＲＦ信号出力Ｓ３の規定出力レベルにおいて、ＲＦ信号出力Ｓ３
の信号歪みを損わない範囲でＦＥＴ２の電力効率を高くするように、つまりＦＥＴ２と上記負荷とが電力整合するように、Ｚｆ３≒（Ｚｄ・Ｚｌ） 1/2に設定する。 【００１８】段間ＬＰＦ４も、遮断周波数をＲＦ信号入力Ｓ１の周波数より相当高くした低域通過ろ波回路であり、ＲＦ信号入力Ｓ１の波長に比べて短い５０Ω線路で構成された分布定数回路のインダクタＬ４１，Ｌ４２およびＬ４３と、チップコンデンサＣ４１およびＣ４２とからなる。 このＬＰＦ４のインピーダンス設定条件は、
入力ＬＰＦ３および出力ＬＰＦ５のインピーダンス設定条件の中間である。 しかし、ＦＥＴ１のＲＦ信号出力（ＦＥＴ２のＲＦ信号入力）Ｓ２のレベルはＲＦ信号出力Ｓ３のレベルに比べてかなり小さいので、段間ＬＰＦ
４のインピーダンスＺｆ３はＲＦ信号Ｓ１およびＳ２の利得を大きくするとともに信号歪みを少なくするように設定するのが望ましい。 【００１９】ドレインバイアス回路２は、制御回路１の出力端からのドレイン電圧Ｖ Dを、インダクタＬ２１を介してＦＥＴ１のドレイン電極に、インダクタＬ２２を介してＦＥＴ２のドレイン電極にそれぞれ供給する。 チップコンデンサＣ２１およびＣ２２と上記インダクタＬ
２１およびＬ２２は、それぞれＲＦ信号Ｓ２およびＳ３
の電力増幅器ユニット１００から制御回路１等の外部回路への漏洩を防ぐ。 【００２０】ゲートバイアス回路６は、ゲート電源端子６１からのゲート電圧Ｖ G0を抵抗器Ｒ６２およびＲ６１
により分圧し、インダクタＬ６１を介してＦＥＴ１のゲート電極に適切なゲートバイアスＶ G1を与える。 また、
回路６は、ゲート電圧Ｖ G0を抵抗器Ｒ６３およびＲ６４
により分圧し、インダクタＬ６２を介してＦＥＴ２のゲート電極に適切なゲートバイアスＶ G2を与える。 なお、
チップコンデンサＣ６１およびＣ６２と上記インダクタＬ６１およびＬ６２は、それぞれＲＦ信号Ｓ１およびＳ
２の電力増幅器ユニット１００から外部回路への漏洩を防ぐ。 【００２１】制御回路１は、ドレイン電源端子１２からのドレイン電圧Ｖ DDをスイッチ用バイポーラトランジスタＴＲ１２に通したあと、出力端（トランジスタＴＲ１
２のコレクタ電極）からドレインバイアスＶ Dをドレインバアス回路２に供給する。 また、制御信号入力端子１
１からオンオフ信号（制御信号）Ｓｃが制御用バイポーラトランジスタＴＲ１１のベース電極に加えられ、トランジスタＴＲ１１のコレクタからは制御信号Ｓｃに応答する信号がトランジスタＴＲ１２のベース電極に加えられて、トランジスタＴＲ１２をオンオフスイッチする。
従って、制御信号Ｓｃに制御されてドレインバイアス回路２へのドレインバイアスＶ Dの供給がオンオフされる。 なお、抵抗器Ｒ１１およびＲ１２はトランジスタＴ
Ｒ１１のベース電極およびエミッタ電極のバイアス設定用抵抗器であり、抵抗器Ｒ１３はトランジスタＴＲ１２
のベース電極のバイアス設定用抵抗器である。 【００２２】図２はこの実施例に用いるＦＥＴの静特性を示す図である。 【００２３】図２を図１に併せ参照して上記電力増幅器ユニット１００，特にＦＥＴ２および出力ＬＰＦ５の動作および回路定数設定について説明する。 【００２４】まず、ＦＥＴ２にＡ級増幅動作させるアイドリング電流Ｉｄｉを設定するために、ドレインバイアス回路２およびゲートバイアス回路６により、ＦＥＴ２
にドレインバイアスＶ DおよびゲートバイアスＶ G2を設定する。 ＦＥＴ２の飽和ドレイン電流をＩｄｓｓとすると、Ａ級増幅動作時のアイドリング電流Ｉｄｉ（即ちドレイン電流Ｉｄ２）は０．２Ｉｄｓｓないし０．６Ｉｄ
ｓｓの範囲である。 電力増幅器ユニット１００の電力効率を高くしたい場合にはドレイン電流Ｉｄ２を下限の０．２Ｉｄｓｓ程度に設定しておく。 なお、ＡＢ級増幅動作のゲートバイアスＶ Gは、Ａ級増幅動作のゲートバイアスＶ G2より深いバイアスＶ G1であり、アイドリング電流Ｉｄｉ（ドレイン電流Ｉｄ１）を０．１Ｉｄｓｓ程度にしぼっている。 信号歪みを最小にするアイドリング電流Ｉｄｉは、０．５Ｉｄｓｓ程度である。 また、段間ＬＰＦ４および出力ＬＰＦ５のインピーダンスＺｆ２およびＺｆ３は、回路定数設定の初期には、小ＲＦ信号入力時にＦＥＴ１およびＦＥＴ２にほぼ最大利得を生じさせるように、あらかじめ高利得インピーダンスＺｇ２およびＺｇ３に設定しておく。 【００２５】次に、ＲＦ信号入力Ｓ１をＲＦ信号入力端子１０１に，即ちＲＦ信号Ｓ２をＦＥＴ２のゲート電極に入力し、規定レベルのＲＦ信号出力Ｓ３をＲＦ信号出力端子１０２に得る。 なお、この状態でのＦＥＴ２のドレイン電流Ｉｄは、ＡＢ級増幅動作のＦＥＴのそれとほぼ同じ電流になる。 この状態から、規定出力レベルを保ちつつＦＥＴ２のドレイン電流Ｉｄが小さくなるように、出力ＬＰＦ５のインピーダンスＺｆ３を調整する。
つまり、ＦＥＴ２の動インピーダンスはゲート電極に入力されるＲＦ信号Ｓ２のレベルが増大するにつれて大きくなるので、出力ＬＰＦ５の回路定数をＦＥＴ２のドレイン電流が減少する方向に調整すると、出力ＬＰＦ５のインピーダンスＺｆ３を上記高利得インピーダンスＺｇ
３より高くすることになる。 このインピーダンスＺｆ３
を電力整合インピーダンスＺｍ≒（Ｚｄ・Ｚｌ） 1/2まで増加すると、上記電力増幅器ユニット１００は、出力ＬＰＦ５のインピーダンスＺｆ３を上記高利得インピーダンスＺｇに設定したときより少ないＦＥＴ２のドレイン電流Ｉｄでほぼ最大出力レベルを得ることができる。
逆に、出力ＬＰＦ５のインピーダンスＺｆ３を電力整合インピーダンスＺｍに設定すると、ドレイン電流Ｉｄを高利得インピーダンスＺｇ３設定時から９０％以下に減少させても高利得インピーダンスＺｇ３設定時と同レベルのＲＦ信号出力Ｓ３を確保することができる。 なお、
ＦＥＴ２のドレイン電極およびゲート電極にはＡ級増幅動作バイアスが設定されているので、ＲＦ信号出力Ｓ３
における信号歪みは、高利得インピーダンスＺｇ３時と変わることがない。 【００２６】上述のとおり、この電力増幅器ユニット１
０では、出力ＬＰＦ５のインピーダンスＺｆ３を高利得インピーダンスＺｇ３より高く設定することによって、
高い電力効率を保つとともに低ドレイン電流ＩｄであってもＡ級増幅動作を損なうことがなく、ＲＦ信号出力Ｓ
３に大きな歪みを発生することがない。 【００２７】電力増幅器ユニット１００において、ＦＥ
Ｔ１として日本電気（株）社製のＮＥ８００１９６型Ｆ
ＥＴ（Ｉｄｓｓ：３００ｍＡ）を、ＦＥＴ２として同社製ＮＥ１０６９Ｌ−４Ｂ型ＦＥＴ（Ｉｄｓｓ：３Ａ）を用い、これらＦＥＴ１および２のドレイン電極にそれぞれ５．８Ｖのドレイン電圧Ｖ Dを加えている。 この電力増幅器ユニット１００において、出力ＬＰＦ５のインピーダンスＺｆ３を高利得インピーダンスＺｇ３に設定し、周波数９５０ＭＨｚのＲＦ信号入力Ｓ１を入力すると、３２ｄＢｍのＲＦ信号出力Ｓ３が得られ、ＦＥＴ１
とＦＥＴ２の合計ドレイン電流が６１８ｍＡ（約０．１
９Ｉｄｓｓ）、利得が２８ｄＢ、５０ｋＨｚ隣接チャンネル漏洩電力が−４８．５ｄＢであった。 一方、出力Ｌ
ＰＦ５のインピーダンスＺｆ３を電力整合インピーダンスＺｍに設定すると、ＲＦ信号出力Ｓ３のレベルを上述と同じ３２ｄＢｍとするとき、合計ドレイン電流が５６
６ｍＡ、利得が２７ｄＢ，５０ｋＨｚ隣接チャンネル漏洩電力が−４９．３ｄＢであった。 このように、出力Ｌ
ＰＦ５のインピーダンスＺｆ３を電力整合インピーダンスＺｍに設定した電力増幅器ユニット１００は、ほぼ同一非線形歪みで合計ドレイン電流を高利得インピーダンスＺｇ３設定時のドレイン電流のほぼ９０％に減少させることができている。 この電力増幅器ユニット１００
は、上述した従来技術使用のＡＢ級電力増幅器と比較すると、アイドリング電流ＩｄｉはＡＢ級増幅電力増幅器よりかなり多いが、このユニット１００がオンされる規定ＲＦ信号Ｓ１の入力時には、電力消費がほぼ同じ（約６％減少）であり、５０ｋＨｚ隣接チャンネル漏洩電力が１０ｄＢ以上も改善されている。 【００２８】図３はこの実施例における入力ＲＦ信号Ｓ
１およびドレインバイアスＶ Dの波形図である。 【００２９】図３を図１に併せ参照すると、ＲＦ信号入力端１０１へのＲＦ信号入力Ｓ１は、信号のオン期間Ｔ
ｏｎが全信号期間の１／３，オフ期間Ｔｏｆｆが全信号期間の２／３のＴＤＭＡ信号であり、オン期間Ｔｏｎの始めの部分にはプリアンブル信号期間Ｔｐ，終りの部分にはガード期間Ｔｇをもっている。 一方、制御信号入力端１１にはこのＲＦ信号入力Ｓ１に同期した制御信号Ｓ
ｃが入力され、制御回路１は、この制御信号Ｓｃの制御によってドレインバイアス回路２へのドレインバイアスＶ Dをオンオフする。 ドレインバイアスＶ Dのオンオフは、ＲＦ信号入力Ｓ１のプリアンブル信号期間Ｔｐおよびガート期間Ｔｇの期間内に行われ、電力増幅器ユニット１００は、ＲＦ信号Ｓ１ないしＳ３の上記ＴｐおよびＴｇ期間を除いたデータ信号期間には正常なＲＦ信号出力Ｓ３を保つ。 従って、この電力増幅器ユニット１００
は、ＲＦ信号Ｓ１のオンオフに同期してオンオフされるので、連続動作のＡＢ級電力増幅器よりさらに電力効率がよく、また信号歪みの少ないＡ級増幅状態でのみ動作するので、このようなＴＤＭＡ信号の電力増幅に好適である。 【００３０】 【発明の効果】上述の通り、この発明のＲＦ電力増幅器は、増幅素子であるＦＥＴをＡ級増幅動作させるとともに上記ＦＥＴのドレインバイアスをＲＦ信号入力に同期させてオンオフさせるので、規定レベルのＲＦ信号入力時には、高電力効率であるとともに非線形歪み，特に混変調歪みの少ない動作特性を実現できる。 従って例えばＱＰＳＫ変調したＴＤＭＡ信号の電力増幅用にこのＲＦ
電力増幅器を使用すると、従来技術によるＲＦ電力増幅器に比べて電力効率を向上できるだけでなく隣接チャンネル漏洩電力を１０ｄＢ以上も改善できる。 【図面の簡単な説明】 【図１】本発明の一実施例であるＲＦ電力増幅器の回路図である。 【図２】この実施例に用いるＦＥＴの静特性を示す図である。 【図３】この実施例における入力ＲＦ信号Ｓ１およびドレインバイアスＶ Dの波形図である。 【符号の説明】 １ 制御回路 ２ ドレインバイアス回路 ３ 入力低域通過ろ波器（入力ＬＰＦ） ４ 段間低域通過ろ波器（段間ＬＰＦ） ５ 入力低域通過ろ波器（出力ＬＰＦ） ６ ゲートバイアス回路 １１ 制御信号入力端子 １２ ドレイン電源端子 ６１ ゲート電源端子 １００ 電力増幅器ユニット １０１ ＲＦ信号入力端子 １０２ ＲＦ信号出力端子 Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ４１，Ｃ４２，Ｃ
５１，Ｃ５２，Ｃ６１，Ｃ６２ チップコンデンサ ＦＥＴ１，ＦＥＴ２ ＧａＡｓ電界効果トランジスタ（ＦＥＴ） Ｌ２１，Ｌ２２，Ｌ３１，Ｌ３２，Ｌ４１〜Ｌ４３，Ｌ
５１，Ｌ５２，Ｌ６１，Ｌ６２ インダクタ Ｒ１１〜Ｒ１３，Ｒ６１〜Ｒ６４ 抵抗器 ＴＲ１１，ＴＲ１２ バイポーラトランジスタ |
