高效率功率放大器

申请号 CN201280041707.6 申请日 2012-08-29 公开(公告)号 CN103765765B 公开(公告)日 2017-02-15
申请人 国立大学法人电气通信大学; 发明人 神山仁宏; 石川亮; 本城和彦;
摘要 本 发明 的高效率功率 放大器 包括晶体管和输出功率处理 电路 部。输出功率处理电路部包括输出匹配电路部和输出谐波处理电路部。输出匹配电路部执行对于输出功率的基波分量的阻抗匹配。输出谐波处理电路部执行对于多个谐波功率分量的 无功功率 的无功功率控制,所述谐波功率分量分别具有是输出功率的基本 角 频率 的整数倍的多个谐波角频率。输出谐波处理电路部形成为通过将无功功率中的 电流 和 电压 的 相位 正交 化来对多个谐波功率分量中的至少一个实现无功功率控制。
权利要求

1.一种输出功率处理电路部,配置为连接在晶体管的后级,
其中所述晶体管放大输入功率,并输出输出功率,所述输入功率包含电流电压中具有基本频率的基波功率分量,以及
所述输出功率处理电路部包括:
输出匹配电路部,配置为执行针对输出功率的基波功率分量的阻抗匹配;以及输出谐波处理电路部,配置为执行无功功率控制,作为对于多个谐波功率分量的无功功率的控制,所述谐波功率分量分别具有是输出功率的基本角频率的整数倍的多个谐波角频率,以及
其中输出谐波处理电路部配置为通过将无功功率中的电流和电压的相位正交化,来实现对于所述多个谐波功率分量中至少一个谐波功率分量的无功功率控制;
其中所述输出谐波处理电路部包括:
相位调整电路部,配置为通过对于所述至少一个谐波功率分量形成短路,来实现对于所述至少一个谐波功率分量的无功功率控制。
2.根据权利要求1所述的输出功率处理电路部,其中所述输出谐波处理电路部还包括:
另一相位调整电路部,配置为通过对于所述多个谐波功率分量中的另一个谐波功率分量形成短路,来实现对于所述另一个谐波功率分量的无功功率控制,
其中所述输出功率处理电路部还包括:
连接在晶体管的输出部和负载之间的主线路部,以及
其中所述相位调整电路部和所述另一相位调整电路部分别与所述主线路部的多个连接点相连。
3.根据权利要求1所述的输出功率处理电路部,其中当从晶体管的输出等效电流源观看输出功率处理电路部的后级侧时的阻抗与基波功率分量共轭匹配,并且是针对经受无功功率控制的所述至少一个谐波功率分量的纯电抗。
4.根据权利要求1所述的输出功率处理电路部,其中当从晶体管的输出等效电流源观看输出功率处理电路部的后级侧时的阻抗是针对经受无功功率控制的所述至少一个谐波功率分量的纯电抗,并且与等于DC电源功率的有效功率分量相对应的功率因子被设置为基波功率分量。
5.根据权利要求1所述的输出功率处理电路部,其中经受无功功率控制的所述多个谐波功率分量包括:
二次谐波功率分量,具有基本角频率的2倍的角频率;
三次谐波功率分量,具有基本角频率的3倍的角频率;以及
四次谐波功率分量,具有基本角频率的4倍的角频率。
6.根据权利要求1所述的输出功率处理电路部,其中所述输出谐波处理电路部包括:
开路短截线,当将基波功率分量转换为实质电气长度时连接在与晶体管的输出部相距四分之一波长位置处,并且形成为将所述多个谐波功率分量中的所述至少一个谐波功率分量中的电压和电流之一的幅度设置为零电平。
7.根据权利要求1所述的输出功率处理电路部,其中所述输出谐波处理电路部包括:
分布式恒定电路部,配置为执行对于所述至少一个谐波的无功功率控制。
8.根据权利要求7所述的输出功率处理电路部,其中所述分布式恒定电路部包括开路短截线,所述开路短截线具有经受无功功率控制的所述至少一个谐波功率分量的1/4波长的电气长度。
9.根据权利要求7所述的输出功率处理电路部,其中所述分布式恒定电路部包括多个开路短截线,每一个开路短截线具有经受无功功率控制的所述多个谐波功率分量之一的1/
4波长的电气长度,以及
其中所述多个开路短截线的每一个的一端均与所述输出谐波处理电路部的公共连接点相连。
10.根据权利要求1所述的输出功率处理电路部,其中所述输出谐波处理电路部包括集总恒定电路部,配置为对于所述多个谐波功率中的所述至少一个执行无功功率控制。

说明书全文

高效率功率放大器

技术领域

[0001] 本发明涉及功率放大器,具体涉及一种通过限制功率放大器中的谐波的平均功耗来提高功率效率的功率放大器。

背景技术

[0002] 在功率放大中,功率效率的提高是重要的。当通过使用晶体管的功率放大器对包含所需基波的功率进行放大时,因为晶体管是非线性器件,所以除了具有基波频率的基波功率分量之外,还产生了频率为基波频率整数倍的谐波的不需要功率分量。当在功率放大器中消耗这些不需要的谐波功率分量,功率放大器的功率附加效率降低。
[0003] 作为通过控制谐波功率分量来防止功率附加效率降低的方法,一种使用F类放大和逆F类放大的方法是已知的。在F类放大和逆F类放大的时域中,在晶体管的输出侧电压电流分离。更具体地,在F类放大中,电压是方波,电流是半正弦波,并且电压和电流交替地变成零电平。相反,在逆F类放大中,电流是方波,电压是半正弦波,并且电压和电流交替地变成零电平。
[0004] 图1A是示出了F类放大器中流入晶体管的电流和在晶体管输出端产生的电压的时变示例的曲线组。这里,流入晶体管的电流例如是漏极电流,并且在晶体管输出端产生的电压例如是漏极和源极之间的电压。图1A的曲线组包含第一曲线1Ai和第二曲线1Av,第一曲线1Ai示出了流入晶体管的电流,第二曲线1Av示出了在晶体管输出端产生的电压。在图1A中,平轴以基波周期为单位示出了时间,而垂直轴示出了电流和电压的幅度。第一曲线1Ai中的电流id(t)和第二曲线1Av中的电压Vds(t)通过以下等式(1)示出。
[0005]
[0006]
[0007] 如图1A的示例所示,在F类放大器的晶体管中,当产生源极和漏极之间的电压时,漏极电流变成零电平,并且相反当产生漏极电流时,漏极和源极之间产生的电压变成零电平。因此,F类放大器的晶体管中消耗的功率是零,并且平均功耗也是零。由此,在F类放大器中,理论上获得了100%的功率效率。该特性与逆F类放大器中相同。
[0008] 结合上述内容,专利文献1(日本专利No.4,335,633)公开了一种F类放大电路和用于F类放大器的附加电路的技术。这种F类放大电路包括晶体管和设置在晶体管后级的负载电路。负载电路包括第一电抗两端子电路和第二电抗两端子电路。根据需要,每一个电路的阻抗在偶次谐波中具有零点,并且在奇次谐波中具有极点。
[0009] 此外,专利文献2(JP2011-55152A)公开了放大电路的技术。放大电路包括晶体管、在晶体管后级设置的谐波处理电路、以及在谐波处理电路后级设置的谐振电路部。可以将晶体管示为具有电流源、漏极-源极电容和漏极电感的等效电路。谐波处理电路具有n级阶梯型电路,n级的每一级包含并联电容和串联电感。这里,n是等于或大于1的整数。谐振电路部具有(2n+1)个谐振器,所述谐振器的谐振频率彼此不同。当将谐波处理电路的输出部短路时,(2n+1)个谐振器的谐振频率与在晶体管的漏极输出部和地之间形成的(n+1)个零点以及n个极点的频率一致。这(2n+1)个谐振器中的2n个谐振器的谐振频率分别与第二至第(2n+1)次谐波的频率一致。
[0010] 此外,专利文献3(JP2011-66839A)公开了一种微波谐波处理电路。微波谐波处理电路具有串行传输线和多个并行开路短截线,开路短截线与串行传输线的输出端子彼此并联。串行传输线在输入端子处与晶体管的输出端子相连,并且具有预定的电气长度。多个并行开路短截线具有针对二次至第n次谐波的预定电气长度。这里,n是可选的整数,并且 并行开路短截线的总数是(n-1)。微波谐波处理电路具有第一传输线层、第二传输线层、接地层和通孔。第一传输线层是从串行传输线以及(n-1)个并行开路短截线中连接至一个连接点的两个开路短截线配置的。第二传输线层是从除上述与连接点相连的两个并行开路短截线之外的其他(n-3)个并行开路短截线配置的。接地层设置在第一传输线层和第二传输线层之间。通孔电连接第一传输线层中的连接点和第二传输线层中的连接点。
[0011] 引用列表
[0012] [专利文献1]日本专利No.4,335,633
[0013] [专利文献2]JP2011-55152A
[0014] [专利文献3]JP2011-66839A
[0015] [非专利文献1]P.Colantonio、F.Gianni、R.Giofre、E.Limiti、A.Serino、M.Peroni、P.Romanini和C.Proietti,“A C-band high efficiency second-harmonic-tuned hybrid Power amplifier in GaN technology”,IEEE Trans.Microw.Theory Tech.,vol.54,No.6,pp.2713-2722,2006年6月
[0016] [非专利文献2]Y.Hao、L.Yang、X.Ma、J.Ma、M.Cao、C.Pan、C.Wang和J.Zhang,“High-Performance Microwave Gate-Recessed AlGaN/AlN/GaN MOS-HEMT With73%Power-Added Efficiency”,IEEE Electron Device Lett.,vol.32,No.5,pp.626-628,2011年5月
[0017] [非专利文献3]R.Negra和W.Bachtold,“BiCMOS MMIC class-E power amplifier for5to6GHz wireless communication systems”,Proc.35thEur.Microw.Conf.,Paris,France,2005年10月,pp.445-448
[0018] [非专利文献4]Y.Tsuyama、K.Yamanaka、K.Namura、S.Chaki和N.Shinohara,“Internally-matched GaN HEMT high efficiency power amplifier for SPS”,IEEE MTT-S Int.Microw.Works.Dig.,Kyoto,Japan,2011年5月,pp.41-44
[0019] [非专利文献5]K.Kuroda、R.Ishikawa、K.Honjo,“Parasitic compensation design technique for  a  C-band GaN HEMT class-F amplifier”,IEEE Trans.Microw.Theory Tech.,vol.58,No.11,pp.2741-2750,2010年11月。

发明内容

[0020] 按照这种方式,F类放大器和逆F类放大器实现了非常优良的功率效率。然而,为了实际上完全分离电流和电压,谐波功率部件要求较大幅度,即要求具有良好高频特性的晶体管。同样,因为F类放大器和逆F类放大器易受电路损耗的影响,所以存在特别在微波波段相对难以实现理想状态的情况。
[0021] 本发明的一个目的是提供一种高效率功率放大器,其可以在包含微波波段的高频带下相对容易地实现。
[0022] 根据本发明的高效率功率放大器包括晶体管和输出功率处理电路部。这里,晶体管对电流和电压中具有基本频率分量的输入功率进行放大,并且输出输出功率。输出功率处理电路部与晶体管的后级相连。输出功率处理电路部包括输出匹配电路部和输出谐波处理电路部。这里,输出匹配电路部执行对于输出功率的基本角频率功率分量的阻抗匹配。输出谐波处理电路部形成为执行无功功率控制,即,使得多个谐波的功率分量是无功功率分量,所述多个谐波分别具有是输出功率的基本角频率的整数倍的多个谐波角频率。输出谐波处理电路部形成为通过将输出功率的电流和电压的相位正交化,来执行对于多个谐波功率分量的至少一个的无功功率控制。
[0023] 在根据本发明的高效率功率放大器中,输出功率处理电路部设置在晶体管的后级处以执行对于输出功率的谐波功率分量的无功功率控制。输出功率处理电路部通过将电流和电压的相位正交化来执行对于谐波功率分量的至少一部分的无功功率控制。因此,可以在包含微波波段的高频波段中相对容易地实现高效率的功率放大器。附图说明
[0024] 图1A是示出了F类放大器中流入晶体管的电流和晶体管的输出端子处产生的电压的时变示例的曲线组;
[0025] 图1B是示出了在针对每一个谐波将相位正交化时,流入晶体管的电流和在晶体管的输出端子处产生的电压的时变示例的曲线组;
[0026] 图2是示出了根据本发明实施例的高效率功率放大器的基本结构的电路图;
[0027] 图3是示出了根据实现本发明实施例的示例的高效率功率放大器的结构的电路图;
[0028] 图4A是根据本发明实施例的输入功率处理电路部的平面图;
[0029] 图4B是根据本发明实施例的输出功率处理电路部的平面图;
[0030] 图5是示出了根据本发明实施例的高效率功率放大器的特性测量结果的史密斯圆图;以及
[0031] 图6是示出了根据本发明实施例的高效率功率放大器在5.7GHz下的功率效率测量结果的曲线组。

具体实施方式

[0032] 下文中,将参考附图描述根据本发明实施例的高效率功率放大器。
[0033] [实施例]
[0034] 作为抑制晶体管中功耗的技术,除了像F类放大器和逆F类放大器那样、通过在时域中分离流入晶体管的电流和在晶体管输出端子处产生的电压来实现晶体管中零功耗的技术之外,考虑无功功率控制,即,通过将谐波中的电流相位和电压相位正交化来执行对于无功功率的控制的技术。在根据本发明的高效率功率放大器中,可以通过独立地或者与使用F类放大器和逆F类放大器的技术一起使用将谐波的电流和电压的相位正交化的技术,来抑制晶体管中的谐波功耗。
[0035] 图1B是示出了当针对每一个谐波将相位正交化时,流入晶体管的电流和晶体管输出端子处产生的电压的时变示例的曲线组。图1B的曲线组包含第一曲线1Bi和第二曲线1Bv,第一曲线1Bi示出了流入晶体管的电流,第二曲线1Bv示出了在晶体管的输出端子处产生的电压。在图1B中, 水平轴示出了以基波周期为单位的经过的时间,并且垂直轴示出了电流和电压的幅度。通过以下等式(2)示出了第一曲线1Bi中示出的电流id(t)以及在第二曲线1Bv中示出的电压Vds(t)。
[0036]
[0037]
[0038] 应该注意的是,以上等式(2)示出了作为更实际等式的以下等式(3)中相位差“Φ”为零的情况。
[0039]
[0040]
[0041] 如图1B示例所示,不存在将电流和/或电压保持为零的时间段。然而,通过将电流和电压的乘积积分获得的晶体管中功耗的时间积分变为零,即理论上获得了100%功率效率的功率放大器。这里,在本发明的高效率功率放大器中获得了超高的功率效率,其中即使在将除了所需基波之外的每一个谐波中的电流和电压之间的相位差从作为理想值的+90°略微偏移,在实际测量时栅极效率也超过90%。
[0042] 图2是概念性地示出了根据本发明实施例的高效率功率放大器的基本结构的电路图。描述图2中所示的高效率功率放大器的部件。图2中所示的高效率功率放大器包括晶体管10、电源电路部20、输出功率处理电路部30、输入部50和输出部60。
[0043] 电源电路部20包括电源21和阻抗电路部22。晶体管10包括漏极11、栅极12和源极13。输出功率处理电路部30包括输出谐波处理电路部31和输出匹配电路部32。
[0044] 应该注意的是在图2的示例中,使用GaN(氮化镓)HEMT(高电子 迁移率晶体管)作为晶体管10。然而,本发明不限于这一示例。例如,双极型晶体管和MOS(金属化物半导体)FET(场效应晶体管)等可以用作晶体管10。在这种情况下,根据需要适当地改变外围电路。
[0045] 描述图2中所示的高效率功率放大器的部件的连接关系。输入部50与晶体管10的栅极12相连。电源21的一端接地。电源21的另一端与阻抗电路部22的一端相连。阻抗电路部22的另一端与晶体管10的漏极11和输出谐波处理电路部31的输入部共同连接。晶体管10的源极13接地。输出谐波处理电路部31的输出部分与输出匹配电路部32的输入部分相连。输出匹配电路部32的输出部分与输出部60相连。应该注意的是在图2中,输出匹配电路部32在该示例中接地,但是也可以不接地。此外,输出部60可以与如图2所示的外部负载40相连。
[0046] 描述图2中的高效率功率放大器的操作。晶体管10从栅极12接收具有基本角频率ω0的输入功率。晶体管10在从电源电路部20接收供电的同时对输入功率进行放大,并且从漏极11输出放大的输出功率。在图2中,流过漏极11的电流2i示出了输出功率的电流id(t),并且漏极11和源极13之间的电压2v示出了输出功率的电压vds(t)。
[0047] 此时,除了具有与基本角频率ω0的基波相对应的功率分量之外,从晶体管10输出的输出功率中通常还包括与具有基本角频率ω0整数倍的角频率的谐波相对应的功率分量。当在放大器中消耗了这些谐波功率分量时,放大器的效率下降。
[0048] 因此,本实施例中的输出谐波处理电路部31连接作为晶体管10的后级,并且对于输出功率的谐波功率分量中的大多数执行无功功率控制。在图2所示的示例中,输出谐波处理电路部31包含第一至第三谐波处理电路部。这里,第一谐波处理电路部对于输出功率中具有基本角频率ω0两倍的角频率2ω0的二次谐波功率分量执行无功功率控制。按照相同的方式,第二谐波处理电路部对于输出功率中具有基本角频率ω0三倍的角频率3ω0的三次谐波功率分量执行无功功率控制。此外,第三谐波处理电路部对于输出功率中具有基本角频率ω0四倍的角频率4ω0的四次谐波功率分量执行无功功率控制。应该注意的是,因为在高效率功率放大器中经 受无功功率控制的谐波功率分量不被消耗,而是最终作为基波分量输出,所以无功功率控制对于功率放大效率的提高有贡献。
[0049] 应该注意的是谐波处理电路部对无功功率中的任意谐波功率分量执行无功功率控制,这是可自由选择的,并且以上描述不限制本发明。因为每个谐波功率分量的幅度很大程度上依赖于晶体管10的特性,因此自然需要主要选择具有较大幅度的谐波功率分量作为无功功率控制的对象。在极端示例中,可以只对偶次谐波进行无功功率控制。
[0050] 在背景技术中,为了抑制谐波功率分量的功耗,使用F类放大器和逆F类放大器的技术是已知的,该技术执行调整来使电压和电流针对每一个谐波交替变为零电平。本发明没有否认这种技术。然而,为了进一步抑制谐波,提出了通过调整以针对全部或部分谐波的中的每一个谐波使电压和电流的相位正交化,来执行无功功率控制的技术。也就是说,对于选择作为控制目标的谐波,通过将电压和电流的相位正交化对这些谐波的一部分进行无功功率控制,并且对另一部分执行零电平处理,例如通过使用F类放大器和逆F类放大器使得晶体管中的功耗是零级别。例如,通过将电压和电流的相位正交化使四次谐波和后续谐波经受无功功率控制,并且通过使用F类放大器和逆F类放大器技术使二次或三次谐波经受零电平处理以便使得晶体管中的功耗为零。替代地,通过将电压和电流的相位正交化使奇次(偶次)谐波经受无功功率控制,同时通过使用F类放大器和逆F类放大器技术使偶次(奇次)谐波经受零电平处理,以使晶体管中的功耗为零。替代地,通过将电压和电流的相位正交化,使选择为控制目标的所有谐波经受无功功率控制。
[0051] 通过将两种限制谐波功耗的技术混合,获得了进一步提高输出谐波处理电路部31或输出功率处理电路部30的设计自由度的效果。尤其是当微带线用于在F类放大或逆F类放大中的零级别功耗处理时,存在要求在相同连接点聚集多个开路短截线的情况。在这种情况下,所述布置引起几何难题。这里,通过转换为所需基波功率分量的电气长度,使应该连接开路短截线的位置与晶体管10的输出部(图3中的漏极11)相距四分之一波的距离。严格地讲,考虑到晶体管10的寄生电容,这一距离略小于 四分之一波。然而,当使用微带线来将电流和电压的相位正交化时,可能情况是将多个开路短截线分布到在主线路部34的可选位置处设置的多个连接点,从而不易出现它们布置的几何难题。
[0052] 输出匹配电路部32相对于输出功率的基波功率成分执行与后级的阻抗匹配。因为阻抗匹配与传统技术相同,省略其进一步的详细描述。然而,输出匹配电路部32可以与输出谐波处理电路部31统一以配置输出功率处理电路部30。
[0053] 理想地是通过调整以将相位正交化,在所有谐波中保持电流和电压之间的相位差是+90度。在这种情况下,理论效率是100%。然而,实际上牺牲小部分的效率,以允许相位差的微小误差。允许范围依赖于基波的幅度和每个谐波的幅度之比。
[0054] 当基波功率分量中的相位差为零时,增加DC电源电就足够了。另一方面,当DC电源电力是给定条件时,调整基波功率分量的相位差就足够了。
[0055] 当通过包含输出等效电流源的等效电路来考虑晶体管10时,通过执行与输出功率的基波功率分量的阻抗匹配,从该输出等效电流源观看负载40时的阻抗是在基波中共轭匹配的。此外,通过对于输出功率的谐波功率分量执行无功功率控制,从该输出等效电流源观看负载40时的阻抗在谐波中是纯电抗。
[0056] 可以执行控制,使得当从晶体管10的输出等效电流源观看输出功率处理电路部30的后级时的阻抗对于经受无功功率控制的谐波而言是纯电抗,并且等效于与DC电源电力相等的有效功率的功率因子被设置为基波功率分量。
[0057] 图3是示出了实现根据本发明实施例的高效率功率放大器的示例的电路图。在图3的高效率功率放大器中,两个不同点施加至图2所示的根据本发明实施例的高效率功率放大器。第一不同点是根据本发明实施例的输出功率处理电路部30实现为输出功率处理电路部33,其是使用诸如微带线之类的分布式恒定电路来配置的。第二不同点是在晶体管10的栅极12和输入部50之间添加输入功率处理电路部70,其是使用诸如微带线 之类的分布式恒定电路来配置的。
[0058] 应该注意的是为了简化起见,在图3中省略了电源21和外部负载40。本实施例中的高效率功率放大器的其他结构与图2所示的根据本发明实施例的高效率功率放大器的其他结构相同。因此,省略了另外的详细描述。
[0059] 图4A是在本发明实施例的实现示例中的输入功率处理电路部70的平面图。图4A所示的输入功率处理电路部70包括主线路部71、输入基波匹配电路部72和输入谐波处理电路部73。这里,输入基波匹配电路部72和输入谐波处理电路部73是开路短截线。
[0060] 主线路部71一端与输入部50相连并且在另一端与晶体管10的栅极12相连。输入基波匹配电路部72在其一端与主线路部71相连。输入谐波处理电路部73在其一端与主线路部71相连。这里在主线路部71中,按顺序布置了与输入部50的连接部分、与输入基波匹配电路部72的连接部分、与输入谐波处理电路部73的连接部分以及与晶体管10的栅极12的连接部分。
[0061] 输入基波匹配电路部72执行对于具有从输入部50供应的输入功率的所需基本角频率ω0的基波功率分量的阻抗匹配。
[0062] 输入谐波处理电路部73对通过晶体管10中的反馈电容至晶体管10的输入侧的反馈分量的相位进行调整,该反馈分量来自在晶体管10的输出侧产生的电压的二次谐波功率分量。这里,为什么目标是二次谐波功率分量的原因在于,在除了基波功率分量之外的谐波功率分量中二次谐波功率分量具有最大幅度,从而通常预期最大效果。因此,如果存在具有大于二次谐波功率分量的幅度的高次谐波功率分量,则需要选择这一高次谐波功率分量作为相位调整的目标而不是二次谐波功率分量。这样,输入谐波处理电路部73可以处理该高次谐波功率分量而不是二次谐波功率分量,并且可以提供多个输入谐波处理电路部73来执行对于多个高次谐波功率分量的相位调整。应该注意的是在图4A的示例中,输入谐波处理电路部73具有扇形,但是这只是示例,并且不限制本发明。
[0063] 图4B是在本发明实施例的实现示例中的输出功率处理电路部33的 平面图。图4B中所示的输出功率处理电路部33包括主线路部34、第一输出谐波处理电路部35、第二输出谐波处理电路部36、第三输出谐波处理电路部37和输出基波匹配电路部38。这里,第一输出谐波处理电路部35、第二输出谐波处理电路部36、第三输出谐波处理电路部37和输出基波匹配电路部38分别是开路短截线。
[0064] 主线路部34在一端与晶体管10的漏极11相连,并且在另一端与输出部60相连。第一输出谐波处理电路部35、第二输出谐波处理电路部36和第三输出谐波处理电路部37的每一个的一端与主线路部34的公共连接部分相连。输出基波匹配电路部38在其一端与主线路部34相连。这里在主线路部34中,按顺序布置了与晶体管10的漏极11的连接部分、与第一至第三输出谐波处理电路部35至37的公共连接部分、与输出基波匹配电路部38的连接部分以及与输出部60的连接部分。
[0065] 应该注意的是需要将与公共连接部分相连的多个输出谐波处理电路部35至37的部分以及在公共连接部分的两侧上延伸的主线路部34两者尽可能等角地相连,以抑制相互影响。
[0066] 描述当制造图4A所示的输入功率处理电路部70和图4B所示的输出功率处理电路部33并测量其特性时的结果。
[0067] 图5是示出了在本发明实施例的实现示例中的高效率功率放大器的特性测量结果的史密斯圆图。在图5的史密斯圆图中示出了四个点51a、52a、53a和54a作为理论值,以及四个点51b、52b、53b和54b作为实际测量值。点51a示出了基波功率分量的理论值。点52a示出了二次谐波功率分量的理论值。点53a示出了三次谐波功率分量的理论值。点54a示出了四次谐波功率分量的理论值。点51b示出了基波功率分量的测量值。点52b示出了二次谐波功率分量的测量值。点53b示出了三次谐波功率分量的测量值。点54b示出了四次谐波功率分量的测量值。
[0068] 可以从这些点51b、52b、53b和54b的每一个中读取电压Vn、电流In以及电压Vn和电流In之间的相位差θn。这里,n示出了1至4的整数,“1”示出了基波功率分量,并且“2”至“4”示出了二次至四次谐波功率分量。在以下的“表1”中示出了针对基波功率分量和二次至四次谐波功率分量 的每一个的电压Vn、电流In和相位差θn的测量值。应该注意的是在以下的“表1”中也示出了在图5的史密斯圆图中未示出的五次谐波功率分量。
[0069] 表1
[0070]  ω0 2ω0 3ω0 4ω0 5ω0
Vn(V) 18.7 1.56 2.2 0.57 0.57
In(mA) 400 50 80 20 8
θn(度) 120.4 -91.3 86.7 -99 176.9
[0071] 如从“表1”中可以看出的,确定了在经历输出功率的无功功率控制的二次至四次谐波功率分量中,电压和电流之间的相位差的绝对值在86.7°至99°的范围内,即电压和电流几乎彼此正交。换句话说,如果电压和电流之间的相位差的绝对值是90°,功率因子变为零,使得完全执行了无功功率控制。二次至四次谐波功率分量近似处于这种状态。然而,五次谐波功率分量在无功功率控制的目标之外,并且不限于此。也就是说,如果电压和电流之间的相位差的绝对值是0或180°,功率因子变成100%以便执行对于有效功率的完全控制,并且五次谐波功率分量近似处于这种状态。此外,所需基波功率分量具有电压和电流之间120.4°的相位差绝对值,并且确定了基波功率分量经受无功功率控制。这种相位差示出了将有效功率和无功功率进行混合的状态,并且实际上可以说存在足够的效果。
[0072] 图6是示出了根据本发明实施例的实现示例的高效率功率放大器在5.7GHz频带的功率效率的测量结果的曲线组。图6的曲线组包含第一至第三曲线6a至6c。第一曲线6a以分贝(dBm)示出了输出功率Pout对输入功率Pin。第二曲线6b以百分比(%)示出了功率附加效率PAE对输入功率Pin。第三曲线6c以百分比(%)示出了栅极效率ηD对输入功率Pin。
[0073] 在图6的测量结果中,在5.7GHz频带中获得了90.7%的栅极效率和79.5%的功率附加效率PAE。将该结果与传统技术中功率放大器的情况进行比较。以下“表2”示出了根据本发明实施例的实现示例的高效率功率放大器的测量结果以及在第一至第五传统技术中功率放大器的测量结果。
[0074] 表2
[0075]
[0076] 在上述“表2”中,第一传统技术是P.Colantonio、F.Gianni、R.Giofre、E.Limiti、A.Serino、M.Peroni、P.Romanini和C.Proietti,“A C-band high efficiency second-harmonic-tuned hybrid  Power  amplifier in GaN  technology”(IEEE Trans.Microw.Theory Tech.,vol.54,No.6,pp.2713-2722,2006年6月)。第二传统技术是Y.Hao、L.Yang、X.Ma、J.Ma、M.Cao、C.Pan、C.Wang和J.Zhang,“Hi曲-Performance Microwave Gate-Recessed  AlGaN/AlN/GaN MOS-HEMT With73%Power-Added Efficiency”(IEEE Electron Device Lett.,vol.32,No.5,pp.626-628,2011年5月)。第三传统技术是R.Negra和W.Bachtold,“BiCMOS MMIC class-E power amplifierfor5to6GHz wireless communicati on systems”(Proc.35thEur.Microw.Conf.,Paris,France,2005年
10月,pp.445-448)。第四传统技术是Y.Tsuyama、K.Yamanaka、K.Namura、S.Chaki和N.Shinohara,“Internally-matched GaN HEMT high efficiency power amplifier for SPS”(IEEE MTT-S Int.Microw.Works.Dig.,Kyoto,Japan,2011年5月,pp.41-44)。第五传统技术是K.Kuroda、R.Ishikawa、K.Honjo,“Parasitic compensation design technique for a C-band GaN HEMT class-F amplifier”(IEEE Trans.Microw.Theory Tech.,vol.58,No.11,pp.2741-2750,2010年11月)。
[0077] 如从“表2”中可以看出的,与传统技术中(第五传统技术的)的最大值79.9%相比较,在根据本发明实施例的实现示例中实际上实现了栅极效率中10%或以上的显著提高。
[0078] 通过向图2所示的本发明实施例中的高效率功率转换器施加以下变 化来实现根据本发明实施例的另一实现示例的高效率功率转换器。也就是说,通过使用诸如电容和电感之类的集总恒定电路形成输出功率处理电路部。因为本实施例中的高效率功率放大器的其他结构和操作与图2中所示的本发明实施例的结构和操作相同,因此省略进一步的详细描述。
[0079] 通过施加上述变化,本实施例中的高效率功率放大器变得易于用于电动车辆的非接触型充电系统中的电力传输设备,所述非接触型充电系统使用MHz频带。
[0080] 可以无技术冲突的范围内对本发明的上述实施例和实现示例彼此自由组合。例如,在根据图3所示实施例的实现示例的高效率功率放大器中,可以使用在实施例的其他实现示例中描述的集总恒定电路来形成输入功率处理电路部和输出功率处理电路部。
QQ群二维码
意见反馈