作为在近年来的电子设备内部使用的记录介质，多使用以硬盘为代表的 磁记录再现装置。在这样的磁记录再现装置中，对用于再现磁记录的数据的 磁头使用MR(Magneto Resistive，磁阻)元件。MR元件的电阻值由于磁通 的变化而变化，因此通过在流过规定的偏置电流的状态下测定两端的电压， 从而能够将记录在磁记录介质上的信息变换成电压而读出。
已知这样的MR元件的耐压低，对于静电等噪声非常弱(专利文献1)。 另一方面，随着磁记录再现装置的容量的增大，作为MR元件逐渐使用可高 密度化的GMR(Giant Magneto Resistive，巨磁阻)元件、TMR(Tunneling Magneto Resistive，隧道磁阻)元件等，但这些元件耐压更低，其保护技术成 为重要的课题。

在具有上述MR元件的磁记录再现装置中，存在如下的课题。
图6表示一般的磁记录再现装置的磁头周边部分的结构。如图6所示， 磁记录再现装置100中设有再现头10和记录头12，并包括对各个磁头提供 偏置的磁头驱动电路200。磁头驱动电路200包含再现头驱动电路14以及记 录头驱动电路16，它们被集成为一体。
再现头10和记录头12被接近于作为磁记录介质的盘而设置，另一方面， 磁头驱动电路200被设置在远离磁头的位置的情况很多，其之间由四条布线 Rx、Ry、Wx、Wy围绕。由于这些布线以数厘米的距离互相接近围绕，因此 布线之间的寄生电容不能被忽视。
这里，在磁记录再现装置100进行记录工作的情况下，记录头驱动电路 16高速地转换(switching)流入记录头12的写入电流，但该写入电流经由上 述布线之间的寄生电容而对再现头10一侧的布线Rx、Ry进行串扰。其结果， 再现头10两端的电压随着记录工作时的写入电流的转换而变动，因此可能对 再现头10的寿命、可靠性产生影响。
这里，为了保护再现头10，考虑将在记录工作时对再现头10提供恒流 的恒流源接地，并且将再现头10的两端的电位固定的方法。但是在该方法中， 在转移到再现工作时，恢复恒流源消耗时间，存在妨碍高速的记录、再现的 问题。此外，在设置了用于高速恢复的电路的情况下，电路的规模增大。
本发明鉴于这样的课题而完成，其目的在于提供一种在磁记录再现装置 中用于对再现头进行保护而不会对电路工作产生影响的技术。
本发明的某一方式涉及磁头驱动电路。该磁头驱动电路包括：第一、第 二端子，应被连接在再现头元件的两端；可变阻抗元件，与再现头元件并联 连接在第一、第二端子之间；以及控制部分，控制可变阻抗元件的阻抗。控 制部分在记录工作中降低可变阻抗元件的阻抗。
根据该方式，在磁记录再现装置所使用的磁头驱动电路中，通过降低在 记录工作中与再现头元件并联设置的可变阻抗元件的阻抗，从而能够降低第 一、第二端子之间的有效的电阻值，并且通过降低对再现头元件施加的电压 从而能够保护再现头元件。
可变阻抗元件的记录工作中的阻抗也可以被设定为与再现头元件的阻抗 相同程度或其以下。
可变阻抗元件可以是漏极、源极分别连接在第一、第二端子，而且栅极 连接在控制部分的MOS晶体管。
通过控制部分，在记录工作时使MOS晶体管的栅极-源极间电压比阈值 电压大，从而能够使晶体管导通，在第一、第二端子之间插入与晶体管的导 通电阻相当的电阻。其结果，由于在记录工作时流入再现头元件的电流的一 部分流入MOS晶体管，因此能够保护再现头元件。此外，由于MOS晶体管 截止时的电阻值非常高，因此能够降低在再现工作时对电路产生的影响。
可变阻抗元件也可以包含：P型MOS晶体管，其漏极、源极分别连接到 第一、第二端子，栅极连接在控制部分；以及N型MOS晶体管，其源极、 漏极分别连接到第一、第二端子，栅极连接在控制部分。
通过在第一、第二端子之间并联连接P型MOS晶体管和N型MOS晶体 管，从而不论第一、第二端子被设定在哪个电位的情况下，由于至少一个MOS 晶体管能够导通，因此能够更可靠地实现再现头元件的保护。
本发明的其他方式是磁头驱动电路。该磁头驱动电路包括：第一、第二 端子，应被连接在再现头元件的两端；以及电压箝位元件，与再现头元件并 联连接在第一、第二端子之间，磁头驱动电路使电压箝位元件工作，以使在 记录工作中对再现头元件施加的电压成为规定的电压以下。
根据该方式，即使在记录工作中被提供给记录头的电流信号通过串扰而 混入到再现头一侧的情况下，通过防止在再现头元件上施加超过规定电压的 电压，从而能够保护再现头元件。
本发明的其它方式是磁记录再现装置。该装置具有上述磁头驱动电路。
本发明的其它方式是对保护方法磁记录介质记录、再现数据的磁记录再 现装置的再现头保护方法。该再现头保护方法在记录工作中将再现头元件的 两端阻抗降低。
根据该方式，在记录工作中，即使在再现头一侧流过由于串扰等而引起 的电流，由于阻抗低，因此也能够将再现头元件两端的压降抑制得小，并且 能够保护再现头元件。
另外，以上的构成元件的任意组合或本发明的构成元件或在方法、装置、 系统等之间相互置换表现的结果，作为本发明的方式都有效。
根据本发明的磁头驱动电路、磁记录再现装置以及再现头保护方法，在 磁记录再现装置中能够保护再现头而不会对电路工作产生影响。
附图说明
图1是表示本实施方式的磁记录再现装置的结构的电路图。
图2是表示可变阻抗元件的结构的电路图。
图3是表示不使可变阻抗元件工作的情况下的写模式时的各布线Rx、Ry、 Wx、Wy的信号波形的图。
图4是表示在实施方式的磁记录再现装置中，使可变阻抗元件工作的情 况下的写模式时的各布线Rx、Ry、Wx、Wy的信号波形的图。
图5是表示可变阻抗元件的结构的变形例的电路图。
图6是一般的磁记录再现装置的磁头周边部分的结构图。
标号的说明
10再现头，12记录头，14再现头驱动电路，16记录头驱动电路，18控 制部分，20可变阻抗元件，100磁记录再现装置，200磁头驱动电路。

图1是表示实施方式的磁记录再现装置100的结构的电路图。该磁记录 再现装置100是将信息写入未图示的磁盘中，或者读出信息的硬盘装置，包 含再现头10、记录头12、磁头驱动电路200。
在该磁记录再现装置100中，记录头12上安装有线圈，并且被与高速旋 转的磁盘接近配置。在该记录头12的线圈中流过与应记录的信息对应的信号 电流时，产生感应磁场，磁盘由从磁隙中漏出的磁通而磁化，从而写入信息。
再现头10包含阻值根据磁通而变化的MR元件，由于其电阻值根据从对 应于写入的信息而被磁化的磁盘中发生的磁通而变化，因此能够将磁信号变 换为电信号后读出。
磁头驱动电路200是用于驱动控制再现头10以及记录头12的电路，将 再现头驱动电路14、记录头驱动电路16、控制部分18、可变阻抗元件20集 成为一体。该磁头驱动电路200进行分时切换，以在再现工作时切换为读模 式，在记录工作时切换为写模式。
记录头驱动电路16通过写入布线Wx、Wy与记录头12连接。记录头驱 动电路16在写模式时成为有效(active)，根据写入磁盘中的信息来控制记录 头12中流过的电流。
与再现头驱动电路14的输入输出端子相当的第一端子102以及第二端子 104通过读入布线Rx、Ry与再现头10连接。再现头驱动电路14在读模式时 成为有效，对再现头10提供一定的偏置电流Ibias。再现头的MR元件的电 阻值依赖于磁盘的磁通而变化，如果将该电阻值写作Rmr，则再现头10的两 端的压降Vmr由Vmr＝Rmr×Ibias得到。通常，MR元件的电阻值为数十Ω 左右，通过流过数mA的偏置电流从而能够得到0.1V到1V左右的压降。再 现头驱动电路14通过将再现头10的压降、即第一端子102以及第二端子104 之间的电压进行差动放大而被写入磁盘中的信息作为电信号取出。
读入布线Rx、Ry以及写入布线Wx、Wy从磁头驱动电路200到再现头 10以及记录头12之间被平行地铺设在FPC(Flexible Printed Circuit，柔性印 刷电路板)上。从而，在各布线之间存在未图示的寄生电容。
可变阻抗元件20被设置在第一端子102以及第二端子104之间，其阻抗 相应于从控制部分18输入的控制信号Vcnt而变化。控制部分18对可变阻抗 元件20输出控制信号Vcnt，在读模式中分别将可变阻抗元件20的阻抗设定 得高，在写模式中将可变阻抗元件20的阻抗设定得低。
图2是表示可变阻抗元件20的结构的电路图。将写模式时的第一端子 102以及第二端子104的电压分别设为Vx、Vy时，Vx-Vy＝Vmr成立。
在图2中，可变阻抗元件20由N型MOS晶体管构成。该MOS晶体管 的漏极以及源极分别连接到第一端子102以及第二端子104，并且在栅极上 被输入从控制部分18输出的控制信号Vcnt。
控制部分18作为控制信号Vcnt，在写模式中输出高电平，在读模式中输 出低电平。作为控制信号Vcnt，高电平被输出，如果Vcnt-Vy＞Vt，则作为 可变阻抗元件20的MOS晶体管导通。这里，Vt是MOS晶体管的栅极-源 极阈值电压。
MOS晶体管的栅极长度以及栅极宽度设定为，使漏极-源极间的导通电 阻Ron与连接在第一端子102以及第二端子104之间的再现头10的电阻值 Rmr相同程度或为其以下。
图2的可变阻抗元件20也可以由P型的MOS晶体管构成。在该情况下， 将源极以及漏极分别连接到第一端子102以及第二端子104。作为控制信号 Vcnt，在写模式下从控制部分18输出低电平，在读模式下从控制部分18输 出高电平。作为控制信号Vcnt输出低电平，如果Vx-Vcnt＞Vt，则作为可变 阻抗元件20的MOS晶体管导通。
下面说明如以上这样构成的磁头驱动电路200以及磁记录再现装置100 的工作。为了使本发明的效果更明确，首先说明不使可变阻抗元件20工作的 情况。图3表示不使可变阻抗元件20工作的情况下的写模式时的各布线Rx、 Ry、Wx、Wy的信号波形。
在图3中，横轴表示时间，纵轴表示电流、电压。纵轴、横轴的刻度为 了容易观看而根据需要进行了放大、缩小，因此与实际的刻度不同。
在写模式下，在记录头12中流过电流，该电流的方向相应于写入磁盘的 数据而反转。从而，如图3所示，在写入布线Wx、Wy中出现的信号呈现相 应于电流的方向而变化的时间波形。
另一方面，在写模式中，经由读入布线Rx、Ry，从再现头驱动电路14 对再现头10提供一定的偏置电流Ib。在写模式下，由于再现头10不受磁盘 的磁场的影响，因此再现头10的电阻值Rmr成为一定值。从而，读入布线 Rx、Ry的电压波形Vx、Vy都应取一定值。
但是，如上所述，由于读入布线Rx、Ry以及写入布线Wx、Wy被接近 设置，因此通过布线之间的寄生电容，写入布线Wx、Wy的信号分量经由寄 生电容耦合到读入布线Rx、Ry中。其结果，如图3所示，读入布线Rx、Ry 中分别出现在写入布线Wx中传播的信号分量。这里，由于各布线之间的寄 生电容与其距离呈反比例，因此比写入布线Wx近的读入布线Ry的信号分量 表现得大，反之在远的读入布线Rx中，振幅表现得小。
如图3所示，第一端子102以及第二端子104之间的电压Vmr由偏置电 流Ib引起的直流分量Ib×Rmr和图中ΔV所示的布线之间的串扰而引发的信 号分量的合计得到。该第一端子102以及第二端子之间的电压Vmr被施加到 再现头10。图3中虚线所示的电压Vth如果假定为再现头10的耐压，则在 由于布线之间的串扰而耦合了大的信号的情况下，发生超过再现头10的MR 元件的耐压的电压，可能对再现头10的可靠性带来影响。
为了保护再现头10，在图1以及图2所示的本实施方式的磁记录再现装 置100中，使用可变阻抗元件20抑制对再现头10施加的电压。以下，说明 其工作。
在读模式中，由于控制部分18输出低电平作为控制信号Vcnt，因此作为 可变阻抗元件20的MOS晶体管截止。此时的MOS晶体管的漏极-源极之 间的阻抗相对于再现头10的阻抗大几位，因此在写入时能够忽视其影响。
在从读模式切换为写模式时，控制部分18将控制信号Vcnt切换为高电 平。其结果，作为可变阻抗元件20的MOS晶体管导通，漏极-源极之间的 阻抗成为导通电阻Ron。其结果，在图2中，在第一端子102以及第二端子 104上连接电阻值Ron的元件。即，在写模式时，第一端子102以及第二端 子104之间的阻抗Zr为Zr＝Rmr×Ron/(Rmr+Ron)。这里，例如假设MOS 晶体管的导通阻抗Ron与再现头10的阻抗Rmr相等，则第一端子102以及 第二端子104之间的阻抗Zr为Zr＝Rmr/2，成为不设置可变阻抗元件20的情 况下的1/2倍。
图4表示在本实施方式的磁记录再现装置100中，使可变阻抗元件20工 作的情况下的写模式时的各布线Rx、Ry、Wx、Wy的信号波形。
在读入布线Rx、Ry的电压Vx、Vy中，与图3的情况同样，存在来自写 入布线Wx、Wy的信号耦合，出现其信号分量。
这里，着眼于读入布线Rx、Ry之间的电位差。如上所述，在写模式下， 第一端子102、第二端子104之间的阻抗成为不使可变阻抗元件20工作的情 况下的1/2。因此，在第一端子102以及第二端子104之间，即再现头10的 两端施加的电压Vmr的直流分量成为Vmr＝Ib×Zr＝Ib×Rmr/2，其成为图3 所示的不设置可变阻抗元件20的情况下的1/2。
进而，由于第一端子102、第二端子104之间的阻抗变低，因此从写入 布线Wx、Wy分别耦合在读入布线Rx以及Ry中的信号分量的振幅ΔVx、 ΔVy为相同程度。此时，在再现头10的两端施加的电压Vmr中，由布线之 间的串扰引发的信号分量ΔV的振幅也变小。
其结果，由于第一端子102以及第二端子104之间的电位差Vmr低于由 虚线表示的再现头10的耐压Vth，因此即使在由于布线之间的串扰而从写入 布线Wx、Wy对读入布线Rx、Ry耦合了大的信号的情况下，也能够防止发 生超过了再现头10的MR元件的耐压的电压，并且能够保护再现头10。
如以上这样，根据本实施方式的磁记录再现装置100，在连接再现头10 的第一端子102、第二端子104之间设置可变阻抗元件，在不使用再现头10 的写模式时，通过降低其阻抗从而能够减少在再现头10中流过的电流，并且 限制施加的电压，并且可以保护再现头10。
此外，根据本实施方式，由于在写模式时在再现头10中也继续提供偏置 电流Ib，因此不需要停止再现头驱动电路14内部的恒流源的工作。其结果， 在从写模式切换到读模式时，由于不发生与恒流源的再起动相伴的时间延迟， 因此能够迅速地转移到读模式。
写模式和读模式之间的切换时间影响到对磁盘写入、读入数据的速度。 与以往这样在进行再现头驱动电路14内部的恒流源的停止、起动的情况下所 需的数微秒相比，如本实施方式的磁记录再现装置100这样，将MOS晶体管 用作可变阻抗元件20的情况下，阻抗的切换所需的时间成为数百纳秒以下的 数量级。从而，与以往相比，能够在短时间内切换记录、再现，并且能够保 护再现头10而不会招致磁记录再现装置100的速度降低。
上述实施方式为例示，本领域技术人员应当理解，这些各构成元件和各 处理过程的组合可以有各种变形例，而且这样的变形例也属于本发明的范围。
例如，在实施方式中，由单一的MOS晶体管构成可变阻抗元件20，但 也可以如图5所示这样构成。图5是表示可变阻抗元件20的结构的变形例的 电路图。在图5的变形例中，可变阻抗元件20包含N型的MOS晶体管20n 以及P型的MOS晶体管20p。
P型MOS晶体管20p的漏极、源极分别连接到第一端子102、第二端子 104。而且，N型MOS晶体管20n的源极、漏极分别连接到第一端子102、 第二端子104。在这些MOS晶体管20n、20p的栅极上输入从控制部分18输 出的控制信号Vcnt、Vcnt’。
控制部分18作为控制信号Vcnt，在写模式中输出高电平，在读模式中输 出低电平。此外，作为控制信号Vcnt’，在写模式中输出低电平，在读模式中 输出高电平。其结果，在写模式中，MOS晶体管20n、20p两者截止，在读 模式中MOS晶体管20n、20p两者导通。
这样，通过并联设置N型和P型的MOS晶体管，从而能够降低写模式 时的第一端子102和第二端子104之间的阻抗Zr，并且能够降低对再现头10 施加的电压。
进而，在写入布线Rx、Ry的电位Vx、Vy由于串扰引起的信号分量而变 动的情况下等，认为其中一个MOS晶体管的栅极-源极间电压变动，晶体管 截止。这里，通过并联设置两个互补的晶体管，从而由于其中一个晶体管持 续导通，因此能够进行更可靠的再现头10的保护。
在实施方式中，可变阻抗元件20的阻抗被设定得与再现头10的阻抗Rmr 相等，但不限定于此。该阻抗的值根据再现头10的耐压Vth、串扰引起的信 号分量的振幅等而适当地决定即可。
在由MOS晶体管构成可变阻抗元件20的情况下，由于由晶体管的大小、 即栅极长度以及栅极宽度决定导通电阻Ron，因此最好也考虑其面积来决定 导通电阻Ron。
此外，在实施方式中，作为可变阻抗元件20，以MOS晶体管为例进行 了说明，但也可以使用其它的一般使用的可变阻抗元件。
进而，可变阻抗元件20和控制部分18，可以如图1所示这样与磁头驱 动电路200集成为一体，也可以在其外部另外构成。关于采样哪种结构，根 据半导体的制造工艺和要求的特性、成本等来选择即可。
进而，本实施方式的磁头驱动电路200以及使用它的磁记录再现装置100 可以归纳如下。即，可变阻抗元件20也可以考虑在应连接到再现头10的两 端的第一端子102、第二端子104之间进行电压箝位，以使在写模式中施加 到再现头10的电压成为规定的电压以下的箝位元件。从而，代替可变阻抗元 件，或者与可变阻抗元件一同，与再现头10并联设置具有其它的电压箝位功 能的电路元件，并在写模式下使其工作，从而也能够得到同样的效果。
在实施方式中，说明了使用磁盘的磁记录再现装置100，但本发明的再 现头保护技术不限定于此，作为其它的磁记录介质同样可以也可以应用于圆 盘形的软盘存储装置、螺旋扫描型的图像记录装置(VTR)、或者卡式磁卡等 中。
产业上的可利用性
根据本发明的磁头驱动电路、磁记录再现装置以及再现头保护方法，在 磁记录再现装置中，能够保护再现头而不对电路工作产生影响。
专利文献1：日本专利特开平6-176558号公报