Single-ended input to differential-ended output low noise amplifier

本発明は、信号処理回路に関し、特に、シングルエンド入力／差動エンド出力低雑音増幅器に関するものである。

シングルエンドアンテナは、広く用いられているタイプのアンテナである。 しかし、信号のダウンコンバージョン用のイメージ抑圧ミキサは、差動エンド入力のダブルバランスドミキサによって実施される。 シングルエンドアンテナによって受けられたシングルエンド入力信号は、差動エンド出力信号に変換されなければならない。 よって、アンテナで受けられた信号は、イメージ抑圧ミキサでダウンコンバージョンした後、後処理される。

シングルエンド入力信号を差動エンド出力信号に変換する２つの従来の方法がある。 １つは、図１に示されたシングルエンド入力／差動エンド出力増幅回路１００であり、バラン１２と差動エンド入力／差動エンド出力増幅器１３を含む。 差動エンド入力／差動エンド出力増幅器１３は、低雑音増幅器（ＬＮＡ）であることができる。 この方法は、バラン１２をチップの外側に加えることで行われる。 バラン１２は、２つの入力を有し、１つはアンテナ１１に接続され、もう１つは接地に接続される。 バラン１２の２つの出力は、差動エンド入力／差動エンド出力増幅器１３の２つの出力にそれぞれ接続される。 バラン１２は、コンデンサとインダクタから構成される。 バラン１２の１つの入力は、アンテナ１１からのシングルエンド入力信号を受け、シングルエンド入力信号は、差動エンド出力信号に変換される。 シングルエンド入力信号は、ラジオ周波数（ＲＦ）信号であることができる。 続いて、差動エンド出力信号は、差動エンド入力／差動エンド出力増幅器１３に伝送される。 差動エンド入力／差動エンド出力増幅器１３は、差動エンド出力信号を増幅し、差動エンド出力増幅信号を発生する。 よって、シングルエンド入力／差動エンド出力増幅回路１００の差動エンド出力増幅信号は、イメージ抑圧ミキサ１４の２つの入力に伝送され、ダウンコンバージョンできる。

一般的には、差動エンド入力／差動エンド出力増幅器１３とイメージ抑圧ミキサ１４は、チップの中に製作される。 アンテナ１１で受けられた信号がダウンコンバージョンした後、イメージ抑圧ミキサで後処理されなければならないことから、図１に表されるシングルエンド入力／差動エンド出力増幅回路１００の方法が採用される。 図１では、バラン１２は、チップの外側に加えられる。 よって、イメージ抑圧ミキサ１４は、差動エンド出力増幅信号を受けることができ、続いて後処理される。 この方法が追加の部品を必要とすることから、チップモジュールのコストが上がる可能性がある。

図２は、もう１つのシングルエンド入力／差動エンド出力増幅回路２００であり、シングルエンド入力／シングルエンド出力増幅器２２とシングルエンド入力／差動エンド出力誘導変換器２３を含む。 シングルエンド入力／シングルエンド出力増幅器２２は、低雑音増幅器（ＬＮＡ）であることができる。 この方法は、シングルエンド入力／差動エンド出力誘導変換器２３をシングルエンド入力／シングルエンド出力増幅器２２とイメージ抑圧ミキサ２４を含むチップの外側に加えることで行われる。 アンテナ２１は、シングルエンド入力／シングルエンド出力増幅器２２に接続される。 シングルエンド入力／シングルエンド出力増幅器２２の出力は、シングルエンド入力／差動エンド出力誘導変換器２３の入力に接続される。 アンテナ１２は、シングルエンド入力信号を受け、シングルエンド入力／シングルエンド出力増幅器２２に伝送される。 シングルエンド入力信号は、ラジオ周波数（ＲＦ）信号であることができる。 シングルエンド入力／シングルエンド出力増幅器２２は、シングルエンド信号を増幅信号に増幅し、続いてシングルエンド入力／差動エンド出力誘導変換器２３に伝送される。 シングルエンド入力／差動エンド出力誘導変換器２３は、増幅信号を差動エンド出力信号に増幅する。 よって、シングルエンド入力／差動エンド出力増幅回路２００の差動エンド出力増幅信号は、イメージ抑圧ミキサ２４の２つの入力に伝送される。

しかし、図２に表されたシングルエンド入力／差動エンド出力増幅回路２００は、シングルエンド入力／差動エンド出力誘導変換器２３をチップに加えることで行われる。 コンデンサとインダクタから構成されたシングルエンド入力／差動エンド出力誘導変換器２３は、追加部品のためのコストが減少されても大きなダイ面積を必要とする。

図２に表されるように、現在の技術では、接地負端子の差動増幅ペア回路を用いてシングルエンド入力／差動エンド出力誘導変換器２３に置き換える。 図３Ａは、従来のシングルエンド入力／差動エンド出力増幅回路３００である。 アンテナ３１は、シングルエンド入力／シングルエンド出力増幅器３２に接続される。 シングルエンド入力／シングルエンド出力増幅器３２は、低雑音増幅器（ＬＮＡ）であることができる。 シングルエンド入力／シングルエンド出力増幅器３２の出力増幅信号は、接地負端子の差動増幅ペア回路３３の入力に接続される。

図３Ｂは、接地負端子３３の差動増幅ペア回路であり、第１トランジスタ３０１、第２トランジスタ３０２、第１レジスタ３０３、第２レジスタ３０４、電流源３０５、コンデンサ３０６、第１出力３０７、第２出力３０７'、電圧源ＶＤＤ、接地ＶＳＳと、第１節点３Ａを含む。 第１トランジスタ３０１のゲートは、シングルエンド入力／シングルエンド出力増幅器３２の出力に接続される。 第１トランジスタ３０１のドレインは、第１出力３０７に接続される。 第１トランジスタ３０１のソースは、第１節点３Ａに接続される。 第２トランジスタ３０２のゲートは、コンデンサ３０６に接続される。 第２トランジスタ３０２のドレインは、第２出力３０７'に接続される。 第２トランジスタ３０２のソースは、第１節点３Ａに接続される。 第１レジスタ３０３は、第１出力３０７と電圧源ＶＤＤの間に接続される。 第２レジスタ３０４は、第２出力３０７'と電圧源ＶＤＤの間に接続される。 電流源３０５は、第１節点３Ａと接地ＶＳＳの間に接続される。 コンデンサ３０６は、第２トランジスタ３０２と接地ＶＳＳの間に接続される。 よって、シングルエンド入力／差動エンド出力増幅回路３００の差動エンド出力信号は、第１出力３０７と第２出力３０７'によってイメージ抑圧ミキサ３４の２つの入力に伝送され、ダウンコンバージョンできる。

しかし、従来の接地負端子３３の差動増幅ペア回路は、シングルエンド入力／差動エンド出力誘導変換器２３に置き換えて用いられ、チップ面積を縮小する。 シングルエンド入力／差動エンド出力増幅回路３００の出力の差動エンド出力信号の品質は、チップより発生された雑音によって影響される可能性があり、そのバイパスコンデンサ３０６によって接地負端子３３の差動増幅ペア回路の入力に接合される可能性がある。

増幅器とシングルエンド入力／差動エンド出力変換回路を含むシングルエンド入力／差動エンド出力増幅器を提供する。

シングルエンド入力／差動エンド出力増幅回路の実施例は、増幅器とシングルエンド入力／差動エンド出力変換回路を含む。 入力信号を増幅信号に増幅する増幅器は、入力信号を受ける入力と第１入力を含む。 増幅信号を差動信号ペアに変換するシングルエンド入力／差動エンド出力変換回路は、第１出力に接続された第１ゲート、第２出力に接続された第１第１端子と、第１節点に接続された第１第２端子を有する増幅信号を受ける第１トランジスタ、第２ゲート、第３入力に接続された第２第１端子と、第１節点に接続された第２第２端子を有する第２トランジスタ、第２出力と第２ゲートの間に接続された第２コンデンサ、第２出力と電圧源の間に接続された第１レジスタ、第３出力と電圧源の間に接続された第２レジスタと、第１節点と接地の間に接続された電流源を含む。

信号処理回路のもう１つの実施例は、増幅信号を入力信号に増幅する増幅器、シングルエンド入力／差動エンド出力変換回路と、イメージ抑圧ミキサを含む。 増幅信号を入力信号に増幅する増幅器は、前記入力信号を受ける入力と、第１入力を含む。 増幅信号を差動信号ペアに増幅するシングルエンド入力／差動エンド出力変換回路は、前記第１入力に接続された第１ゲート、第２出力に接続された第１第１端子と、第１節点に接続された第１第２端子を有する増幅信号を受ける第１トランジスタ、第２ゲート、第３出力に接続された第２第１端子と、第１節点に接続された第２第２端子を有する第２トランジスタ、第２出力と第２ゲートの間に接続された第２コンデンサ、第２出力と電圧源の間に接続された第１レジスタ、第３出力と電圧源の間に接続された第２レジスタと、第１節点と接地の間に接続された電流源を含む。 イメージ抑圧ミキサは、第２出力に接続された第１信号入力端子と、第３出力に接続された第２信号入力端子を含む。

本発明の実施例に基づくと、シングルエンド入力／差動エンド出力増幅器は、小さいダイ寸法、低雑音指数と、高利得のシングルエンド入力／差動エンド出力増幅器の集積回路である。 また、図２に示す従来のバランと図２に示すインダクタとコンデンサから構成された従来のシングルエンド／差動エンド変換器がシングルエンド入力／差動エンド増幅器のシングルエンド／差動エンド変換器で置き換えられることから、チップのダイ寸法が減少されるだけでなく、追加の部品も省かれる。 よって、小さいダイ寸法と低コストの回路が達成できる。

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。

図４Ａは、本発明の実施例に基づいたシングルエンド入力／差動エンド出力増幅器４００の回路であり、シングルエンド入力／シングルエンド出力増幅器４２とシングルエンド／差動エンド変換器４３を含む。 アンテナ４１は、シングルエンド入力／シングルエンド出力増幅器４２の入力に接続される。 その出力は、シングルエンド／差動エンド変換器４３の入力に接続される。 図４Ａに表されたシングルエンド入力／差動エンド出力増幅器４００は、シングルエンド入力／シングルエンド出力増幅器４２とシングルエンド／差動エンド変換器４３の間に接続された第１コンデンサ４５を更に含む。 第１コンデンサ４５は、ＤＣ信号をフィルターするように用いられ、ＡＣ信号のみ、シングルエンド／差動エンド変換器４３に伝送される。

アンテナ４１は、シングルエンド入力信号を受ける。 シングルエンド入力信号は、ラジオ周波数（ＲＦ）信号であることができる。 続いて、シングルエンド入力／シングルエンド出力増幅器４２は、アンテナ４１で受けたシングルエンド入力信号を増幅信号に増幅する。 増幅信号は、シングルエンド／差動エンド変換器４３に伝送され、差動エンド入力信号を発生する。

本発明の１つの実施例では、シングルエンド入力／シングルエンド出力増幅器は、シングルエンド入力／差動エンド出力低雑音増幅器である。 図５は、シングルエンド入力／シングルエンド出力縦列式低雑音増幅器の回路図である。 この実施例では、シングルエンド入力／シングルエンド出力増幅器４２は、縦列式低雑音増幅器である。 シングルエンド入力／シングルエンド出力縦列式低雑音増幅器は、第４トランジスタ５０１、第３トランジスタ５０２、第１インダクタ５０３、第２インダクタ５０４、第３インダクタ５０５、第５コンデンサ５０６、第３レジスタ５０７、バイアス源Ｂｉａｓ、電圧源ＶＤＤと、接地ＶＳＳから構成される。 第４トランジスタ５０１のゲートは、電圧源ＶＤＤに接続される。 第４トランジスタ５０１のドレインは、第１出力５０８に接続される。 第４トランジスタ５０１のソースは、第３トランジスタ５０２のドレインに接続される。 第３トランジスタ５０２のゲートは、第２節点Ａに接続される。 第１インダクタ５０３は、第１節点５０９と第５コンデンサ５０６の間に接続され、第１節点５０９は、アンテナ４１で受けられたシングルエンド入力信号を受けるように用いられる。 第５コンデンサ５０６は、第１インダクタ５０３と第２節点Ａの間に接続される。 第３レジスタ５０７は、第２節点Ａとバイアス源Ｂｉａｓの間に接続される。 第２インダクタ５０４は、電圧源ＶＤＤと第１出力５０８の間に接続される。 第３インダクタ５０５は、第３トランジスタ５０２と接地ＶＳＳの間に接続される。

図４Ａと４Ｂを参照されたい。 図４Ｂは、本発明の実施例に基づいたシングルエンド／差動エンド変換器４３である。 シングルエンド／差動エンド変換器４３は、第１トランジスタ４０１、第２トランジスタ４０２、第１レジスタ４０３、第２レジスタ４０４、電流源４０５、第２コンデンサ４０６、電圧源ＶＤＤと、接地ＶＳＳから構成される。 第１トランジスタ４０１のゲートは、第１コンデンサ４５に接続され、シングルエンド／差動エンド変換器４３の入力としてシングルエンド入力／シングルエンド出力増幅器４２によって出力された増幅信号を受ける。 第１トランジスタ４０１のドレインは、第２出力４０９に接続される。 第１トランジスタ４０１のソースは、第１節点Ｂに接続される。 第２トランジスタ４０２のゲートは、第２コンデンサ４０６に接続される。 第２トランジスタ４０２のドレインは、第３出力４０９'に接続される。 第２トランジスタ４０２のソースは、第１節点Ｂに接続される。 第２コンデンサ４０６は、第２出力４０９と第２トランジスタ４０２のゲートの間に接続され、第１トランジスタ４０１のドレインの電圧レベルを第２トランジスタ４０２のゲートに接続する。 第１トランジスタ４０１は、シングルエンド入力／シングルエンド出力増幅器４２によって出力された増幅信号が高圧レベルの時、オンにされる。 従って、第１トランジスタ４０１のドレインの電圧レベルが減少される。 続いて、電圧レベルは、第２コンデンサ４０６によって第２トランジスタ４０２のゲートに接合される。 よって、第１トランジスタ４０１と第２トランジスタ４０２のゲートは、１８０度の位相差を有する入力信号を受ける。 よって、シングルエンド／差動エンド変換器４３の出力の差動エンド出力信号は、１８０度の位相差を有する。 また、第１レジスタ４０３は、電圧源ＶＤＤと第２出力４０９の間に接続され、第２レジスタ４０４は、電圧源ＶＤＤと第３出力４０９'の間に接続され、電流源４０５は、第１節点Ｂと接地ＶＳＳの間に接続される。

また、シングルエンド入力／差動エンド出力増幅器４００は、第３コンデンサ４０７と第４コンデンサ４０８を更に含む。 第３コンデンサ４０７は、第２出力４０９とイメージ抑圧ミキサ４４の第１信号入力端子４６の間に接続される。 第４コンデンサ４０８は、第３出力４０９'とイメージ抑圧ミキサ４４の第２信号入力端子４６'の間に接続される。 よって、シングルエンド入力／差動エンド出力増幅器４００の差動エンド出力信号は、イメージ抑圧ミキサ４４の第１信号入力端子４６と第２信号入力端子４６'に伝送され、ダウンコンバージョンできる。

シングルエンド／差動エンド変換器４３は、シングルエンド入力／シングルエンド出力増幅器４２によって増幅された増幅信号を１８０度の位相差を有する差動エンド出力信号に変換するように用いられる。 接地負端子のバイパスコンデンサは、シングルエンド／差動エンド変換器４３の差動ペアから取り除かれる。 第２コンデンサ４０６は、負入力端子（第２トランジスタ４０２）のゲートから正入力端子（第１トランジスタ４０１）のドレインに接続される。 基板の雑音は、第２コンデンサ４０６が接地ＶＳＳに直接接続されないことから、回路に接合されないため、回路の雑音が改善される。

本発明の実施例に基づくと、シングルエンド入力／差動エンド出力増幅器４００は、小さいダイ寸法、低雑音指数と、高利得のシングルエンド入力／差動エンド出力増幅器の集積回路である。 また、図２に示す従来のバラン１２と図２に示すインダクタとコンデンサから構成された従来のシングルエンド／差動エンド変換器２３がシングルエンド入力／差動エンド増幅器４００のシングルエンド／差動エンド変換器４３で置き換えられることから、チップのダイ寸法が減少されるだけでなく、追加の部品も省かれる。 よって、小さいダイ寸法と低コストの回路が達成される。

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。 従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。

従来のシングルエンド入力／差動エンド出力増幅回路である。

従来のシングルエンド入力／差動エンド出力増幅回路である。

従来のシングルエンド入力／差動エンド出力増幅回路である。

従来の接地負端子３３の差動増幅ペア回路である。

本発明の実施例に基づいたシングルエンド入力／差動エンド出力増幅回路である。

本発明の実施例に基づいたシングルエンド／差動エンド変換回路である。

本発明の実施例に基づいたシングルエンド入力／シングルエンド出力縦列式低雑音増幅器である。

符号の説明

３Ａ、Ａ、Ｂ 節点１１、２１、３１、４１ アンテナ１２ バラン１３、２２、３２、４２ 差動エンド入力／差動エンド出力増幅器１４、２４、３４、４４ イメージ抑圧ミキサ２３、４３ シングルエンド入力／差動エンド出力誘導変換器３３ 接地負端子の差動増幅ペア回路４６、４６' 入力端子１００、２００、３００、４００ シングルエンド入力／差動エンド出力増幅回路３０１、３０２、４０１、４０２、５０１、５０２ トランジスタ３０３、３０４、４０３、４０４、５０７ レジスタ３０５、４０５ 電流源３０６、４５、４０６、４０７、４０８、５０６ コンデンサ３０７、３０７'、４０９、４０９'、５０８ 出力端子５０３、５０４、５０５ インダクタＢｉａｓ バイアス源ＶＳＳ 接地