電力増幅回路

本発明は、電力増幅回路に関する。

携帯電話等の移動体通信機に搭載される電力増幅回路においては、一般的に、増幅器としてバイポーラトランジスタが用いられる。バイポーラトランジスタは、トランジスタ素子の温度が上昇するとコレクタ電流が増加し、これによりさらに温度が上昇してコレクタ電流が増加する、という熱的な正帰還特性を有する。従って、温度上昇によるコレクタ電流の増加を抑制するため、例えばバイポーラトランジスタのベースと、ベースバイアス電圧供給端子との間に、抵抗素子(以下、「バラスト抵抗」とも呼ぶ。)を挿入する構成が知られている。

このようなバラスト抵抗を備えた構成においては、入力信号の電力レベルの増大に伴いベースバイアス電圧供給端子から増幅器のベースに流れる電流が増加すると、バラスト抵抗における電圧降下が大きくなるため、増幅器のベース電圧が低下する。これにより、コレクタ電流の振幅がベース電流の振幅に伴わず、電力利得が低下する現象(以下、「ゲインコンプレッション」とも呼ぶ。)を生じ得る。

当該ゲインコンプレッションの抑制のため、例えば特許文献1には、直流成分は遮断し、交流成分は通過させるインピーダンス回路を備える電力増幅器が開示されている。当該構成によれば、ベースバイアス電圧供給端子からバイポーラトランジスタのベースに流れる電流が増加しても、当該電流の一部がインピーダンス回路に流れることにより、バラスト抵抗における電圧降下を低減することができる。また、外部制御信号によりインピーダンス回路のインピーダンスを変化させることによって、インピーダンス回路とバラスト抵抗に流れる電流の電流量の割合を調整することができる。

特開2005−6212号公報

特許文献1に開示される構成では、大信号入力時にインピーダンス回路に含まれるバイポーラトランジスタのエミッタに信号振幅が伝わると、当該信号振幅がバイポーラトランジスタのベース・エミッタ間の寄生容量を経由してベースに伝播し得る。ここで、当該構成では、当該バイポーラトランジスタのベースに抵抗素子を経由して制御電圧が供給されるため、エミッタ電圧の振動に伴ってベース電圧も振動し得る。これにより、当該バイポーラトランジスタのコレクタ・エミッタ間に十分な電流が流れず、バイパス回路としての機能が十分に果たされないという問題がある。

本発明は、かかる事情に鑑みてなされたものであり、大信号入力時におけるゲインコンプレッションを抑制可能な電力増幅回路を提供することを目的とする。

かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、ベースに入力信号が供給され、コレクタから入力信号を増幅した第1増幅信号を出力する第1増幅トランジスタと、第1増幅トランジスタのベースに第1電流又は第1電圧を供給する第1バイアス回路と、第1増幅トランジスタのベースに第2電流又は第2電圧を供給する第2バイアス回路と、第1増幅トランジスタのベースと第1バイアス回路との間に直列接続された第1抵抗素子と、を備え、第2バイアス回路は、アノードに電源電圧が供給されるダイオードと、ダイオードのカソードと接地との間に設けられたインピーダンス回路と、一端がダイオードのカソードとインピーダンス回路との接続点に接続され、他端から第2電流又は第2電圧を第1増幅トランジスタのベースに供給する第1容量素子と、を備える。

本発明によれば、大信号入力時におけるゲインコンプレッションを抑制可能な電力増幅回路を提供することができる。

本発明の第1実施形態に係る電力増幅回路の概略的構成を示すブロック図である。

本発明の第1実施形態に係る電力増幅回路の構成例を示す図である。

本発明の第2実施形態に係る電力増幅回路の構成例を示す図である。

可変抵抗器Radjの構成例を示す図である。

本発明の第3実施形態に係る電力増幅回路の構成例を示す図である。

以下、図面を参照して本発明の一実施形態について説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

図1は、本発明の第1実施形態に係る電力増幅回路の概略的構成を示すブロック図である。図1に示される電力増幅回路100は、例えば携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数(RF:Radio Frequency)信号の電力を増幅するために用いられる。電力増幅回路100は、例えば、2G(第2世代移動通信システム)、3G(第3世代移動通信システム)、4G(第4世代移動通信システム)、5G(第5世代移動通信システム)、LTE(Long Term Evolution)−FDD(Frequency Division Duplex)、LTE−TDD(Time Division Duplex)、LTE−Advanced、LTE−Advanced Pro等の通信規格の信号の電力を増幅する。なお、電力増幅回路100が増幅する信号の通信規格はこれらに限られない。

図1に示されるように、電力増幅回路100は、例えば、入力端子T1、出力端子T2、トランジスタQ1、バイアス回路110,120、容量素子C1及び抵抗素子R1を備える。電力増幅回路100は、入力端子T1に供給された入力信号RFinを増幅し、出力端子T2から増幅信号RFout1(第1増幅信号)を出力する回路である。以下に、各構成要素について詳細に説明する。

トランジスタQ1(第1増幅トランジスタ)は、コレクタに電源電圧(不図示)が供給され、ベースに容量素子C1が直列接続され、エミッタが接地される。トランジスタQ1のベースには、容量素子C1を経由して入力信号RFinが供給され、バイアス回路110から抵抗素子R1を経由してバイアス電流Ibias1が供給され、バイアス回路120からバイアス電流Ibias2が供給される。これにより、トランジスタQ1のコレクタから、入力信号RFinを増幅した増幅信号RFout1が出力される。

なお、トランジスタQ1は複数の単位トランジスタ(フィンガー)が並列接続された構成(すなわち、マルチフィンガー構成)であってもよい。

また、トランジスタQ1は特に限定されないが、本明細書においてはヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のバイポーラトランジスタを例として説明する。以下に説明する他のトランジスタについても同様である。

バイアス回路110(第1バイアス回路)は、バイアス電流Ibias1(第1電流)又はバイアス電圧(第1電圧)を生成し、トランジスタQ1のベースに供給する主要なバイアス回路である。バイアス回路110から供給されるバイアス電流Ibias1に応じて、トランジスタQ1の電力利得が制御される。なお、端子T3からバイアス回路110に供給される電流は定電流であってもよく、又はバイアス電流Ibias1の電流量を制御する制御電流であってもよい。

バイアス回路120(第2バイアス回路)は、バイアス電流Ibias2(第2電流)又はバイアス電圧(第2電圧)を生成し、トランジスタQ1のベースに供給する。バイアス回路120は、入力信号RFinの電力レベルの増大に伴って、バイアス電流Ibias1として供給されていたバイアス電流の交流成分の一部をバイアス電流Ibias2として供給する補助的なバイアス回路である。バイアス回路110,120の具体的な構成例については後述する。

容量素子C1(第2容量素子)は、入力端子T1とトランジスタQ1のベースとの間に直列接続される。容量素子C1は、入力信号RFinの直流成分を除去するカップリングコンデンサである。

抵抗素子R1(第1抵抗素子)は、トランジスタQ1のベースとバイアス回路110の出力との間に直列接続される。抵抗素子R1は、トランジスタQ1の熱的な正帰還を抑制するためのバラスト抵抗である。すなわち、トランジスタQ1は、トランジスタ素子の温度が上昇するとコレクタ電流が増加し、これによりさらに温度が上昇してコレクタ電流が増加するという熱的な正帰還特性を有する。従って、例えば複数の単位トランジスタが並列接続されたマルチフィンガー構成において、仮に各単位トランジスタがバラスト抵抗を備えていなければ、一部の単位トランジスタに電流が集中的に流れ、熱暴走を起こして破壊に至る可能性がある。この点、電力増幅回路100では抵抗素子R1を備えることにより、トランジスタQ1のベース電流が増加すると抵抗素子R1に流れる電流も増加し、抵抗素子R1における電圧降下によりトランジスタQ1のベース電圧の上昇が抑制される。これにより、トランジスタQ1のベース電流、及びそれに伴うコレクタ電流の増加が抑制され、熱暴走が回避される。

次に、図2を参照しつつ、バイアス回路110,120の構成の詳細について説明する。図2は、本発明の第1実施形態に係る電力増幅回路の構成例を示す図である。具体的には、図2は、図1に示されるバイアス回路110,120の具体的な構成例(バイアス回路110A,120A)を示す。

バイアス回路110Aは、例えば、トランジスタQa,Qb,Qc及び容量素子C2を備える。

トランジスタQa,Qbは直列接続される。具体的には、トランジスタQaは、コレクタに端子T3から定電流又は制御電流が供給され、コレクタとベースが接続され(以下、「ダイオード接続」とも呼ぶ。)、エミッタがトランジスタQbのコレクタに接続される。トランジスタQbは、ダイオード接続され、エミッタが接地される。これにより、トランジスタQaのコレクタに所定レベルの電圧(例えば、2.8V程度)が生成される。なお、トランジスタQa,Qbの代わりにダイオード素子が用いられてもよい。

トランジスタQcは、コレクタに電源電圧Vbattが供給され、ベースがトランジスタQaのコレクタに接続され、エミッタが抵抗素子R1の一端に接続される。トランジスタQcは、抵抗素子R1を経由してトランジスタQ1のベースにバイアス電流Ibias1を供給する。容量素子C2は、一端がトランジスタQcのベースに接続され、他端が接地される。容量素子C2は、トランジスタQcのベース電圧を交流的に接地する。

上述の構成により、バイアス回路110Aは、主要なバイアス電流Ibias1をトランジスタQ1のベースに供給する。なお、バイアス回路110Aは、図1に示される電力増幅回路100に適用可能なバイアス回路110の構成の一例であり、当該構成に限定されない。

バイアス回路120Aは、例えば、トランジスタQd、抵抗素子R2及び容量素子C3を備える。

トランジスタQdは、ダイオード接続され、コレクタに電源電圧Vbattが供給され、エミッタが抵抗素子R2の一端に接続される。

抵抗素子R2(第2抵抗素子)は、一端がトランジスタQdのエミッタに接続され、他端が接地される。抵抗素子R2は、インピーダンス回路の一具体例を構成する。抵抗素子R2の抵抗値の調整により、トランジスタQdを流れる電流の電流量(すなわち、バイアス電流Ibias2の電流量)を調整することができる。また、インピーダンス回路が抵抗素子R2により構成されることにより、バイアス回路120Aの全ての構成要素を、トランジスタQ1が形成されるチップに形成することができる。従って、バイアス回路120Aを備えない構成から、端子数を増やさずにバイアス回路120Aを構成することができる。

容量素子C3(第1容量素子)は、一端がトランジスタQdのエミッタと抵抗素子R2との接続点に接続され、他端がトランジスタQ1のベースに接続される。容量素子C3は、トランジスタQ1のベースとトランジスタQdのエミッタとの間を直流的に遮断し、交流的に導通する。これにより、容量素子C3は、トランジスタQdに流れる直流電流を遮断しつつ、入力信号RFinの信号振幅をトランジスタQdのエミッタに伝播させる。

上述の構成により、バイアス回路120Aでは、入力信号RFinの電力レベルが比較的小さい場合には、容量素子C3を経由してトランジスタQdのエミッタに伝播する入力信号RFinの信号振幅が小さい。従って、トランジスタQdのエミッタ電圧の信号振幅は小さく、バイアス電流Ibias2は供給されない。一方、入力信号RFinの電力レベルが比較的大きい場合には、容量素子C3を経由してトランジスタQdのエミッタに伝播する入力信号RFinの信号振幅が大きい。このとき、トランジスタQ1のベースからみた容量素子C3及びトランジスタQdの経路のインピーダンスが下がり、電流が供給され始める。このため、バイアス電流Ibias1として供給されていたバイアス電流の交流成分の一部が、バイアス電流Ibias2としてトランジスタQd及び容量素子C3を通じて、トランジスタQ1のベースに供給される。このように、大信号入力時においては、バイアス電流Ibias2の増加により抵抗素子R1における電圧降下、及びそれに伴うトランジスタQ1のベース電圧の低下が抑制される。従って、電力増幅回路100Aによると、大信号入力時におけるゲインコンプレッションが抑制され、電力利得が低下し始める出力電力の大きさ(以下、「飽和電力」とも呼ぶ。)を増大させることができる。

ここで、特許文献1に開示される構成(以下、「従来構成」とも呼ぶ。)では、上述の通り、インピーダンス回路に含まれるバイポーラトランジスタのエミッタに信号振幅が伝わると、ベース・エミッタ間の寄生容量を経由して当該信号振幅がエミッタからベースに伝播し得る。また、当該バイポーラトランジスタのベースには抵抗素子を経由して制御電圧が供給されている。従って、当該バイポーラトランジスタでは、エミッタ電圧の振動に伴ってベース電圧も振動し、コレクタ・エミッタ間に十分な電流が流れず、バイパス回路としての機能が十分に果たされないという問題がある。この問題を解決するため、例えばインピーダンス回路に含まれるバイポーラトランジスタのベースと接地との間に容量素子(デカップリングコンデンサ)を接続することで、ベース電圧の振動を抑える方法が考えられる。しかし、デカップリングコンデンサは、一般的に比較的大きな回路面積を必要とするため、当該方法によるとチップ面積の増大を招くという問題がある。

この点、電力増幅回路100Aでは、トランジスタQdのベースに直接電源電圧Vbattが供給される。これにより、容量値が比較的大きいデカップリングコンデンサを付加することなく、トランジスタQdのベース・エミッタ間の寄生容量に起因するベース電圧の振動を抑制することができる。従って、従来構成に比べて、チップ面積の増大を抑制しつつ、大信号入力時におけるバイアス電流の不足を抑制することができる。

なお、バイアス回路120Aにおいて、トランジスタQdの代わりにダイオード素子が用いられてもよい。ダイオード素子が用いられる場合、トランジスタQdのコレクタをアノードに読み替え、エミッタをカソードに読み替えればよい。

図3は、本発明の第2実施形態に係る電力増幅回路の構成例を示す図である。なお、電力増幅回路100Aと同一の要素には同一の符号を付して説明を省略する。また、第2実施形態では第1実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

図3に示されるように、電力増幅回路100Bは、図2に示されるバイアス回路120Aの代わりにバイアス回路120Bを備える。具体的には、バイアス回路120Bは、バイアス回路120Aにおける抵抗素子R2の代わりに可変抵抗器Radjを備える。可変抵抗器Radjは、インピーダンス回路の一具体例を構成する。以下に、バイアス回路120Bに可変抵抗器Radjを適用する効果について説明する。

電力増幅回路100Bは、複数の異なる通信規格(例えば、2G、3G又は4G等)及び複数の異なる周波数帯域(例えば、ハイバンド、ミドルバンド、又はローバンド等)のRF信号に対応するものとする。この場合、飽和電力の大きさや、低下する利得の大きさは、入力信号RFinの通信規格や周波数帯域に応じて変動し得る。この点、バイアス回路120Bでは、入力信号RFinの通信規格や周波数帯域等に応じて可変抵抗器Radjの抵抗値を変更することができる。これにより、トランジスタQdを流れる電流の電流量及びトランジスタQdのエミッタ電圧が調整されるため、トランジスタQd及び容量素子C3を通してトランジスタQ1のベースに供給されるバイアス電流Ibias2の電流量が調整される。従って、電力増幅回路100Bによると、入力信号RFinの周波数帯域及び通信規格に応じてトランジスタQ1のベース電圧の低下の抑制の程度を調整することができ、適切な飽和電力を得ることができる。

また、電力増幅回路100Bでは、バイアス回路110Aとバイアス回路120Bが別々に動作するため、主要なバイアス電流Ibias1の電流量は調整されずに、バイアス電流Ibias2の電流量のみが調整される。従って、トランジスタQ1における電力利得の大きさの制御にかかわらず、ベース電圧低下の抑制の程度を調整することが可能となる。

なお、可変抵抗器Radjは、例えば、電力増幅回路100Bに含まれるトランジスタ、容量素子又は抵抗素子等の各構成要素の特性や値のばらつきに応じて抵抗値が変更される構成であってもよい。

また、図3においては、図2に示されるバイアス回路120Aにおける抵抗素子R2の抵抗値を可変とすることにより、当該バイアス回路のインピーダンスが調整可能となる構成が示されているが、バイアス回路120のインピーダンスを調整可能とする構成はこれに限られない。例えば、抵抗素子R2の代わりに容量素子C3の容量値が可変であってもよい。

また、容量素子C3の他端が接続される位置は、入力端子T1とトランジスタQ1のベースの間であれば特に限定されず、例えば図3に示されるように、入力端子T1と容量素子C1との間に接続されてもよい。

図4は、可変抵抗器Radjの構成例を示す図である。図4に示されるように、電力増幅回路100Bは、例えば、可変抵抗器Radjを除く構成要素(すなわち、トランジスタQ1、バイアス回路110A、抵抗素子R1、容量素子C1、トランジスタQd及び容量素子C3)が一つのHBTチップ200に形成され、可変抵抗器RadjがHBTチップ200の外部に形成される。具体的には、可変抵抗器Radjは、例えば入力信号RFinの通信規格や周波数帯域に応じて可変抵抗器Radjの抵抗値を制御するための制御信号を生成する制御IC210に形成される。HBTチップ200に形成された端子T4と、制御IC210に形成された端子T5は、ワイヤL1を経由してワイヤボンディングにより接続される。

可変抵抗器Radjは、例えば、N+1個(N:1以上の整数)の抵抗素子r0〜rN及びN個のスイッチsw1〜swNを備える。

抵抗素子r0〜rNは、それぞれ並列接続され、一端が端子T5に接続され、他端が接地されるか、又はスイッチsw1〜swNを経由して接地される。スイッチsw1〜swNは、制御IC210において生成される制御信号に応じてオン及びオフが制御される。これにより、電気的に接続される抵抗素子r0〜rNの組み合わせが変更され、可変抵抗器Radjの合成抵抗値が制御される。

また、端子T4と端子T5がワイヤL1によって接続されることにより、トランジスタQ1のベースと可変抵抗器Radjとの間にインダクタンス成分が生じることとなる。これにより、高周波の入力信号RFinがバイアス回路120B側に漏れ出ることが抑制される。なお、バイアス回路120Bは、ワイヤL1の代わりに可変インダクタを備え、当該可変インダクタのインダクタンス値の調整によりインピーダンスが調整される構成であってもよい。

なお、可変抵抗器Radjの構成はこれに限られない。例えば、制御IC210がCMOSにより構成されている場合は、可変抵抗器として電界効果トランジスタ(MOSFET:Metal−oxide−semiconductor Field−Effect Transistor)が適用されてもよい。この場合、当該MOSFETのオン抵抗を利用し、当該MOSFETのゲート電圧を制御することにより抵抗値を変更してもよい。

また、可変抵抗器Radjが形成されるチップは制御ICに限られず、例えばHBTチップや制御IC等が実装される基板(例えば、PCB(Printed Circuit Board)等)に直接形成されてもよい。

図5は、本発明の第3実施形態に係る電力増幅回路の構成例を示す図である。図5に示されるように、電力増幅回路100Cは、入力信号RFinの電力を増幅する増幅トランジスタが2段接続された構成である。

前段(ドライブ段)の回路は、図3に示される電力増幅回路100Bの構成と類似であるため、詳細な説明は省略する。後段(パワー段)の回路は、トランジスタQ2、バイアス回路130A、容量素子C4及び抵抗素子R3を備える。

トランジスタQ2(第2増幅トランジスタ)は、コレクタに電源電圧(不図示)が供給され、ベースに容量素子C4が直列接続され、エミッタが接地される。トランジスタQ2のベースには、容量素子C4を経由して増幅信号RFout1(第1増幅信号)が供給され、バイアス回路130Aから抵抗素子R3を経由してバイアス電流Ibias3(第3電流)又はバイアス電圧(第3電圧)が供給される。これにより、トランジスタQ2のコレクタから、増幅信号RFout1をさらに増幅した増幅信号RFout2(第2増幅信号)が出力される。

バイアス回路130A(第3バイアス回路)、容量素子C4及び抵抗素子R3(第3抵抗素子)は、それぞれ、図2に示されるバイアス回路110A、容量素子C1及び抵抗素子R1と同様であるため、詳細な説明を省略する。

このように、増幅トランジスタが2段接続された構成においても、電力増幅回路100Cは、前段にバイアス回路120Bを備えることにより、前段におけるトランジスタQ1のベース電圧の低下を抑制し、ゲインコンプレッションを抑制することができる。また、図5に示されるように、前段にバイアス回路120Bを適用することにより、例えば後段において生じるゲインコンプレッションを相殺するように、前段において意図的に電力利得を増大させる(すなわち、ゲインエクスパンジョンを生じさせる)ことができる。ここで、複数の増幅トランジスタが接続される多段構成においては、一般的に、最終段でのゲインコンプレッション量が最も大きくなるが、最終段において当該ゲインコンプレッションを抑制するには回路面積の増大を招く。この点、電力増幅回路100Cによると、最終段以外の段において意図的にゲインエクスパンジョンを起こし、最終段におけるゲインコンプレッションを相殺することができる。従って、回路面積の増大を抑制しつつ飽和電力を増大することができる。

なお、多段接続される増幅トランジスタの段数は2段に限られず、3段以上であってもよい。

また、上記構成は、多段構成においてバイアス回路120(120A,120B)が適用される段を初段に限定する意図ではない。例えば、2段目以降の段にバイアス回路120が適用されてもよく、又は全ての段にバイアス回路120が適用されてもよい。

以上、本発明の例示的な実施形態について説明した。電力増幅回路100(100A〜100C)は、入力信号RFinを増幅するトランジスタQ1と、バイアス回路110(110A)と、バイアス回路120(120A,120B)と、トランジスタQ1のベースとバイアス回路110との間に直列接続された抵抗素子R1と、を備える。また、バイアス回路120(120A,120B)は、アノードに電源電圧Vbattが供給されるダイオードと、当該ダイオードのカソードと接地との間に設けられたインピーダンス回路と、一端が当該ダイオードとインピーダンス回路との接続点に接続され、他端からバイアス電流Ibias2をトランジスタQ1のベースに供給する容量素子C3と、を備える。これにより、大信号入力時において、バイアス電流の一部がトランジスタQd及び容量素子C3を経由してバイアス電流Ibias2として供給されるため、抵抗素子R1における電圧降下、及びそれに伴うトランジスタQ1のベース電圧の低下が抑制される。従って、電力増幅回路100によると、大信号入力時におけるゲインコンプレッションが抑制され、飽和電力を増大させることができる。

また、バイアス回路120(120A,120B)におけるダイオードは、特に限定されないが、例えばトランジスタQdにより構成されていてもよい。

また、電力増幅回路100Bにおいて、バイアス回路120Bが備える容量素子C3の他端は、入力端子T1と容量素子C1との間に接続されていてもよい。

また、電力増幅回路100Aにおいて、バイアス回路120Aが備えるインピーダンス回路は抵抗素子R2により構成される。これにより、電力増幅回路100Aでは、抵抗素子R2の抵抗値の調整により、バイアス電流Ibias2の電流量を調整することができる。また、バイアス回路120Aの全ての構成要素をトランジスタQ1が形成されたチップに形成することができる。従って、バイアス回路120Aを備えない構成から端子数を増やさずにバイアス回路120Aを構成することができる。

また、電力増幅回路100B,100Cにおいて、バイアス回路120Bが備えるインピーダンス回路は可変抵抗器Radjにより構成される。これにより、電力増幅回路100B,100Cでは、入力信号RFinの通信規格や周波数帯域に応じて可変抵抗器Radjの抵抗値を変更することができる。従って、入力信号RFinの周波数帯域及び通信規格に応じてバイアス電流Ibias2の電流量が調整され、適切な飽和電力を得ることができる。

また、電力増幅回路100B,100Cの形成方法は特に限定されないが、例えばトランジスタQ1、バイアス回路110A、抵抗素子R1、容量素子C1、トランジスタQd及び容量素子C3が一つのHBTチップ200に形成され、可変抵抗器RadjがHBTチップ200の外部に形成されていてもよい。また、可変抵抗器Radjは制御IC210に形成されていてもよい。

また、電力増幅回路100Cは、増幅信号RFout1を増幅するトランジスタQ2と、バイアス回路130Aと、トランジスタQ2のベースとバイアス回路130Aとの間に直列接続された抵抗素子R3と、を備え、前段のトランジスタQ1にバイアス回路120Bが適用される。これにより、後段において生じるゲインコンプレッションを相殺するように、前段において意図的にゲインエクスパンジョンを生じさせることができる。従って、回路面積の増大を抑制しつつ、飽和電力を増大することができる。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

100…電力増幅回路、110,120,130…バイアス回路、200…HBTチップ、210…制御IC、T1…入力端子、T2…出力端子、T3〜T5…端子、Q1,Q2,Qa〜Qd…トランジスタ、C1〜C4…容量素子、R1〜R3,r0〜rN…抵抗素子、Radj…可変抵抗器、sw1〜swN…スイッチ、L1…ワイヤ