適応形マルチバンド電力増幅装置

本発明は、マルチバンド通信システムに適用されることができる適応形マルチバンド電力増幅装置に関する。

通常、電力増幅モジュール(PAM:Power Amplifier Module)は、送信機(transmitter)でRF信号を増幅してアンテナに伝達する役割をする。かかるPAMは様々な周波数帯域を支援するため、多数のスイッチ、フィルター、及びRF信号を増幅する多数の電力増幅器(PA:Power Amplifier)を含むことができる。

このような電力増幅モジュール(PAM)の性能は、最大出力、効率、線形性などで評価することができ、この他にも、電力増幅モジュール(PAM)は携帯電話で相対的に多くの電流を用いる部品であることから、電流消費も電力増幅モジュール(PAM)の性能評価項目の一つである。

電力増幅モジュール(PAM)の電流消費を低減するための方法の一つとして、エンベロープトラッキング(ET:Envelope Tracking)や平均電力トラッキング(APT:Average Power Tracking)が用いられている。ETは、電力増幅器(PA)の電源電圧がRF信号のエンベロープ(envelope、包絡線)を追従するようにする方法であり、APTは、電力増幅器(PA)の電源電圧(VCC)がRF信号の平均電力を追従するようにする方法である。

このようなETまたはAPTは、RF信号の電力が小さい場合には、電力増幅器(PA)の電源電圧の大きさを下げて平均的な電流消費を低減することができる。反対に、RF信号の電力が大きい部分の場合には、電力増幅器(PA)の電源電圧を上げて線形性が劣化しないようにする。

従来の電力増幅モジュールの一つでは、電流消費を低減して効率を高めるために、エンベロープトラッキングモジュール(ETM:Envelope Tracking Module)またはエンベロープトラッカー(Envelope Tracker)を用いて、電力増幅器(PA)の電源電圧(VCC or VCC_PA)としてエンベロープ信号を用いる。

ところが、このような従来の電力増幅モジュールでは、電流消費をさらに低減するためにバイアス電流を効率的に供給する方法に関する技術を提供していない。

また、従来の電力増幅モジュールの他の一つでは、電源電圧(VCC)はRF信号のエンベロープ信号に従って変わるように設定し、バイアス電流は既設定された表の値によって予め決定される固定値として提供される。

ところが、このような電力増幅モジュールでは、バイアス電流が固定値として提供され、RF信号の電力が大きい場合にも、劣化のないバイアシングのために比較的大きいバイアス電流を提供しなければならない。したがって、RF信号の電力が小さい場合には、必要以上に高いバイアス電流を提供するため、相対的に電流消費が多いという問題がある。

また、従来の電力増幅モジュールでは、固定電流バイアス方式を用いながらエンベロープ信号に従って電源電圧を供給する場合、電力増幅器の出力信号と反対位相に入力にカップリングされ得る。この場合には、AM−PM歪(distortion)特性が劣化し、ACPR(Adjacent Channel Power Ratio)性能が劣化する恐れがあるという問題がある。

一方、従来の電力増幅回路に係る発明の一つは、入力信号のエンベロープに基づいて可変されるET(Envelope Tracking)バイアス電圧及び基準バイアス電圧を用いるバイアス回路に関するものであって、この発明が米国公開特許第2016−0126901号公報に開示されている。

この発明は、[0076]の段落に記載されているように、低い入力電力でも、増幅器によって流れる電流を一定に維持するための発明である。この発明では、ETバイアス電圧を可変抵抗により調節し、増幅器の入力信号のレベルの変化による利得の変動を最小化している。

しかし、このような従来の発明では、通信のためのマルチバンドの互いに異なるバンドによって互いに異なるAM−PM歪(distortion)特性を示すが、各バンドによるAM−PM歪(distortion)特性を考慮していないため、マルチバンドの各バンドに応じてAM−PM歪(distortion)特性の変化に適切に対応することができないという問題がある。

米国公開特許第2016−0126901号公報

本発明の一実施形態は、マルチバンド通信システムに適用され、電力効率を適正水準に維持することができるとともに、電力増幅装置の線形性のうちAM−PM歪をバンドの変更または該当バンドに応じて最適に低減することができるため、ACPRを改善することができる電力増幅装置を提供する。

本発明の一実施形態によると、基準電圧に基づいたDC電流、及び入力信号のエンベロープに対応するエンベロープ−トラッキング電圧に基づいたET電流を演算することで、第1ETバイアス電流を生成するET電流バイアス回路と、上記第1ETバイアス電流及び電源電圧の供給を受けて上記入力信号を増幅するように、バイポーラ接合トランジスターを有する電力増幅回路と、を含み、上記第1ETバイアス電流の平均電流が一定に制御される、電力増幅装置が提案される。

上記ET電流の平均電流と上記DC電流との比率が、予め決められた比率パラメータに基づいて調節されることができる。

上記電力増幅装置は、上記比率パラメータに基づいて第1制御信号及び第2制御信号を生成し、上記ET電流バイアス回路に提供する制御回路をさらに含むことができる。

上記制御回路は、該当電力増幅回路の動作特性に応じて決定された上記比率パラメータを含むことができる。

上記ET電流バイアス回路は、上記第1制御信号に応じて上記DC電流の値を調節する第1電流源回路と、上記第2制御信号に応じて上記ET電流の値を調節する第2電流源回路と、上記DC電流とET電流を演算して上記第1ETバイアス電流を生成し、上記バイポーラ接合トランジスターのベースに供給するバイアス電流生成部と、を含むことができる。

上記バイアス電流生成部は、上記第1電流源回路の出力ノードと上記第2電流源回路の出力ノードに接続され、上記DC電流とET電流を合算して上記第1ETバイアス電流を生成することができる。

上記電力増幅回路は、上記バイポーラ接合トランジスターを含み、入力端子を介した入力信号を増幅する電力増幅器と、上記第1ETバイアス電流を用いて第2ETバイアス電流を生成し、上記第2ETバイアス電流を上記バイポーラ接合トランジスターのベースに供給するバッファードバイアス回路と、を含むことができる。

上記電力増幅装置は、上記ET電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するET回路をさらに含み、上記ET電流バイアス回路は、上記ET電流を生成するために上記ET回路から上記電源電圧の供給を受けることができる。

上記電力増幅装置は、上記ET電圧を検出するエンベロープ検出回路をさらに含み、上記ET電流バイアス回路は、上記ET電流を生成するために上記エンベロープ検出回路から上記ET電圧の供給を受けることができる。

上記電力増幅装置は、上記ET電圧を検出するエンベロープ検出回路と、上記ET電圧の平均電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するAPT回路と、をさらに含み、上記ET電流バイアス回路は、上記ET電流を生成するために上記エンベロープ検出回路から上記ET電圧の供給を受けることができる。

上記バッファードバイアス回路は、上記ET電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、上記電流バイアス回路により電流バイアスされ、上記第1ETバイアス電流を増幅して上記第2ETバイアス電流を生成する電流増幅器と、上記第2ETバイアス電流を出力する出力端に接続されたバラスト抵抗と、を含むことができる。

上記バラスト抵抗は、上記比率パラメータに基づいて設定された抵抗値を有することができる。

上記電流バイアス回路は、上記ET電流バイアス回路の出力端と上記電流増幅器のベースとの間に接続された第1バイアス抵抗と、上記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも2個のダイオード接続トランジスターを含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも2個のダイオードを含むことができる。

また、本発明の他の実施形態によると、基準電圧に基づいたDC電流、及び入力信号のエンベロープに対応するエンベロープ−トラッキング電圧に基づいたET電流を演算することで、第1ETバイアス電流を生成するET電流バイアス回路と、第1〜第n電力増幅回路を含み、上記第1〜第n電力増幅回路のそれぞれが、上記第1ETバイアス電流及び電源電圧の供給を受けて上記入力信号を増幅するように、バイポーラ接合トランジスターを有する電力増幅回路と、を含み、上記第1ETバイアス電流の平均電流が一定に制御される、電力増幅装置が提案される。

上記ET電流の平均電流と上記DC電流との比率が、予め決められた比率パラメータに基づいて調節されることができる。

上記電力増幅装置は、上記比率パラメータに基づいて第1制御信号及び第2制御信号を生成し、上記ET電流バイアス回路に提供する制御回路をさらに含むことができる。

上記制御回路は、上記第1〜第n電力増幅回路のそれぞれの動作特性に応じて決められた上記比率パラメータを含むことができる。

上記ET電流バイアス回路は、上記第1制御信号に応じて上記DC電流の値を調節する第1電流源回路と、上記第2制御信号に応じて上記ET電流の値を調節する第2電流源回路と、上記DC電流とET電流を演算して上記第1ETバイアス電流を生成し、上記バイポーラ接合トランジスターのベースに供給するバイアス電流生成部と、を含むことができる。

上記バイアス電流生成部は、上記第1電流源回路の出力ノードと上記第2電流源回路の出力ノードに接続され、上記DC電流とET電流を合算して上記第1ETバイアス電流を生成することができる。

上記第1〜第n電力増幅回路のそれぞれは、上記バイポーラ接合トランジスターを含み、入力端子を介した入力信号を増幅する電力増幅器と、上記第1ETバイアス電流を用いて第2ETバイアス電流を生成し、上記第2ETバイアス電流を上記バイポーラ接合トランジスターのベースに供給するバッファードバイアス回路と、を含むことができる。

上記電力増幅装置は、上記ET電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するET回路をさらに含み、上記ET電流バイアス回路は、上記ET電流を生成するために上記ET回路から上記電源電圧の供給を受けることができる。

上記電力増幅装置は、上記ET電圧を検出するエンベロープ検出回路をさらに含み、上記ET電流バイアス回路は、上記ET電流を生成するために上記エンベロープ検出回路から上記ET電圧の供給を受けることができる。

上記電力増幅装置は、上記ET電圧を検出するエンベロープ検出回路と、上記ET電圧の平均電圧を追従する上記電源電圧を生成し、上記電力増幅回路に供給するAPT回路と、をさらに含み、上記ET電流バイアス回路は、上記ET電流を生成するために上記エンベロープ検出回路から上記ET電圧の供給を受けることができる。

上記バッファードバイアス回路は、上記ET電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、上記電流バイアス回路により電流バイアスされ、上記第1ETバイアス電流を増幅して上記第2ETバイアス電流を生成する電流増幅器と、上記第2ETバイアス電流を出力する出力端に接続されたバラスト抵抗と、を含むことができる。

上記バラスト抵抗は、上記比率パラメータに基づいて設定された抵抗値を有することができる。

上記電流バイアス回路は、上記ET電流バイアス回路の出力端と上記電流増幅器のベースとの間に接続された第1バイアス抵抗と、上記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも2個のダイオード接続トランジスターを含むことができる。

上記温度補償回路は、上記電流増幅器のベースと接地との間に直列に接続される少なくとも2個のダイオードを含むことができる。

本発明の一実施形態によると、マルチバンド通信システムに適用され、入力信号のエンベロープに基づいたETバイアス電流の平均電流を一定に制御することで、電力効率を適正水準に維持することができる。

また、ETバイアス電流を構成するET電流の平均電流とDC電流の比率をマルチバンドの該当バンドに適するように調節することで、電力増幅装置の線形性のうちAM−PM歪を該当バンドに応じて適応的に低減することができるため、ACPRを改善することができる。

すなわち、マルチバンドの電力増幅回路において、BJT(Bipolar Junction Transistor)のベース直流電圧の変動を該当バンドに応じて適切に低減するように、ETバイアス電流を構成するET電流の平均電流とDC電流の比率を調節することで、該当バンドに応じてAM−PM歪を最適に低減することができ、ACPRを改善することができる効果がある。

本発明の一実施形態による電力増幅装置の一例示図である。

図1の電力増幅装置の利得及びバンドの特性を示す図である。

本発明の一実施形態による電力増幅装置の他の例示図である。

図3の電力増幅装置の利得及びバンドの特性を示す図である。

本発明の一実施形態による第1ETバイアス電流の生成原理を説明するための図である。

本発明の一実施形態による電力増幅装置の一例示図である。

本発明の一実施形態による電力増幅装置の他の例示図である。

本発明の一実施形態による電力増幅装置のさらに他の例示図である。

本発明の一実施形態による電力増幅装置のさらに他の例示図である。

本発明の一実施形態による電力増幅装置のさらに他の例示図である。

本発明の一実施形態による電力増幅装置のさらに他の例示図である。

本発明の一実施形態による電力増幅回路の一例示図である。

本発明の一実施形態による電力増幅回路の一例示図である。

本発明の一実施形態によるバッファードバイアス回路の一例示図である。

本発明の一実施形態によるバッファードバイアス回路の他の例示図である。

本発明の一実施形態によるバッファードバイアス回路のさらに他の例示図である。

本発明の一実施形態による第1電流源回路110の一例示図である。

本発明の一実施形態による第2電流源回路130の一例示図である。

本発明の一実施形態による入力信号の大きさによるベース−エミッター直流電圧の変化の例示図である。

本発明の一実施形態による入力信号において、振幅が大きい信号部分と振幅が小さい信号部分の例示図である。

電力増幅装置の振幅変調−位相変調(AM−PM)歪の概念を説明するための図である。

本発明の一実施形態によるバイアス電流によるベース−エミッター直流電圧の変化を説明するための図である。

本発明の一実施形態による振幅変調−位相変調(AM−PM)歪のシミュレーションの一例示図である。

本発明の一実施形態によるACPR(隣接チャネル電力比)のシミュレーション結果を示すグラフである。

(a)〜(i)は、本発明の一実施形態による、ET電流とDC電流の比率による振幅変調−位相変調(AM−PM)歪のシミュレーションの例示図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。

図1は本発明の一実施形態による電力増幅装置の一例示図である。

図1を参照すると、本発明の一実施形態による電力増幅装置は、ET電流バイアス回路100と、電力増幅回路300と、を含む。また、本発明の一つまたはそれ以上の実施形態による電力増幅装置は制御回路500をさらに含むことができる。

図1を参照すると、上記ET電流バイアス回路100は、実施形態に従って、基準電圧VREFに基づいたDC電流I_DC、及び入力信号のエンベロープに対応するET(Envelope−Tracking)電圧VETに基づいたET電流I_ETを演算することで、第1ETバイアス電流Ibias_ET1を生成することができる。

ここで、上記ET電流I_ETは入力信号のエンベロープに従って瞬時に変わる電流であり、上記DC電流I_DCは上記入力信号のエンベロープに関係なく基準電圧VREFに基づいた電流であることができる。

上記電力増幅回路300は、上記第1ETバイアス電流Ibias_ET1及び電源電圧VCCの供給を受け、上記入力信号を増幅するように、バイポーラ接合トランジスター(BJT:Bipolar Junction Transistor)を含むことができる。

ここで、上記ET電流I_ETが瞬時に変わり、第1ETバイアス電流Ibias_ET1も瞬時に変わるが、電力増幅回路の効率を改善するためには、上記第1ETバイアス電流Ibias_ET1の平均電流が一定に制御されることができる。第1ETバイアス電流Ibias_ET1の平均電流が一定であると、実施形態に従って、電力増幅回路の性能の指標である出力電力及び効率を一定に維持することができる。

上記第1ETバイアス電流Ibias_ET1の平均電流が一定であるということは、該当電力増幅回路の出力電力及び効率が、要求される仕様の範囲を外れないようにする許容範囲内の電流であるということを意味する。一例として、上記第1ETバイアス電流Ibias_ET1の平均電流の許容範囲を400μA±aとすると、ここで、400μAは第1ETバイアス電流Ibias_ET1の平均電流であり、aは許容誤差である。上記許容誤差aは、第1ETバイアス電流Ibias_ET1の平均電流の10%であることができる。一例として、第1ETバイアス電流Ibias_ET1の平均電流が400μAである場合、許容誤差aは25μAであることができる。したがって、上記第1ETバイアス電流Ibias_ET1の平均電流は許容範囲内で変わることができる。

また、上記電力増幅回路のAM−PM歪を改善するために、上記ET電流I_ETの平均電流と上記DC電流I_DCとの比率は、予め決められた比率パラメータRT−PAに基づいて調節されることができる。すなわち、比率パラメータRT−PAに基づいて上記ET電流I_ETの平均電流と上記DC電流I_DCとの比率を調節すると、AM−PM歪を最適に低減することができる。

上記制御回路500は、上記比率パラメータRT−PAに基づいて第1制御信号VC1及び第2制御信号VC2を生成し、上記ET電流バイアス回路100に提供することができる。

上記制御回路500は、該当電力増幅回路の動作特性に応じて決められた上記比率パラメータRT−PAを含むことができる。ここで、該当電力増幅回路の動作特性は、該当電力増幅回路の周波数バンド、利得、出力電力、バンド幅、及び電力モードのうち少なくとも一つまたは二つ以上の組み合わせであることができる。

上記マルチバンド電力増幅装置は、通信のためのマルチバンドの各周波数バンド毎の入力信号を増幅することができる。一例として、入力される信号の周波数バンドが変更される場合、該当周波数バンドにおけるAM−PM歪特性が変動され得る。このように変動されるAM−PM歪特性を該当周波数バンドで最小に低減するために、上記比率パラメータRT−PAに基づいて上記ET電流I_ETの平均電流と上記DC電流I_DCとの比率を調節することができる。これにより、該当周波数バンドにおけるAM−PM歪を最適に低減することができる。

また、上記電力モードは、該当電力増幅回路の少なくても二つの動作電力モードに分けられ、一例として、上記電力モードは高電力モードまたは低電力モードであることができる。

一例として、上記比率パラメータRT−PAは、0〜100の範囲で決定される特定値であることができる。上記比率パラメータRT−PAが0である場合には、上記ET電流I_ETの平均電流の比率が0%、上記DC電流I_DCとの比率が100%であることができ、上記比率パラメータRT−PAが50である場合には、上記ET電流I_ETの平均電流の比率が50%、上記DC電流I_DCとの比率が50%であることができ、上記比率パラメータRT−PAが100である場合には、上記ET電流I_ETの平均電流の比率が100%、上記DC電流I_DCとの比率が0%であることができる。

このように、上記ET電流I_ETの平均電流の比率と、上記DC電流I_DCの比率を調節するために、上記制御回路500は、上記比率パラメータRT−PAに基づいて第1制御信号VC1と第2制御信号VC2を生成する。

上述の上記比率パラメータRT−PAの数値は一つの例示に過ぎず、これに限定されない。また、上記比率パラメータRT−PAは、電力増幅回路のAM−PM歪特性を変動させる影響因子に基づいて、一つまたはそれ以上の実施形態において、予め設定されることができ、上記影響因子は、周波数バンド、バンド幅、利得、出力電力、電力モードのうち少なくとも一つであることができる。

一例として、上記ET電流バイアス回路100は、第1電流源回路110と、第2電流源回路130と、バイアス電流生成部150と、を含むことができる。

上記第1電流源回路110は上記第1制御信号VC1に応じて上記DC電流I_DCの値を調節することができ、上記第2電流源回路130は上記第2制御信号VC2に応じて上記ET電流I_ETの値を調節することができる。

そして、上記バイアス電流生成部150は、上記DC電流I_DC及びET電流I_ETを演算して上記第1ETバイアス電流Ibias_ET1を生成し、上記電力増幅回路300のバイポーラ接合トランジスター(BJT)のベースに供給することができる。

上記バイアス電流生成部150は、上記DC電流I_DCとET電流I_ETを加算または減算して上記第1ETバイアス電流Ibias_ET1を生成することができる。ここで、上記加算または減算は、該当電力増幅回路の動作特性に応じて選択されることができる。これについては、図13を参照して説明する。

一例として、上記バイアス電流生成部150は、上記第1電流源回路110の出力ノード及び上記第2電流源回路130の出力ノードに接続し、上記DC電流I_DC及びET電流I_ETを加算して、上記第1ETバイアス電流Ibias_ET1を生成することができる。

これにより、下記に説明される図25に示されたように、上記第1ETバイアス電流Ibias_ET1は、上記第1制御信号VC1に応じて調節されるDC電流I_DCの値と、上記第2制御信号VC2に応じて調節されるET電流I_ETの値との比率により決定されることができる。

上記第1電流源回路110及び第2電流源回路130については、下記図17及び図18を参照して説明する。

一方、上記制御回路500は、少なくとも一つのプロセッシングユニット及びメモリーを含むことができる。

ここで、上記プロセッシングユニットまたはプロセッサーは、例えば、中央処理装置(CPU)、グラフィック処理処置(GPU)、マイクロプロセッサー、特定用途向け集積回路(Application Specific Integrated Circuit、ASIC)、フィールドプログラマブルゲートアレイ(Field Programmable Gate Arrays、FPGA)、または任意の他のプロセッサーデバイスを含むことができ、複数のコアを有することができる。上記メモリーは、揮発性メモリー(例えば、RAM、または他の適切な高速貯蔵装置及び検索デバイス(retrieval device)など)、不揮発性メモリー(例えば、ROM、フラッシュメモリーなど)、またはこれらの組み合わせであることができる。

本発明の各図面において、同一の符号及び同一機能を有する構成要素についての不要な重複説明はできるかぎり省略されることができ、各図面において、できるかぎり異なる点について説明されることができる。

本発明の各実施形態による電力増幅回路300は、一つの電力増幅器を含んでもよく、複数の電力増幅器を含んでもよい。

図2は図1の電力増幅装置の利得及びバンドの特性を示す図である。

図1及び図2を参照すると、電力増幅回路300が一つの電力増幅器を含む場合、図2においてG11は、上記一つの電力増幅器の利得の特性を示すグラフである。

上記一つの電力増幅器は、一つの実施形態に従って、互いに隣接した多数の周波数バンドB1、B2、B3をカバーすることができる。一例として、一つの電力増幅器は、多様な電力モードを有することができる。それに応じて、必要な平均バイアス電流が変わり得る。したがって、一つの電力増幅器で必要なET電流I_ETとDC電流I_DCの比率も変わり得る。

上述のように、このようなET電流I_ETとDC電流I_DCの比率は、上記比率パラメータRT−PAに基づいて決定される第1制御信号VC1及び第2制御信号VC2に応じて決定されることができる。

一例として、バンド1Band1の高電力モード(high power mode)では500μAの平均電流が必要であるとすると、第1ETバイアス電流Ibias_ET1が平均500μAに維持される状態で、第1制御信号VC1と第2制御信号VC2を可変することで、最適のET電流I_ETとDC電流I_DCの比率に調節されることができる。他の一例として、電力増幅器がバンド2Band2の低電力モード(low power mode)で動作する場合には、必要な第1ETバイアス電流Ibias_ET1の平均電流を200μAに固定し、第1制御信号VC1と第2制御信号VC2を可変することで、最適のET電流I_ETとDC電流I_DCの比率に調節されることができる。

図3は本発明の一実施形態による電力増幅装置の他の例示図である。

図3を参照すると、本発明の一実施形態による電力増幅装置は、ET電流バイアス回路100と、電力増幅回路300と、を含む。また、電力増幅装置は、一つまたはそれ以上の実施形態において、制御回路500をさらに含むことができる。図1及び図2を参照した説明内容において重複される内容は、明確化及び正確化のために省略する。

上記電力増幅回路300は第1〜第n電力増幅回路300−1〜300−nを含み、第1〜第n電力増幅回路300−1〜300−nのそれぞれは、一つのET電流バイアス回路100を共有することができる。

上記第1〜第n電力増幅器300−1〜300−n(nは2以上の自然数)のそれぞれは時分割複信(TDD:Time Division Duplex)方式で動作し、上記ET電流バイアス回路100から第1ETバイアス電流の供給を受けることができ、該当周波数バンドに対して動作することができる。

例えば、上記第1〜第n電力増幅回路300−1〜300−nのそれぞれに供給される第1ETバイアス電流の平均電流は一定であり、ET電流の平均電流とDC電流との比率は、該当比率パラメータに基づいて互いに異なって、または個別に調節されることができる。

一例として、上記第1電力増幅器300−1はバンド1に対して動作し、これに対応する比率パラメータが設定されることができる。また、上記第n電力増幅器300−nはバンドnに対して動作し、これに対応する比率パラメータが設定されることができる。

図4は図3の電力増幅装置の利得及びバンドの特性を示す図である。

図3及び図4を参照すると、一例として、上記電力増幅回路300は第1及び第2電力増幅器を含むことができる。図4において、G21は上記第1電力増幅器の利得の特性を示すグラフであり、G22は上記第2電力増幅器の利得の特性を示すグラフである。

上記第1電力増幅器及び上記第2電力増幅器は、一つまたはそれ以上の実施形態に従って、同時に動作せず、TDD方式で動作することができる。

上記第1電力増幅器は多数のバンド1B1、バンド2B2及びバンド3B3をカバーすることができ、第1ETバイアス電流に含まれるET電流の平均電流とDC電流との比率が、多数のバンド1B1、バンド2B2及びバンド3B3のそれぞれによって変更されることができる。

また、上記第2電力増幅器は多数のバンド4B4、バンド5B5及びバンド6B6をカバーすることができ、第1ETバイアス電流に含まれるET電流の平均電流とDC電流との比率が、多数のバンド4B4、バンド5B5及びバンド6B6のそれぞれによって変更されることができる。

このように、上記電力増幅回路300が多数の電力増幅器を含む場合にも、多数の電力増幅器のそれぞれは、該当比率パラメータに基づいてET電流の平均電流とDC電流との比率を有する第1ETバイアス電流の供給を受けることができる。この場合にも、上記第1ETバイアス電流の平均電流は一定に制御されることができる。

上記のように、動作する電力増幅器、動作する電力増幅器の電力モード(power mode)、動作する電力増幅器の周波数バンドなどに応じて決定される該当比率パラメータRT−PAによって、互いに異なる第1ETバイアス電流Ibias_ET1が必要であり、最適点で動作するようにするためには、第1ETバイアス電流Ibias_ET1を決められた値に固定し、第1及び第2制御信号VC1、VC2を用いて第1ETバイアス電流のDC電流とET電流の比率を実質的に最適の比率に調節することができる。

その後、第1及び第2制御信号VC1、VC2の値は該当レジスターに格納することができ、動作する電力増幅器、動作する電力増幅器の電力モード(power mode)、動作する電力増幅器の周波数バンドのうちいずれか一つまたは二つ以上の組み合わせが選択される場合、上記比率パラメータに基づいて第1及び第2制御信号VC1、VC2に変更されることができる。

図5は本発明の一実施形態による第1ETバイアス電流の生成原理を説明するための図である。

図1から図5を参照すると、ET電流バイアス回路100の第1ETバイアス電流が、該当バンドの該当電力モードで400μAの平均電流を必要とすると、第1ETバイアス電流Ibias_ET1が平均400μAに維持される状態で第1制御信号VC1と第2制御信号VC2を可変することで、ET電流I_ETの平均電流I_ET_AVerを200μAに、DC電流I_DCを200μAに調節することができる。

これにより、上記ET電流I_ETの平均電流I_ET_AVerの200μAとDC電流I_DCの200μAが合算され、第1ETバイアス電流Ibias_ET1が400μAになることができる。

図6は本発明の一実施形態による電力増幅装置の一例示図である。

図6を参照すると、上記電力増幅回路300は、実施形態に従って、一つの電力増幅回路を含むことができ、複数の第1〜第n電力増幅器300−1〜300−n(nは2以上の自然数)を含むことができる。

上記一つの電力増幅回路、または複数の第1〜第n電力増幅器300−1〜300−nのそれぞれは、電力増幅器310と、バッファードバイアス回路330と、を含むことができる。

上記電力増幅器310は、上記バイポーラ接合トランジスター(BJT)を含み、入力端子INを介した入力信号を増幅して出力端子OUTを介して提供することができる。

上記バッファードバイアス回路330は、上記第1ETバイアス電流Ibias_ET1を増幅して第2ETバイアス電流Ibias_ET2を生成し、上記第2ETバイアス電流Ibias_ET2を上記バイポーラ接合トランジスター(BJT)のベースに供給して、上記電力増幅回路300の振幅変調−位相変調(AM−PM)歪を低減することができる。

一例として、上記バッファードバイアス回路330は、約110倍程度の電流利得を有する場合、上記マイクロアンペア(μA)レベルの第1ETバイアス電流Ibias_ET1をミリアンペア(mA)レベルの第2ETバイアス電流Ibias_ET2に増幅することができる。

また、上記ET電流バイアス回路100は、上記第1ETバイアス電流Ibias_ET1を上記電力増幅回路300のベースに供給することで、上記電力増幅回路300の振幅変調−位相変調(AM−PM)歪を低減することができる。

図6において、C300は直流ブロッキング用キャパシターであり、L300は電源ノイズ遮断用インダクターである。

図7は本発明の一実施形態による電力増幅装置の他の例示図である。

図7を参照すると、上記電力増幅装置は、ET回路200−ETをさらに含むことができる。

上記ET回路200−ETは、上記ET電圧VETを追従(tracking)する上記電源電圧VCCを生成し、上記電力増幅回路300に供給することができる。

上記ET電流バイアス回路100は、入力信号Sinのエンベロープに対応するET電圧VETを用いて第1ETバイアス電流Ibias_ET1を生成することができる。

上記電力増幅回路300は、上記第1ETバイアス電流Ibias_ET1によって電流バイアスされ、入力信号Sinを増幅することができる。

図8は本発明の一実施形態による電力増幅装置のさらに他の例示図である。

図8を参照すると、上記電力増幅装置は、図6の構造に加えて、ET回路200−ETをさらに含むことができ、上記ET回路200−ETは入力信号のエンベロープに対応するET電圧VETを上記電力増幅回路300に電源電圧VCCとして供給することができる。

一例として、上記ET電流バイアス回路100は、上記ET回路200−ETからの電源電圧VCCの供給を上記ET電圧VETとして受けることができる。

図9は本発明の一実施形態による電力増幅装置のさらに他の例示図である。

図9を参照すると、上記電力増幅装置は、図7の構造に加えて、エンベロープ検出回路50をさらに含むことができる。上記エンベロープ検出回路50は、入力信号のエンベロープに対応するET電圧VETを検出することができ、上記ET電圧VETは上記ET電流バイアス回路100に供給される。

これにより、上記ET電流バイアス回路100は、上記エンベロープ検出回路50から上記ET電圧VETの供給を受けることができる。

図10は本発明の一実施形態による電力増幅装置のさらに他の例示図であり、図11は本発明の一実施形態による電力増幅装置のさらに他の例示図である。

図10を参照すると、上記電力増幅装置はAPT回路200−APTをさらに含むことができる。上記APT回路200−APTは、上記ET電圧VETの平均電圧を追従(tracking)する上記電源電圧VCCを生成し、上記電力増幅回路300に供給することができる。

図11を参照すると、上記電力増幅装置はエンベロープ検出回路50及びAPT回路200−APTを含むことができる。

上記エンベロープ検出回路50は上記ET電圧VETを検出することができる。上記APT回路200−APTは、上記ET電圧VETの平均電圧を追従(tracking)する上記電源電圧VCCを生成し、上記電力増幅回路300に供給することができる。

上記ET電流バイアス回路100は、上記ET電流I_ETを生成するために、上記エンベロープ検出回路50から上記ET電圧VETの供給を受けることができる。

図12は本発明の一実施形態による電力増幅回路の一例示図である。

図12を参照すると、上記バッファードバイアス回路330は、電流バイアス回路331と、電流増幅器333と、を含むことができる。

図13は本発明の一実施形態による電力増幅回路の一例示図である。

図13を参照すると、上記バッファードバイアス回路330は、電流バイアス回路331と、電流増幅器333と、バラスト抵抗R330と、を含むことができる。

図12及び図13を参照すると、一つまたは二つ以上の実施形態に従って、上記バッファードバイアス回路330は、該当電力増幅回路の動作特性によって、バラスト抵抗R330を含まなくてもよく、バラスト抵抗R330を含んでもよい。一例として、該当電力増幅回路の出力電力を相対的に高めなければならない場合には、上記バッファードバイアス回路330はバラスト抵抗R330を含まなくてもよい。

上記電流バイアス回路331は、一つの実施形態に従って、上記ET電流バイアス回路100の出力端と接地との間に接続されることができる。一例として、上記電流バイアス回路331は、2個の抵抗R31、R32を含んで電圧分配バイアス回路からなることができる。

上記電流増幅器333は、上記電流バイアス回路331により電流バイアスされ、上記第1ETバイアス電流Ibias_ET1を増幅して上記第2ETバイアス電流Ibias_ET2を生成することができる。一例として、上記電流増幅器333は、基準電圧VREFの供給を受けるコレクター、接地で連結されたエミッター、及び上記電流バイアス回路331に連結されたベースを有するバイポーラ接合トランジスター(BJT)Q330を含むことができる。

上記バラスト抵抗R330は、上記第2ETバイアス電流Ibias_ET2を出力する出力端に接続されており、上記バラスト抵抗R330の抵抗値に応じて、バイポーラ接合トランジスター(BJT)Q330のベース−エミッター電圧VBEが調節されることができる。したがって、バラスト抵抗R330の抵抗値を適切に設定すると、上記電力増幅回路300の振幅変調−位相変調(AM−PM)歪を低減することができる。

上記バラスト抵抗R330は、上記入力信号の周波数バンドで上記振幅変調−位相変調(AM−PM)歪を低減するように、上記比率パラメータRT−PAに基づいて設定された抵抗値を有することができる。

また、上記電力増幅回路300に含まれた電力増幅器310は、ベースに上記第2ETバイアス電流Ibias_ET2の供給を受けるバイポーラ接合トランジスター(BJT)Q300を含む。

上記バイポーラ接合トランジスター(BJT)Q300のコレクターはコイルL300を介して電源電圧VCCの供給を受け、信号入力端INに接続されたDC遮断用キャパシターC300を介して入力信号の入力を受ける。

一方、図1、図3及び図13を参照すると、上記バイアス電流生成部150は、上記DC電流I_DCとET電流I_ETを加算または減算して上記第1ETバイアス電流Ibias_ET1を生成することができる。

例えば、バラスト抵抗R330が相対的に小さくて入力信号の振幅が大きくなるにつれて電力増幅回路のベース電圧に対してDCブースティング(boosting)が発生すると、バイアス電流生成部150は減算機能を遂行することができ、反対にバラスト抵抗R330が相対的に大きくて入力信号の振幅が大きくなるにつれて電力増幅回路のベース電圧値が小さくなると、バイアス電流生成部150は加算機能を遂行することができる。

その一方で、図3、図4及び図13を参照すると、バラスト抵抗R330、動作する電力増幅器、動作する電力増幅器の電力モード(power mode)、動作する電力増幅器の周波数バンドによって互いに区別される第1ETバイアス電流Ibias_ET1が必要であり、実質的に最適点で動作するようにするためには、第1ETバイアス電流Ibias_ET1を決められた値に固定し、第1及び第2制御信号VC1、VC2を用いてET電流バイアス回路100を制御することで、第1ETバイアス電流のDC電流と実質的にET電流の比率を最適に調節することができる。

その後、第1及び第2制御信号VC1、VC2の値は該当レジスターに格納することができ、動作する電力増幅器、動作する電力増幅器の電力モード(power mode)、動作する電力増幅器の周波数バンドが選択される際に、上記比率パラメータに基づいて変更されることができる。

一方、上記バッファードバイアス回路330による2次歪(Second order distortion)成分によって電力増幅器310のベース電圧が増加するが、バラスト抵抗R330を追加することで、抵抗値に応じて電力増幅器310のベース電圧が調節されることができる。バラスト抵抗R330の抵抗値が高いと、電力増幅器310のベース電圧の変化が低くなり、電力増幅器310のベース−コレクターキャパシタンスCcbの変化が低くなるため、AM−PM歪(distortion)が低くなることができる。

図14は本発明の一実施形態によるバッファードバイアス回路の一例示図である。

図14を参照すると、上記電流バイアス回路331は、第1バイアス抵抗R31と、温度補償回路331−TCと、を含むことができる。

上記第1バイアス抵抗R31は、上記ET電流バイアス回路100の出力端と上記電流増幅器333のベースとの間に接続されることができる。

上記温度補償回路331−TCは、電流増幅器333のベースと接地との間に接続され、温度補償を行うために、温度によって可変される抵抗値を有する。

この場合、上記第1バイアス抵抗R31の抵抗値と上記温度補償回路331−TCの抵抗値に応じて、上記温度補償回路331−TCにかかる電圧が決定され、この電圧に応じてバイアス電流が決定されることができる。

図15は本発明の一実施形態によるバッファードバイアス回路の他の例示図である。

図15を参照すると、上記温度補償回路331−TCは、上記電流増幅器333のベースと接地との間に直列に接続される少なくとも2個のダイオード接続トランジスターQ31、Q32を含むことができる。ここで、上記ダイオード接続トランジスターQ31、Q32は、温度による抵抗値を有するため、温度補償を行うことができる。

図16は本発明の一実施形態によるバッファードバイアス回路のさらに他の例示図である。

図16を参照すると、上記温度補償回路331−TCは、上記電流増幅器333のベースと接地との間に直列に接続される少なくとも2個のダイオードD31、D32を含むことができる。ここで、上記2個のダイオードD31、D32は、温度による抵抗値を有するため、温度補償を行うことができる。

上記電流増幅器333は、上記第2ETバイアス電流Ibias_ET2を出力する出力端に熱暴走を防止するための抵抗R330を含むことができる。

上記第1電流源回路110が第1制御信号VC1に応じてDC電流I_DCを調節する例示が図17に示されているが、これに限定されず、第1制御信号VC1に応じてDC電流I_DCを調節することができる回路であれば適用可能である。また、上記第2電流源回路130が第2制御信号VC2に応じてET電流I_ETを調節する例示が図18に示されているが、これに限定されず、第2制御信号VC2に応じてET電流I_ETを調節することができる適切な回路であれば適用可能である。

図17は本発明の一実施形態による第1電流源回路110の一例示図である。

図17を参照すると、上記第1電流源回路110は、第1電流源111と、第1電流ミラー回路113と、を含むことができる。

上記第1電流源111は、第1演算増幅器A1と、第1抵抗R11と、第1MOSトランジスターM11と、第2MOSトランジスターM12と、を含むことができる。

上記第1演算増幅器A1は、基準電圧VREFが入力される第1入力端と、上記第1抵抗R11に連結された第2入力端と、上記第1MOSトランジスターM11のゲートに連結された出力端と、を含む。

上記第1MOSトランジスターM11は上記第1演算増幅器A1の出力電圧に応じて内部電流を調節し、上記第2MOSトランジスターM12は第1MOSトランジスターM11にスタックされた構造からなることができる。

上記第1演算増幅器A1により基準電圧VREFが上記第1抵抗R11の両端にかかる。これにより、上記基準電圧VREFと第1抵抗R11の抵抗値に応じて内部電流が生成され、上記第2MOSトランジスターM12及び第1MOSトランジスターM11を介して流れる。

上記第1電流ミラー回路113は、上記第2MOSトランジスターM12のベースに並列に共通接続されたゲートを有し、電流ミラーリングを行う複数のMOSトランジスターM1−1〜M1−Nと、上記複数のMOSトランジスターM1−1〜M1−Nと出力端との間に接続された複数のスイッチ素子SW1−1〜SW1−Nと、を含むことができる。

ここで、上記複数のMOSトランジスターM1−1〜M1−Nのそれぞれは、上記第2MOSトランジスターM12のサイズとの比率に応じて内部電流がミラーリングされた電流を提供することができる。

上記複数のスイッチ素子SW1−1〜SW1−Nのそれぞれは、上記第1制御信号VC1の該当信号に応じてオン状態またはオフ状態となり、オン状態になると、上記複数のMOSトランジスターM1−1〜M1−Nのそれぞれによってミラーリングされた電流を選択する。その後、選択されたミラーリング電流が合算されてDC電流I_DCが生成されることができる。

これにより、上記DC電流I_DCは、複数のMOSトランジスターM1−1〜M1−Nのうち第1制御信号VC1に応じてオン状態となったトランジスターの個数に応じて、その電流値が決定されることができる。

図18は本発明の一実施形態による第2電流源回路130の一例示図である。

図18を参照すると、上記第2電流源回路130は、第2電流源131と、第2電流ミラー回路133と、を含むことができる。

上記第2電流源131は、第2演算増幅器A2と、第2抵抗R21と、第3MOSトランジスターM21と、第4MOSトランジスターM22と、を含むことができる。

上記第2演算増幅器A2は、ET電圧VETが入力される第1入力端と、上記第2抵抗R21に連結された第2入力端と、上記第3MOSトランジスターM21のゲートに連結された出力端と、を含む。

上記第3MOSトランジスターM21は上記第2演算増幅器A2の出力電圧に応じて内部電流を調節し、上記第4MOSトランジスターM22は第3MOSトランジスターM21にスタックされた構造からなることができる。

上記第2演算増幅器A2によりET電圧VETが上記第2抵抗R21の両端にかかる。これにより、上記ET電圧VETと第2抵抗R21の抵抗値に応じて内部電流が生成され、上記第4MOSトランジスターM22及び第3MOSトランジスターM21を介して流れる。

上記第2電流ミラー回路133は、上記第4MOSトランジスターM22のベースに並列に共通接続されたゲートを有し、電流ミラーリングを行う複数のMOSトランジスターM2−1〜M2−Nと、上記複数のMOSトランジスターM2−1〜M2−Nと出力端との間に接続された複数のスイッチ素子SW2−1〜SW2−Nと、を含むことができる。

ここで、上記複数のMOSトランジスターM2−1〜M2−Nのそれぞれは、上記第4MOSトランジスターM22のサイズとの比率に応じて内部電流がミラーリングされた電流を提供することができる。

上記複数のスイッチ素子SW2−1〜SW2−Nのそれぞれは、上記第2制御信号VC2の該当信号に応じてオン状態またはオフ状態となり、オン状態になると、上記複数のMOSトランジスターM2−1〜M2−Nのそれぞれによってミラーリングされた電流を選択する。その後、選択されたミラーリング電流が合算されてET電流I_ETが生成されることができる。

これにより、上記ET電流I_ETは複数のMOSトランジスターM2−1〜M2−Nのうち第2制御信号VC2に応じてオン状態となったトランジスターの個数に応じて、その電流値が決定されることができる。

図19は本発明の一実施形態による入力信号の大きさによるベース−エミッター直流電圧の変化の例示図であり、図20は、本発明の一実施形態による入力信号において、振幅が大きい信号部分と振幅が小さい信号部分の例示図である。

図13及び図19を参照すると、入力信号の大きさが増加するにつれて、図13のバッファードバイアス回路330に含まれたバイポーラ接合トランジスター(BJT)Q330による2次歪(Second order distortion)成分により、電力増幅器310のベース電圧が増加する。このような現象をDCブースティング(boosting)と言う。

この際、バラスト抵抗R330を追加すると、バラスト抵抗R330の抵抗値によってDCブースティング(boosting)の程度が変わるようにすることができる。例えば、バラスト抵抗R330がない時には、ピン(Pin)が増加するほど電力増幅器310のベース電圧が増加する。一例として、バラスト抵抗R330が100オームであると、入力信号の大きさが大きくなるほど電力増幅器310のベース電圧値が減少する。そして、バラスト抵抗R330が0〜100オームの間の値を有する時には、電力増幅器310のベース電圧値が中間値になることができる。

図20を参照すると、従来の電力増幅器のベース電圧は、電力の大きい部分及び電力の小さい部分を含んでおり、従来の電力増幅器が動作する条件(例えば、周波数バンド、電力モード)下でバラスト抵抗R330の抵抗値を大きく設定すると、入力信号の電力が大きくなった際にベース電圧が減少し得る。この際、ET電流I_ETの平均電流とDC電流I_DCとの比率が適切となるように第1ETバイアス電流を供給すると、図20のようにベース電圧の変化量を減らすことができる。

一例として、バラスト抵抗R330を適切に設計すると、ベース電圧の変化量を最小化することもできるが、全ての動作条件下(全ての周波数バンドと全ての電力モード)でこれを満たすことはできないため、各条件に応じた第1ETバイアス電流が必要であり、各条件に応じて第1ETバイアス電流を構成するET電流I_ETの平均電流I_ET_AVerと上記DC電流I_DCとの比率を調節する必要がある。

したがって、バラスト抵抗R330は、中間程度のバンドで適切な値に設計し、その後、動作条件に応じて第1ETバイアス電流のET電流I_ETの平均電流と上記DC電流I_DCとの比率を調節することで、該当電力増幅器に最適化することができる。

図21は電力増幅装置の振幅変調−位相変調(AM−PM)歪の概念を説明するための図である。

図21を参照すると、入力信号の電圧レベルに応じて、電力増幅装置に含まれたバイポーラ接合トランジスター(BJT)のベース−エミッター直流電圧VBE(DC)が変化し、これにより、バイポーラ接合トランジスター(BJT)のコレクター−ベース(C−B)間のPN接合ダイオードによるコレクター−ベースキャパシタンスCcbが変化して、ベース−コレクター間の位相差が生じ、その結果、AM−PM歪が発生し得る。

ここで、上記AM−PM歪とは、バイポーラ接合トランジスター(BJT)のベース−エミッター直流電圧VBE(DC)の変化量が増加すると、バイポーラ接合トランジスター(BJT)のコレクター−ベースキャパシタンスCcbの変化量が増加し、これによって発生するバイポーラ接合トランジスター(BJT)のベース−コレクター間の位相差により発生する歪を意味する。

図20及び図21を参照すると、上記電力増幅回路のベースに供給されるバイアス電流が固定値であると、上述のようなAM−PM歪が発生するが、本発明の一実施形態によると、エンベロープトラッキング(ET)バイアス電流を電力増幅回路のベースに供給して、入力信号の電力が大きい部分の場合には電力増幅回路のベース−エミッター直流電圧が減少される変動を防止し、反対に、入力信号の電力が小さい部分の場合には電力増幅回路のベース−エミッター直流電圧が上昇される変動を防止することで、入力信号及び電源電圧VCCの変動の際にも上記電力増幅回路のベース−エミッター直流電圧の変動を低減することができる。これにより、AM−PM歪を低減することができ、ACPRを改善することができる。

図22は、本発明の一実施形態によるバイアス電流によるベース−エミッター直流電圧の変化を説明するための図である。

図22には、固定電流バイアスIbias−fixedによるベース−エミッター直流電圧VBE(DC)(従来)と第1ETバイアス電流Ibias_ET1によるベース−エミッター直流電圧VBE(DC)(本発明)が時間usによって示されている。

図21及び図22を参照すると、図19において、VBE(DC)(従来)が入力信号の大きさによって変化する程度が大きいと、図20において、キャパシタンスCcb(BJTで物理的に生成された寄生接合キャパシター(parasitic junction capacitor))の変化量も大きくなる。このようなキャパシタンスCcbの変化は、入力信号による位相(phase)の変化を引き起こし、AM−PM歪を大きくする。これと異なって、図22において、本発明のVBE(DC)変化量を見ると、従来の構造に比べて低減していることが分かる。このことから、キャパシタンスCcbの変化を減らすことで、AM−PM歪を低減することができることが分かる。

一例として、第1ETバイアス電流のET電流I_ETの平均電流と上記DC電流I_DCとの比率が必要以上に高いと、入力信号が大きい際にVBE(DC)が増加し得る。この場合にも、キャパシタンスCcbの変化量が増加して、AM−PM歪を増加させる。したがって、第1ETバイアス電流のET電流I_ETの平均電流と上記DC電流I_DCとの適切な比率で印加されることができる。

これにより、第1ETバイアス電流Ibias_ET1(本発明)によるベース−エミッター直流電圧VBE(DC)の変動量が、固定電流バイアスIbias−fixedによるベース−エミッター直流電圧VBE(DC)(従来)の変動量より減少したことが分かる。

図23は、本発明の一実施形態による振幅変調−位相変調(AM−PM)歪のシミュレーションの一例示図である。

図23において、G11は従来の固定バイアス電流によるAM−PM歪を示すグラフであり、G12は本発明の一実施形態によるETバイアス電流によるAM−PM歪を示すグラフである。ここで、横軸は出力電力であり、縦軸は入力−出力間の位相変化であって、位相変化は小さいほど好ましい。

図23のG11及びG12を参照すると、本発明の一実施形態による第1ETバイアス電流による位相変化(−5〜+5)が、従来の固定バイアス電流による位相変化(−10〜+10)に比べて減少したことが分かる。

図24は、本発明の一実施形態によるACPR(隣接チャネル電力比=自己チャネル信号電力/隣接チャネル信号電力)のシミュレーション結果を示すグラフである。

図24において、G21は従来の固定バイアス電流によるACPRを示すグラフであり、G22は本発明の一実施形態によるETバイアス電流によるACPRを示すグラフである。ここで、横軸は周波数であり、縦軸は出力電力である。

図24のG21及びG22を参照すると、本発明の一実施形態によるETバイアス電流によるACPRが、従来の固定バイアス電流によるACPRに比べて、上側チャネル(Upper channel)は7dB程度、下側チャネル(Lower Channel)は4dB程度改善されたことを確認することができる。

図25の(a)〜(i)は、本発明の一実施形態による、ET電流I_ETとDC電流I_DCの比率による振幅変調−位相変調(AM−PM)歪のシミュレーションの例示図である。図25の(a)〜(i)のグラフは、バラスト抵抗R330が100オームである場合における振幅変調−位相変調(AM−PM)歪のシミュレーションの例示図であって、横軸は出力電力(Pout[dBm])であり、縦軸は入力−出力間の位相変化であって、位相変化は小さいほど好ましい。

図25の(a)はET電流I_ETとDC電流I_DCの比率が80%及び20%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(b)はET電流I_ETとDC電流I_DCの比率が70%及び30%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(c)はET電流I_ETとDC電流I_DCの比率が60%及び40%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(d)はET電流I_ETとDC電流I_DCの比率が50%及び50%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(e)はET電流I_ETとDC電流I_DCの比率が40%及び60%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(f)はET電流I_ETとDC電流I_DCの比率が30%及び70%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(g)はET電流I_ETとDC電流I_DCの比率が20%及び80%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(h)はET電流I_ETとDC電流I_DCの比率が10%及び90%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフであり、図25の(i)はET電流I_ETとDC電流I_DCの比率が0%及び100%である場合における振幅変調−位相変調(AM−PM)歪を示すグラフである。ここで、横軸は出力電力であり、縦軸は入力−出力間の位相差である。

図25の(a)〜(i)において、G11は従来の固定バイアス電流によるAM−PM歪を示すグラフであり、G12は本発明の一実施形態によるETバイアス電流によるAM−PM歪を示すグラフである。

図25の(a)〜(i)のG11及びG12を参照すると、位相差が0度に近いほど好ましい。図25の(i)を見ると、第1ETバイアス電流のET電流に0%を適用した際には、従来の構造と同様のAM−PM歪の結果が得られる。

図1の第1及び第2制御信号VC1、VC2を用いて、第1ETバイアス電流のET電流の比率を10%増加させ、DC電流の比率を10%減少させて90%とすると、図25の(i)から図25の(h)で、AM−PM歪が僅かに低減することが分かる。

同一の方法により、全体平均電流量は一定に維持した状態で、第1制御信号VC1と第2制御信号VC2を調節してET電流とDC電流の比率を調節すると、図25の(i)から図25の(a)まで変化させることができる。

図25の(a)〜(i)のうち、図25の(e)または図25の(f)あたりで、AM−PM歪が最小化されることを確認することができる。すなわち、本発明の実施形態で示される電力増幅器の場合、ET電流の比率が約30〜40%程度である際に、AM−PM歪が最小化されることが分かる。

上述のような本発明の実施形態によると、RF信号の電力が大きい部分は、VCC(電源電圧)が上がり、ベース−エミッター直流電圧は反対に下がることになり、この場合、AM−PM歪の発生を防止するために、第1ETバイアス電流の比率を調節することで、ベース−エミッター直流電圧が下がることを低減することができる。

反対に、RF信号の電力が小さい部分は、VCC(電源電圧)が下がり、ベース−エミッター直流電圧は反対に上がることになり、この場合、ETバイアス電流の値を減少させることで、ベース−エミッター直流電圧が上がることを低減することができる。

その結果、電源電圧VCCの変動によるベース−エミッター直流電圧の変動を最小化してAM−PM歪を低減することができ、ACPRを改善することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

100 ET電流バイアス回路 110 第1電流源回路 130 第2電流源回路 150 バイアス電流生成部 300 電力増幅回路 310 電力増幅器 330 バッファードバイアス回路 331 電流バイアス回路 333 電流増幅器 VET ET電圧 Ibias_ET1 第1ETバイアス電流 Ibias_ET2 第2ETバイアス電流 VREF 基準電圧 VET ET電圧