[0012]以下に示す発明を実施するための形態は、本開示の例示的な設計を説明するものであり、本開示が実施され得る設計のみを表すものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきであるとは限らない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの事例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。

[0013]ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器が本明細書で開示される。そのような増幅器は、ソースディジェネレーションインダクタ(source degeneration inductor)を含み、ソースディジェネレーションインダクタのインダクタンスを効果的にブーストする/増加させるか、またはデブーストする/減少させるためにフィードバックを使用する。ブーストまたはデブーストされたソースディジェネレーションインダクタンスは、性能を改善し(たとえば、入力整合を改善し)、他の利点を与え得る。ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器は、ワイヤレス通信デバイスなどの様々な電子デバイスのために使用され得る。

[0014]図1に、ワイヤレス通信システム120および122と通信するワイヤレスデバイス110を示す。各ワイヤレスシステムは、ロングタームエボリューション(LTE:Long Term Evolution)システム、符号分割多元接続(CDMA)システム、モバイル通信用グローバルシステム(GSM(登録商標):Global System for Mobile Communications)システム、ワイヤレスローカルエリアネットワーク(WLAN:wireless local area network)システム、または何らかの他のワイヤレスシステムであり得る。CDMAシステムは、広帯域CDMA(WCDMA(登録商標))、CDMA 1X、時分割同期CDMA(TD−SCDMA:Time Division Synchronous CDMA)、またはCDMAの何らかの他のバージョンを実装し得る。簡単のために、図1は、2つの基地局130および132と1つのシステムコントローラ140とを含むワイヤレスシステム120と、1つの基地局134を含むワイヤレスシステム122とを示している。概して、ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。基地局は、ノードB、発展型ノードB(eNB)、アクセスポイントなどと呼ばれることもある。

[0015]ワイヤレスデバイス110は、ユーザ機器(UE)、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス110は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末(PDA)、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ(WLL)局、Bluetooth(登録商標)デバイスなどであり得る。ワイヤレスデバイス110はワイヤレスシステム120および/または122と通信し得る。ワイヤレスデバイス110はまた、放送局からの信号、1つまたは複数のグローバルナビゲーション衛星システム(GNSS:global navigation satellite systems)中の衛星(たとえば、衛星150)からの信号などを受信し得る。ワイヤレスデバイス110は、LTE、WCDMA、CDMA 1X、TD−SCDMA、GSM、802.11など、ワイヤレス通信のための1つまたは複数の無線技術をサポートし得る。

[0016]図2に、図1中のワイヤレスデバイス110の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス110は、1次アンテナ210に結合されたトランシーバ220と、2次アンテナ212に結合されたトランシーバ222と、データプロセッサ/コントローラ280とを含む。トランシーバ220は、アンテナインターフェース回路224と、複数(K個)のLNA230a〜230kと、受信回路240と、送信回路250と、複数(K個)の電力増幅器(PA)260a〜260kとを含む。トランシーバ222は、アンテナインターフェース回路226と、複数(M個)のLNA232a〜232mと、受信回路242と、送信回路252と、複数(M個)のPA262a〜262mとを含む。トランシーバ220および222は、複数の周波数帯域、キャリアアグリゲーション、複数の無線技術、複数のワイヤレスシステム、受信ダイバーシティ、送信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへのMIMO送信など、またはそれらの任意の組合せをサポートし得る。

[0017]データ受信では、アンテナ210は、基地局および/または他の送信機局から信号を受信し、アンテナインターフェース回路224に受信RF信号を与える。アンテナインターフェース回路224は、1つまたは複数の選択されたLNA230に1つまたは複数の入力RF信号を与える。アンテナインターフェース回路224は、スイッチ、デュプレクサ、ダイプレクサ、送信フィルタ、受信フィルタ、整合回路、方向性結合器などを含み得る。各選択されたLNA230は、それの入力RF信号を増幅し、受信回路240に1つまたは複数の増幅されたRF信号を与える。受信回路240は、各増幅されたRF信号をRFからベースバンドにダウンコンバートし、ダウンコンバートされた信号をフィルタ処理し、増幅し、データプロセッサ280に入力ベースバンド信号を与える。受信回路240は、ミキサ、フィルタ、増幅器、整合回路、発振器、LO生成器、位相ロックループ(PLL:phase locked loop)などを含み得る。

[0018]データ送信では、データプロセッサ280は、送信されるべきデータを処理(たとえば、符号化および変調)し、送信回路250に1つまたは複数の出力ベースバンド信号を与える。送信回路250は、各出力ベースバンド信号を増幅し、フィルタ処理し、ベースバンドからRFにアップコンバートし、選択されたPA260に、得られた被変調信号を与える。送信回路250は、増幅器、フィルタ、ミキサ、整合回路、発振器、LO生成器、PLLなどを含み得る。各選択されたPA260は、それの被変調信号を増幅し、適切な送信電力レベルを有する出力RF信号を与える。各選択されたPA260からの出力RF信号は、アンテナインターフェース回路224を介してルーティングされ、アンテナ210を介して送信される。

[0019]トランシーバ222内のLNA232、受信回路242、送信回路252、およびPA262は、トランシーバ220内のLNA230、受信回路240、送信回路250、およびPA260と同様の様式で動作し得る。トランシーバ220および222は、図2に示されていない他の回路を含み得る。トランシーバ220および222の全部または一部分が、1つまたは複数のアナログ集積回路(IC)、RF IC(RFIC)、混合信号ICなどの上に実装され得る。たとえば、LNA230および受信回路240は、RFICなどであり得る1つのモジュール上に実装され得る。トランシーバ220および222中の回路は他の様式でも実装され得る。

[0020]データプロセッサ/コントローラ280は、ワイヤレスデバイス110のための様々な機能を実行し得る。たとえば、データプロセッサ280は、受信回路240および242を介して受信されているデータならびに送信回路250および252を介して送信されているデータのための処理を実行し得る。コントローラ280は、トランシーバ220および222内の様々な回路の動作を制御し得る。メモリ282は、データプロセッサ/コントローラ280のプログラムコードおよびデータを記憶し得る。データプロセッサ/コントローラ280は、1つまたは複数の特定用途向け集積回路(ASIC)および/または他のIC上に実装され得る。

[0021]図2は、2つのアンテナ210および212に結合された2つのトランシーバ220および222をもつワイヤレスデバイス110の例示的な設計を示している。概して、ワイヤレスデバイスは、任意の数のアンテナのために任意の数のトランシーバを含み得る。各トランシーバは、任意の数の周波数帯域、任意の数のワイヤレスシステム、任意の数の無線技術などをサポートするための、任意の数のLNAと任意の数のPAとを含み得る。

[0022]LNA230および232は、様々な様式で、および様々なタイプのトランジスタを用いて実装され得る。Nチャネル金属酸化物半導体(NMOS:N-channel metal oxide semiconductor)トランジスタとPチャネル金属酸化物半導体(PMOS:P-channel metal oxide semiconductor)トランジスタとを用いて実装されるLNAのいくつかの例示的な回路設計について以下で説明する。

[0023]図3に、固定ソースディジェネレーションインダクタンスをもつLNA300の概略図を示す。LNA300は、ソースディジェネレーションインダクタ332と、利得トランジスタ334と、カスコードトランジスタ336とを含む。利得トランジスタ334は、それのソースがインダクタ332の一方の端部に結合され、それのゲートが入力RF信号(RFin)を受信し、それのドレインがカスコードトランジスタ336のソースに結合される。インダクタ332の他方の端部は回路接地に結合される。カスコードトランジスタ336は、それのゲートが制御信号(Vb)を受信し、それのドレインが負荷回路380に結合される。利得トランジスタ334およびカスコードトランジスタ336は、図3に示されているように、NMOSトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。

[0024]LNA300内で、利得トランジスタ334は、RFin信号を増幅し、増幅された信号を与える。カスコードトランジスタ336は、増幅された信号をバッファし、負荷回路380に出力RF信号(RFout)を与える。ソースディジェネレーションインダクタ332はいくつかの機能を実行する。第1に、インダクタ332は、LNA300が、良好なダイナミックレンジ(たとえば、低雑音指数(noise figure))を取得することと、低電力消費で受信機のための高い感度を達成することとを可能にする。第2に、インダクタ332はLNA300の入力整合を助ける。

[0025]LNAは、所望の性能、たとえば、所望のダイナミックレンジ、線形性、および入力整合を取得するように選択されたインダクタンスを有する固定ソースディジェネレーションインダクタを含み得る。LNAは構成可能な利得および/または他の構成可能な特性を有し得る。固定ソースディジェネレーションインダクタは、LNAの異なる可能な設定のための良好な性能を与えることができないことがある。

[0026]本開示の一態様では、増幅器は、ソースディジェネレーションインダクタを含み、ソースディジェネレーションインダクタのインダクタンスをブーストする/増加させるか、またはデブーストする/減少させるかのいずれかを行うためにフィードバックを使用する。ブーストまたはデブーストされたソースディジェネレーションインダクタンスは異なる動作状態の下での増幅器の性能を改善し得る。

[0027]図4に、ブーストされたソースディジェネレーションインダクタンスをもつLNA400の例示的な設計の概略図を示す。LNA400は、図2中のLNA230および232のいずれかのために使用され得る。LNA400は増幅器回路420とフィードバック回路450とを含む。

[0028]図4に示されている例示的な設計では、増幅器回路420は、ソースディジェネレーションインダクタ332と、利得トランジスタ434と、カスコードトランジスタ436と、調整可能キャパシタ428とを含む。利得トランジスタ434は、それのソースがインダクタ432の一方の端部に結合され、それのゲートが入力RF信号(RFin)を受信し、それのドレインがカスコードトランジスタ436のソースに結合される。インダクタ432の他方の端部は回路接地に結合される。カスコードトランジスタ436は、それのゲートが第1の制御信号(Vb)を受信し、それのドレインが負荷回路480に結合される。キャパシタ428は利得トランジスタ434のゲートとソースとの間に結合される。利得トランジスタ434は主利得トランジスタと呼ばれることがあり、カスコードトランジスタ436は主カスコードトランジスタと呼ばれることがある。利得トランジスタ434およびカスコードトランジスタ436は、図4に示されているように、NMOSトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。

[0029]図4に示されている例示的な設計では、フィードバック回路450は、AC結合キャパシタ452と、利得トランジスタ454と、カスコードトランジスタ456とを含む。キャパシタ452は、一方の端部がカスコードトランジスタ436のドレインに結合され、他方の端部が利得トランジスタ454のゲートに結合される。利得トランジスタ454は、それのソースが電源電圧(Vdd)に結合され、それのドレインがカスコードトランジスタ456のソースに結合される。カスコードトランジスタ456は、それのゲートが第2の制御信号(Vc)を受信し、それのドレインがソースディジェネレーションインダクタ432に結合される。利得トランジスタ454はフィードバック利得トランジスタと呼ばれることがあり、カスコードトランジスタ456はフィードバックカスコードトランジスタと呼ばれることがある。利得トランジスタ454およびカスコードトランジスタ456は、図4に示されているように、PMOSトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。

[0030]図4に示されている例示的な設計では、負荷回路480は、1次コイル484と2次コイル486とを備えるトランスフォーマ482を含む。1次コイル484はカスコードトランジスタ436のドレインとVdd電源電圧との間に結合される。2次コイル486はダウンコンバータ(図4に図示せず)に差動出力RF信号を与える。

[0031]LNA400内で、主利得トランジスタ434は、RFin信号を増幅し、増幅された信号を与える。主カスコードトランジスタ436は、増幅された信号をバッファし、負荷回路480にRFout信号を与える。ソースディジェネレーションインダクタ432は、LNA400が、LNA400のための良好なダイナミックレンジ、低雑音指数、高い感度、および良好な入力整合を取得することを可能にする。フィードバック利得トランジスタ454は、カスコードトランジスタ436からのRFout信号を増幅し、第2の増幅された信号を与える。フィードバックカスコードトランジスタ456は、第2の増幅された信号をバッファし、ソースディジェネレーションインダクタ432を駆動する。

[0032]図4に示されている例示的な設計では、フィードバック回路450は、増幅器回路420の出力からソースディジェネレーションインダクタ432に負のフィードバックを与える。負のフィードバックによりソースディジェネレーションインダクタンスのブースト/増加が生じ得る。別の例示的な設計では、フィードバック回路が正のフィードバックを与え得、それによりソースディジェネレーションインダクタンスのデブースト/減少が生じ得る。

[0033]例示的な設計では、増幅器回路420は、利得トランジスタ434のサイズ、利得トランジスタ434のためのバイアス電流の量など、様々なファクタによって決定され得る、固定利得を有し得る。別の例示的な設計では、増幅器回路420は、利得トランジスタ434のためのバイアス電流の量を変化させることによって調整され得る可変利得を有し得る。

[0034]図4は、ブーストされたソースディジェネレーションインダクタンスをもつLNA400の例示的な設計を示している。ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつLNAは他の様式でも実装され得る。別の例示的な設計では、LNAは、(i)少なくとも1つのソースディジェネレーションインダクタに結合された少なくとも1つの利得トランジスタと、(ii)回路接地に直接結合された少なくとも1つの追加の利得トランジスタとを含み得る。(1つまたは複数の)利得トランジスタまたは(1つまたは複数の)追加の利得トランジスタは、たとえば、信号状態に応じて選択され得る。別の例示的な設計では、LNAは、LNAの出力と入力との間に(代わりにLNAの出力とソースディジェネレーションインダクタとの間に)結合されたフィードバック回路を含み得る。フィードバック回路は、抵抗器、キャパシタ、トランジスタ、何らかの他の回路構成要素、またはそれらの組合せを備え得る。フィードバック回路は、入力整合を助け得、また、LNAの線形性を改善し得る。

[0035]別の例示的な設計では、LNAは、カスコードトランジスタの代わりにカスコード回路を含み得る。カスコード回路は、(i)利得トランジスタのドレインと中間ノードとの間に結合された第1のカスコードトランジスタと、(ii)中間ノードとLNAの出力との間に結合された第2のカスコードトランジスタと、(iii)中間ノードと回路接地との間に結合されたシャントトランジスタとを含み得る。カスコード回路が有効にされたとき、第1および第2のカスコードトランジスタは、LNA出力において出力RF信号を与えるためにオンにされ得、シャントトランジスタはオフにされ得る。カスコード回路が無効にされたとき、第1および第2のカスコードトランジスタは、LNA出力において出力RF信号を与えないためにオフにされ得、シャントトランジスタは、中間ノードを回路接地にプルするために、およびLNA出力と利得トランジスタとの間により良い分離を与えるために、オンにされ得る。より良い分離は、同じ負荷回路が、たとえば、異なるLNA中の複数の利得トランジスタによって共有されるとき、望ましいことがある。

[0036]別の例示的な設計では、LNAは、並列に結合された複数の増幅器回路を含み得る。1つの増幅器回路は、たとえば、図4中の増幅器回路420と同様に、利得トランジスタと、カスコードトランジスタと、ソースディジェネレーションインダクタとを含み得る。各残りの増幅器回路は、利得トランジスタ434およびカスコードトランジスタ436と同様の様式でカスコードトランジスタに結合された利得トランジスタを含み得る。複数の増幅器回路中の利得トランジスタは、それらのゲートが互いに結合され、それらのソースが互いにおよびソースディジェネレーションインダクタに結合され得る。複数の増幅器回路中のカスコードトランジスタは、それらのドレインが互いに結合され、それらのゲートが別個の制御信号を受信し得る。LNAは、複数のLNAセクションに分割されると見なされ得、各増幅器回路は異なるLNAセクションに対応する。RFout信号を生成するために、1つまたは複数の増幅器回路が有効にされ得る。LNAのためのより高い利得を与えるために、より多くの増幅器回路が有効にされ得る。また、各有効にされた増幅器回路のバイアス電流は、LNAの利得を調整するために変化させられ得る。

[0037]図4は、LNAの出力とソースディジェネレーションインダクタとの間に結合されたPMOS利得トランジスタとPMOSカスコードトランジスタとを備えるフィードバック回路の例示的な設計を示している。別の例示的な設計では、フィードバック回路が、(i)NMOSカスコードトランジスタ(たとえば、カスコードトランジスタ436)のドレインとソースディジェネレーションインダクタとの間に、または(ii)NMOS利得トランジスタ(たとえば、利得トランジスタ434)のドレインとソースディジェネレーションインダクタとの間に結合されたPMOS利得トランジスタのみを含み得る。また別の例示的な設計では、増幅器回路が、スタック中で結合された複数のカスコードトランジスタを含み得、フィードバック回路も、スタック中で結合された複数のカスコードトランジスタを含み得る。カスコードトランジスタのスタックは、増幅器が大きい電圧スイング(voltage swing)を処理することを可能にし得る。

[0038]図4に示されている例示的な設計では、フィードバック回路450は、(i)PMOS利得トランジスタ454のゲートに印加されたRFout信号と、(ii)AC接地に結合されたPMOS利得トランジスタ454のソースとを有する共通ソース増幅器を実装する。別の例示的な設計では、フィードバック回路は、(i)PMOS利得トランジスタ454のソースに印加されたRFout信号と、(ii)AC接地に結合されたPMOS利得トランジスタ454のゲートとを有する共通ゲート増幅器を実装し得る。

[0039]例示的な設計では、ソースディジェネレーションインダクタ432は固定インダクタンスを有し得る。別の例示的な設計では、インダクタ432は、可変またはプログラム可能インダクタンスを有する構成可能インダクタであり得る。たとえば、インダクタ432は、直列に結合された複数のインダクタおよび/または並列に結合された複数のインダクタを用いて実装され得る。(i)1つまたは複数のスイッチを介して1つまたは複数の直列結合されたインダクタを短絡させること、および/または(ii)1つまたは複数のスイッチを介して1つまたは複数の並列結合されたインダクタを切り離すことによって、異なるインダクタンス値が取得され得る。

[0040]負荷回路480は他の様式で実装され得る。別の例示的な設計では、負荷回路は、インダクタと、場合によってはVdd電源とカスコードトランジスタ436のドレインとの間に結合されたキャパシタとを含み得る。また別の例示的な設計では、負荷回路は、Vdd電源に結合されたそれのソースと、カスコードトランジスタ436のドレインに結合されたそれのドレインとを有するPMOSトランジスタを含み得る。PMOSトランジスタはカスコードトランジスタ436に能動負荷を与え得る。

[0041]図5に、図4中のLNA400の小信号モデルである、増幅器500の概略図を示す。増幅器500内で、キャパシタ528は増幅器500の入力とノードXとの間に結合される。インダクタ532はノードXと回路接地との間に結合される。電流源534はノードXとノードYとの間に結合される。電流源554はノードXと回路接地との間に結合される。抵抗器580はノードYと回路接地との間に結合される。

[0042]増幅器500内で、ノードXは、図4中のLNA400内の主利得トランジスタ434のソースに対応する。ノードYはLNA400内の主カスコードトランジスタ436のドレインに対応する。キャパシタ528は、キャパシタ428、ならびに主利得トランジスタ434のゲートソース間キャパシタンスをモデル化する。キャパシタ528は、キャパシタンスC_gsと、それの2つの端子の両端間の電圧V_gsとを有する。インダクタ532は、LNA400中のインダクタ432をモデル化し、インダクタンスL_degenを有する。電流源534は、主利得トランジスタ434をモデル化し、電流g_{m_main}・V_gsを与え、ここで、g_{m_main}は主利得トランジスタ434の小信号利得であり、V_gsは主利得トランジスタ434のゲートソース間電圧である。電流源554は、フィードバック利得トランジスタ454をモデル化し、電流g_{m_fb}・V_outを与え、ここで、g_{m_fb}はフィードバック利得トランジスタ454の小信号利得であり、V_outは主カスコードトランジスタ436のドレインにおける出力電圧である。抵抗器580は、負荷回路480をモデル化し、インピーダンスZ_Lを有する。

[0043]LNA400は、電圧利得Gと入力インピーダンスZ_inとを有し、これらは、

として表され得、上式で、 L_degenはインダクタ432のインダクタンスであり、 C_gsは主利得トランジスタ434のゲートソース間キャパシタンスであり、 g_{m_main}は主利得トランジスタ434の小信号利得であり、 g_{m_fb}はフィードバック利得トランジスタ454の小信号利得であり、 Z_Lは負荷回路480のインピーダンスであり、 Z_Sは、入力信号を与えるソースの出力インピーダンスであり、 Z_inはLNA400の入力インピーダンスであり、 V_inは主利得トランジスタ434のゲートにおける入力信号であり、 P_inは入力信号の電力であり、 V_outは主カスコードトランジスタ436のドレインにおける出力信号であり、 GはLNA400の電圧利得である。

[0044]Z_Sは50オームまたは何らかの他の値であり得る。C_gsは、キャパシタ428のキャパシタンス、ならびに主利得トランジスタ434のゲートとソースとの間の寄生キャパシタンスを含み得る。C_gsは、調整可能キャパシタ428のキャパシタンスを変化させることによって調整可能であり得る。

[0045]式(1)に示されているように、LNA400の利得は、主利得トランジスタ434の利得g_{m_main}、C_gsキャパシタンス、LNA400の入力インピーダンスZ_inなど、様々なファクタに依存し得る。C_gsキャパシタンスは、LNA400のための良好な入力整合を取得するように調整され得る。LNA400の利得は、主利得トランジスタ434のバイアス電流を調整すること、主利得トランジスタ434のトランジスタサイズを調整することなどによって変化させられ得る。

[0046]例示的な設計では、LNA400は固定利得を有し得る。たとえば、C_gsキャパシタンスは、LNA400のための良好な入力整合を取得するように調整され得る。主利得トランジスタ434のバイアス電流は、次いで、C_gsキャパシタンスの変更を考慮し、LNA400のためのほぼ固定の利得を維持することができる、所望のg_{m_main}利得を取得するように調整され得る。別の例示的な設計では、LNA400は可変利得を有し得る。たとえば、主利得トランジスタ434のバイアス電流は、LNA400のための所望の利得を取得するように調整され得る。

[0047]式(2)に示されているように、LNA400の入力インピーダンスZ_inは、(i)項

から構成される実数部と、(ii)項

から構成される虚数部とを含む。Z_inの実数部は、主利得トランジスタ434の利得g_{m_main}とフィードバック利得トランジスタ454の利得g_{m_fb}の両方に依存し得る。Z_inの実数部は、フィードバック利得トランジスタ454の利得g_{m_fb}を変化させることによって、たとえば、フィードバック利得トランジスタ454のバイアス電流および/またはトランジスタサイズを変化させることによって調整され得る。フィードバック利得トランジスタ454のバイアス電流は、利得トランジスタ454のゲートに印加されるバイアス電圧を調整することによって変化させられ得る。Z_inの実数部は(1+g_{m_fb}・Z_L)のファクタによって変更(たとえば、ブースト)され得る。負荷インピーダンスZ_Lが比較的大きくなり得るので(たとえば、数百オーム程度)、小さいg_{m_fb}でさえ、Z_inの実数部の効果的な変更を与え得る。Z_inの虚数部は、調整可能キャパシタ428を介してC_gsを変化させることよって調整され得る。

[0048]ソースディジェネレーションインダクタンスのブースティングをもつより高いZ_inは、入力をディジェネレートし、利得を低減し、LNA400の線形性を改善し得る。さらに、LNA400の雑音指数は、フィードバック経路の利得g_{m_fb}が比較的小さくなり得るので、無視できるほどの影響しか受けないことがある。

[0049]ソースディジェネレーションインダクタンスのブースティングまたはデブースティングは様々な様式で適用され得る。例示的な設計では、ソースディジェネレーションインダクタンスのブーストまたはデブーストを常に取得するために、常にフィードバックが適用され得る。別の例示的な設計では、ソースディジェネレーションインダクタンスのプログラム可能なブーストまたはデブーストを取得するために、たとえば、必要なときにまたは所望のときに、フィードバックが選択的に適用され得る。両方の例示的な設計では、ブーストまたはデブーストの量は、たとえば、フィードバック利得トランジスタのゲートにおけるバイアス電圧および/またはトランジスタサイズを調整することによって変化させられ得る。

[0050]ワイヤレスデバイス110は、1000メガヘルツ(MHz)よりも低い周波数をカバーするローバンド、1000MHzから2300MHzまでの周波数をカバーするミッドバンド、および/または2300MHzよりも高い周波数をカバーするハイバンドで動作することが可能であり得る。たとえば、ローバンドは698〜960MHzをカバーし得、ミッドバンドは1475〜2170MHzをカバーし得、ハイバンドは2300〜2690MHzと3400〜3800MHzとをカバーし得る。ローバンド、ミッドバンド、およびハイバンドは、帯域の3つのグループ(またはバンドグループ)を指し、各バンドグループは、いくつかの周波数帯域(または単に、「帯域」)を含む。各帯域は、最高200MHzをカバーし得る。LTEリリース11は35個の帯域をサポートし、それらの帯域は、LTE/UMTS帯域と呼ばれ、公開されているドキュメント3GPP TS 36.101に記載されている。概して、任意の数のバンドグループが定義され得る。各バンドグループは、上記で与えられた周波数範囲のうちのいずれかに一致することも一致しないこともある、周波数の任意の範囲をカバーし得る。各バンドグループは任意の数の帯域を含み得る。

[0051]ワイヤレスデバイス110は、複数のキャリア上での動作である、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。キャリアは、通信のために使用される周波数の範囲を指すことがあり、いくつかの特性に関連付けられ得る。たとえば、キャリアは、そのキャリア上での動作を記述するシステム情報および/または制御情報に関連付けられ得る。キャリアは、コンポーネントキャリア(CC)、周波数チャネル、セルなどと呼ばれることもある。帯域は1つまたは複数のキャリアを含み得る。各キャリアは、LTEでは最高20MHzをカバーし得る。ワイヤレスデバイス110は、LTEリリース11では、1つまたは2つの帯域中の最高5つのキャリアで構成され得る。

[0052]ワイヤレスデバイス110は、異なる周波数において複数の送信信号を同時に受信し得る。これらの複数の送信信号は、キャリアアグリゲーションについて異なる周波数における複数のキャリア上で1つまたは複数の基地局によって送られ得る。これらの複数の送信信号はまた、多地点協調(CoMP:coordinated multi-point)送信、ハンドオーバなどのために異なる基地局によって送られ得る。これらの複数の送信信号はまた、音声/データ、またはデータ/データ、または音声/音声など、同時サービスのために異なるワイヤレスシステムにおける基地局によって送られ得る。たとえば、ワイヤレスデバイス110は、デュアルSIM/デュアルスタンバイ(DSDS:dual SIM/dual standby)および/またはデュアルSIM/デュアルアクティブ(DSDA:dual SIM/dual-active)をサポートし得、TD−SCDMAおよびGSMシステム、またはLTEおよびGSMシステム、またはCDMAおよびGSMシステムなど、複数のワイヤレスシステムと同時に通信することが可能であり得る。ワイヤレスデバイス110は、キャリアアグリゲーション、CoMP、同時に複数のワイヤレスシステムからのサービスなどをサポートするために、1つまたは複数のSIMO LNAおよび/または1つまたは複数のMIMO LNAを含み得る。

[0053]図6Aに、ブーストされたソースディジェネレーションインダクタンスをもつSIMO LNA402の例示的な設計の概略図を示す。LNA402は、図2中のLNA230および232のいずれかのために使用され得る。LNA402は、2つのバンドグループのためのものであり得る、1つの入力RF信号(RFin)を受信する1つのLNA入力と、最高2つの出力RF信号(RFout1およびRFout2)を与える2つのLNA出力とを含む。LNA402は増幅器回路422とフィードバック回路450とを含む。

[0054]図6Aに示されている例示的な設計では、増幅器回路422は、図4中の増幅器回路420について上記で説明したように結合された、利得トランジスタ434と、カスコードトランジスタ436と、ソースディジェネレーションインダクタ432と、調整可能キャパシタ428とを含む。増幅器回路422は、利得トランジスタ434のドレインに結合されたそれのソースと、Vb2制御信号を受信するそれのゲートと、負荷回路490に結合されたそれのドレインとを有する第2の主カスコードトランジスタ438をさらに含む。利得トランジスタ434ならびにカスコードトランジスタ436および438は、図6Aに示されているように、NMOSトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。例示的な設計では、カスコードトランジスタ436および負荷回路480は第1のバンドグループ(たとえば、ローバンド)のために使用され得る。カスコードトランジスタ438および負荷回路490は第2のバンドグループ(たとえば、ミッドバンドまたはハイバンド)のために使用され得る。

[0055]LNA402は所与の瞬間において第1または第2のバンドグループ中で動作し得る。利得トランジスタ434は、RFin信号を増幅し、増幅された信号を与え得る。増幅された信号をバッファし、1つの負荷回路480または490に1つのバンドグループのための1つの出力RF信号を与えるために、カスコードトランジスタ436または438のいずれかが有効にされ得る。

[0056]第1のバンドグループ(たとえば、ローバンド)中で動作するために、主カスコードトランジスタ436は、それのゲートにおいて高い電圧(たとえば、Vdd)を印加することによって有効にされ得、主カスコードトランジスタ438は、それのゲートにおいて低い電圧(たとえば、0ボルト(V))を印加することによって無効にされ得る。主カスコードトランジスタ436は負荷回路480に第1のバンドグループのためのRFout1信号を与え得る。フィードバック回路450は、フィードバックカスコードトランジスタ456のゲートにおいて低い電圧(たとえば、0V)を印加することによって第1のバンドグループ中での動作のために有効にされ得る。フィードバック回路450は、次いで、ソースディジェネレーションインダクタンスをブーストするためにフィードバックを与え得る。ソースディジェネレーションインダクタンスブースティングは、インピーダンスが周波数×インダクタンスに等しいので、ローバンド中のより低い周波数において同様の入力インピーダンスを取得するためにより高いソースディジェネレーションインダクタンスが望まれるとき、ローバンド中で有効にされ得る。

[0057]第2のバンドグループ(たとえば、ミッドバンドまたはハイバンド)中で動作するために、主カスコードトランジスタ438が有効にされ得、主カスコードトランジスタ436が無効にされ得る。主カスコードトランジスタ438は負荷回路490に第2のバンドグループのためのRFout2信号を与え得る。フィードバック回路450は、フィードバックカスコードトランジスタ456のゲートにおいて高い電圧(たとえば、Vdd)を印加することによって第2のバンドグループ中での動作のために無効にされ得る。フィードバック回路450は、次いで無効にされ得、ソースディジェネレーションインダクタンスを変更するためのフィードバックを与えないことになる。ソースディジェネレーションインダクタンスブースティングは、より高いソースディジェネレーションインダクタンスが必要とされないとき、ミッドバンドまたはハイバンド中で無効にされ得る。

[0058]1つの例示的な設計では、フィードバック回路450は、上記で説明したように、第1のバンドグループ(たとえば、ローバンド)について有効にされ、第2のバンドグループ(たとえば、ミッドバンドまたはハイバンド)について無効にされ得る。別の例示的な設計では、フィードバック回路450は、たとえば、所望のソースディジェネレーションインダクタンスに応じて、各バンドグループについて有効または無効にされ得る。

[0059]図6Bに、ブーストされたソースディジェネレーションインダクタンスをもつSIMO LNA404の例示的な設計の概略図を示す。LNA404も、図2中のLNA230および232のいずれかのために使用され得る。LNA404は、キャリアの2つのセットのためのものであり得る、1つの入力RF信号(RFin)を受信する1つのLNA入力と、最高2つの出力RF信号(RFout1およびRFout2)を与える2つのLNA出力とを含む。LNA404は増幅器回路422とフィードバック回路450および460とを含む。

[0060]図6Bに示されている例示的な設計では、フィードバック回路460は、AC結合キャパシタ462と、利得トランジスタ464と、カスコードトランジスタ466とを含む。キャパシタ462は、一方の端部がカスコードトランジスタ438のドレインに結合され、他方の端部が利得トランジスタ464のゲートに結合される。利得トランジスタ464は、それのソースがVdd電源電圧に結合され、それのドレインがカスコードトランジスタ466のソースに結合される。カスコードトランジスタ466は、それのゲートがVc2制御信号を受信し、それのドレインがソースディジェネレーションインダクタ432に結合される。利得トランジスタ464およびカスコードトランジスタ466は、図6Bに示されているように、PMOSトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。

[0061]LNA404は所与の瞬間において単出力モードまたは多出力モードで動作し得る。単出力モードでは、LNA404は、(たとえば、キャリアの1つのセット上で)少なくとも1つの送信信号を備える入力RF信号を受信し、1つの負荷回路480または490に1つの出力RF信号を与える。多出力モードでは、LNA404は、(たとえば、キャリアの2つのセット上で)少なくとも2つの送信信号を備える入力RF信号を受信し、2つの負荷回路480および490に2つの出力RF信号(たとえば、キャリアの各セットについて1つの出力RF信号)を与える。

[0062]単出力モードでは、(i)負荷回路480にRFout1信号を与えるためにカスコードトランジスタ436が有効にされ得るか、または(ii)負荷回路490にRFout2信号を与えるためにカスコードトランジスタ438が有効にされ得るかのいずれかである。カスコードトランジスタ436が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路450が有効にされ得る。カスコードトランジスタ438が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路460が有効にされ得る。

[0063]多出力モードでは、負荷回路480および490にRFout1およびRFout2信号を与えるためにカスコードトランジスタ436とカスコードトランジスタ438の両方が有効にされ得る。1つの例示的な設計では、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路450またはフィードバック回路460のいずれかが有効にされ得る。別の例示的な設計では、ソースディジェネレーションインダクタンスのより多くのブースティングを与えるためにフィードバック回路450とフィードバック回路460の両方が有効にされ得る。また別の例示的な設計では、フィードバック回路450および460は、より高いソースディジェネレーションインダクタンスが望まれるとき、多出力モードで無効にされ、単出力モードで有効にされ得る。概して、各フィードバック回路は、ソースディジェネレーションインダクタンスの所望のブーストに応じて有効または無効にされ得る。

[0064]図7に、ブーストされたソースディジェネレーションインダクタンスをもつMIMO LNA406の例示的な設計の概略図を示す。LNA406も、図2中のLNA230および232のいずれかのために使用され得る。LNA406は、最高2つの入力RF信号(RFin1およびRFin2)を受信する2つのLNA入力と、最高2つの出力RF信号(RFout1およびRFout2)を与える2つのLNA出力とを含む。2つのLNA入力は2つのバンドまたは2つのバンドグループのためのものであり得る。2つのLNA出力はキャリアの2つのセットのためのものであり得る。LNA406は増幅器回路426とフィードバック回路450および460とを含む。

[0065]図7に示されている例示的な設計では、増幅器回路426は、図6A中の増幅器回路422について上記で説明したように結合された、利得トランジスタ434と、カスコードトランジスタ436および438と、ソースディジェネレーションインダクタ432と、調整可能キャパシタ428とを含む。利得トランジスタ434はそれのゲートにおいて第1の入力RF信号(RFin1)を受信する。カスコードトランジスタ436および438はそれらのゲートにおいてVb1およびVb2制御信号を受信する。増幅器回路426は、利得トランジスタ474と、カスコードトランジスタ476および478と、ソースディジェネレーションインダクタ472と、調整可能キャパシタ468とをさらに含む。利得トランジスタ474は、それのソースがインダクタ472の一方の端部に結合され、それのゲートが第2の入力RF信号(RFin2)を受信し、それのドレインがカスコードトランジスタ476および478のソースに結合される。インダクタ472の他方の端部は回路接地に結合される。カスコードトランジスタ476は、それのゲートが第3の制御信号(Vb3)を受信し、それのドレインが負荷回路480に結合される。カスコードトランジスタ478は、それのゲートが第4の制御信号(Vb4)を受信し、それのドレインが負荷回路490に結合される。キャパシタ468は利得トランジスタ474のゲートとソースとの間に結合される。利得トランジスタ434および474ならびにカスコードトランジスタ436、438、476および478は、図7に示されているように、NMOSトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。

[0066]LNA406は所与の瞬間において単出力モードまたは多出力モードで動作し得る。単出力モードでは、LNA406は、(たとえば、キャリアの1つのセット上で)少なくとも1つの送信信号を備えるRFin1またはRFin2信号を受信し、1つの負荷回路480または490に1つの出力RF信号を与える。多出力モードでは、LNA406は、(たとえば、キャリアの2つのセット上で)少なくとも2つの送信信号を備えるRFin1および/またはRFin2信号を受信し、2つの負荷回路480および490に2つの出力RF信号(たとえば、キャリアの各セットについて1つの出力RF信号)を与える。

[0067]単出力モードでは、(i)RFin1信号を増幅するために利得トランジスタ434が有効にされ得るか、または(ii)RFin2信号を増幅するために利得トランジスタ474が有効にされ得るかのいずれかである。利得トランジスタ434が有効にされた場合、(i)RFout1信号を与えるためにカスコードトランジスタ436が有効にされ得るか、または(ii)RFout2信号を与えるためにカスコードトランジスタ438が有効にされ得るかのいずれかである。逆に、利得トランジスタ474が有効にされた場合、(i)RFout1信号を与えるためにカスコードトランジスタ476が有効にされ得るか、または(ii)RFout2信号を与えるためにカスコードトランジスタ478が有効にされ得るかのいずれかである。カスコードトランジスタ436または476が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路450が有効にされ得る。カスコードトランジスタ438または478が有効にされた場合、ソースディジェネレーションインダクタンスのブースティングを与えるためにフィードバック回路460が有効にされ得る。

[0068]多出力モードでは、RFin1および/またはRFin2信号は、RFout1およびRFout2信号を生成するために増幅され得る。RFin1信号のみが受信された場合、RFin1信号を増幅し、RFout1およびRFout2信号を生成するために、利得トランジスタ434ならびにカスコードトランジスタ436および438が有効にされ得る。RFin2信号のみが受信された場合、RFin2信号を増幅し、RFout1およびRFout2信号を生成するために、利得トランジスタ474ならびにカスコードトランジスタ476および478が有効にされ得る。RFin1信号とRFin2信号の両方が受信された場合、2つのRFin信号を増幅するために利得トランジスタ434および474が有効にされ得、RFout1およびRFout2信号を生成するためにカスコードトランジスタ436および478またはカスコードトランジスタ438および476のいずれかが有効にされ得る。フィードバック回路450は、ソースディジェネレーションインダクタ432のインダクタンスのをブーストするために有効にされ得る。代替または追加として、フィードバック回路460は、ソースディジェネレーションインダクタ472のインダクタンスのをブーストするために有効にされ得る。別の例示的な設計では、フィードバック回路450および460は、多出力モードで無効にされ、単出力モードで有効にされ得る。

[0069]図7は、フィードバック回路450がカスコードトランジスタ436とソースディジェネレーションインダクタ432との間に結合された例示的な設計を示している。別の例示的な設計では、フィードバック回路450(または別のフィードバック回路)はカスコードトランジスタ438とソースディジェネレーションインダクタ432との間に結合され得る。同様に、フィードバック回路460(または別のフィードバック回路)はカスコードトランジスタ476とソースディジェネレーションインダクタ472との間に結合され得る。

[0070]本明細書で開示するソースディジェネレーションインダクタンスをブーストまたはデブーストするための技法は様々な利点を与え得る。第1に、本技法は、LNAなどの増幅器のソースディジェネレーションインダクタのサイズを低減するために使用され得る。たとえば、第1のLNAは、利得、入力整合、線形性、および雑音指数に関して所望の性能を与えるために、1.2ナノヘンリー(nH)のソースディジェネレーションインダクタを有し得る。0.7nHのソースディジェネレーションインダクタと、ソースディジェネレーションインダクタンスのブースティングのための負のフィードバックとを有する第2のLNAで同等の性能が得られ得る。したがって、ソースディジェネレーションインダクタンスブースティングは、0.7nHのより小さいインダクタが1.2nHのより大きいインダクタの代わりに使用されることを可能にし得る。より小さいインダクタは、回路面積を低減し得、サイズ、コストなどを低減するために大いに望ましいことがある。

[0071]第2に、本技法は、LNAがより広い周波数範囲にわたる動作をサポートすることを可能にし得る。LNAのソースディジェネレーションインダクタのインダクタンス値はLNAの動作周波数に関係し得る。ソースディジェネレーションインダクタンスのブースティングまたはデブースティングは、(i)フィードバック回路を有効または無効にすること、および/または(ii)フィードバック回路の利得を調整することによって制御され得る。調整可能ソースディジェネレーションインダクタンスは、LNAがより広い周波数範囲にわたって動作することを可能にし得る。たとえば、フィードバック回路は、図6Aに示されているように、ローバンドについて有効にされ得、ミッドバンドまたはハイバンドについて無効にされ得る。

[0072]第3に、本技法はSIMO LNAおよびMIMO LNAのための良好な性能を与え得る。LNA(たとえば、SIMO LNAまたはMIMO LNA)は、単出力モードと多出力モードとの間で変化する入力インピーダンスを有し得る。LNAの利得および入力整合は、LNA入力インピーダンスの変化により、単出力モードと多出力モードとの間で変動し得る。Cgsキャパシタ428および468は、LNA入力インピーダンスの虚数部を調整するのを助け得る。しかしながら、LNA入力インピーダンスの実数部は、ソースディジェネレーションインダクタ432および472によって決定され得、容易に調整されないことがある。LNA入力インピーダンスの実数部は、ソースディジェネレーションインダクタンスを効果的に変更し得る、LNA出力からソースディジェネレーションインダクタへのフィードバックを介して変化させられ得る。変更されたソースディジェネレーションインダクタンスは、単出力モードと多出力モードとの間でLNAの利得および入力整合の変動を著しく低減し得る。より大きいソースディジェネレーションインダクタは、入力整合を改善するために単出力モードで望ましいことがあるが、より小さいソースディジェネレーションインダクタは、雑音指数および利得を改善するために多出力モードで望ましいことがある。本技法は、入力整合を改善するために単出力モードでソースディジェネレーションインダクタンスを変更する(たとえば、ブーストする)ために使用され得る。

[0073]例示的な設計では、装置(たとえば、ワイヤレスデバイス、IC、回路モジュールなど)は増幅器回路とフィードバック回路とを含み得る。増幅器回路(たとえば、図4中の増幅器回路420)は、入力信号を受信し、出力信号を与え得る。増幅器回路はソースディジェネレーションインダクタ(たとえば、ソースディジェネレーションインダクタ432)を備え得る。フィードバック回路(たとえば、フィードバック回路450)は増幅器回路のノードとソースディジェネレーションインダクタとの間に結合され得る。フィードバック回路は、増幅器回路とフィードバック回路とを備える増幅器の入力インピーダンスを変化させるためにフィードバック(たとえば、負のフィードバックまたは正のフィードバック)を与え得る。

[0074]例示的な設計では、増幅器回路は利得トランジスタとカスコードトランジスタとを備え得る。利得トランジスタ(たとえば、図4中の利得トランジスタ434)は、ソースディジェネレーションインダクタに結合され得、入力信号を受信し、増幅し得る。カスコードトランジスタ(たとえば、カスコードトランジスタ436)は、利得トランジスタに結合され得、出力信号を与え得る。例示的な設計では、増幅器回路は、たとえば、図6Aまたは図6Bに示されたSIMO LNAのために、第2のカスコードトランジスタをさらに備え得る。第2のカスコードトランジスタ(たとえば、図6A中のカスコードトランジスタ438)は、利得トランジスタに結合され得、第2の出力信号を与え得る。

[0075]別の例示的な設計では、増幅器回路は、たとえば、図7に示されたMIMO LNAのために、第2の利得トランジスタと第3および第4のカスコードトランジスタとをさらに備え得る。第2の利得トランジスタ(たとえば、図7中の利得トランジスタ474)は、第2のソースディジェネレーションインダクタ(たとえば、インダクタ472)に結合され得、第2の入力信号を受信し、増幅し得る。第3のカスコードトランジスタ(たとえば、カスコードトランジスタ476)は第2の利得トランジスタとカスコードトランジスタとに結合され得る。第4のカスコードトランジスタ(たとえば、カスコードトランジスタ478)は第2の利得トランジスタと第2のカスコードトランジスタとに結合され得る。

[0076]例示的な設計では、フィードバック回路はフィードバック利得トランジスタとフィードバックカスコードトランジスタとを備え得る。フィードバック利得トランジスタ(たとえば、図4中の利得トランジスタ454)は、増幅器回路中のカスコードトランジスタに結合され得、出力信号を受信し、増幅し得る。フィードバックカスコードトランジスタ(たとえば、カスコードトランジスタ456)はフィードバック利得トランジスタとソースディジェネレーションインダクタとの間に結合され得る。

[0077]例示的な設計では、本装置は第2のフィードバック回路(たとえば、図6Bまたは図7中のフィードバック回路460)をさらに備え得る。たとえば、図6Bに示されているように、第2のフィードバック回路は増幅器回路の第2のノードとソースディジェネレーションインダクタとの間に結合され得る。代替的に、たとえば、図7に示されているように、第2のフィードバック回路は増幅器回路の第2のノードと第2のソースディジェネレーションインダクタとの間に結合され得る。

[0078]例示的な設計では、増幅器回路は、増幅器回路中の利得トランジスタのゲートとソースとの間に結合され得る、調整可能キャパシタ(たとえば、図4中のキャパシタ428)をさらに備え得る。調整可能キャパシタは、増幅器のための良好な入力整合を取得するように調整され得る。

[0079]例示的な設計では、たとえば、図4に示されているように、増幅器回路中の利得トランジスタおよびカスコードトランジスタはNMOSトランジスタを備え得る。たとえば、図4に示されているように、フィードバック回路中の利得トランジスタおよびカスコードトランジスタはPMOSトランジスタを備え得る。増幅器回路およびフィードバック回路中のトランジスタは他のタイプのトランジスタをも備え得る。

[0080]例示的な設計では、たとえば、図6Aに示されているように、増幅器回路は第1のバンドグループのための出力信号また第2のバンドグループのための第2の出力信号を与え得る。フィードバック回路は、(i)増幅器回路が第1のバンドグループ(たとえば、ローバンド)のための出力信号を与えるときに有効にされるか、または(ii)増幅器回路が第2のバンドグループ(たとえば、ミッドバンドまたはハイバンド)のための第2の出力信号を与えるときに無効にされ得る。

[0081]別の例示的な設計では、たとえば、図6Bに示されているように、増幅器回路は、(i)単出力モードで出力信号または第2の出力信号のいずれかを与えるか、あるいは(ii)多出力モードで出力信号と第2の出力信号の両方を与え得る。増幅器回路は、(i)単出力モードでキャリアの1つのセットについて1つの出力信号を与えるか、または(ii)多出力モードでキャリアの2つのセットについて2つの出力信号を与え得る。フィードバック回路は、単出力モードで有効にされ、多出力モードで無効にされ得る。

[0082]例示的な設計では、フィードバック回路は、フィードバックを与えるか、またはフィードバックを与えないようにプログラム可能であり得る。たとえば、フィードバック回路は、フィードバックを与えるために有効にされるか、またはフィードバックを与えないために無効にされ得る。別の例示的な設計では、フィードバック回路は、常に、フィードバックを与えるために有効にされ得る。この例示的な設計は、より小さいソースディジェネレーションインダクタが増幅器のために使用されることを可能にし得る。両方の例示的な設計では、フィードバック回路は、増幅器のための可変入力インピーダンスを与えるための可変利得を有し得る。

[0083]図8に、信号増幅を実行するためのプロセス800の例示的な設計を示す。出力信号を取得するために、ソースディジェネレーションインダクタを備える増幅器回路を用いて入力信号を増幅する(ブロック812)。増幅器回路とフィードバック回路とを備える増幅器の入力インピーダンスを変化させるために、増幅器回路のノードとソースディジェネレーションインダクタとの間に結合されたフィードバック回路を用いてフィードバック(たとえば、負のフィードバックまたは正のフィードバック)を与える(ブロック814)。

[0084]例示的な設計では、増幅器は、第1および第2のバンドグループ上での動作をサポートするマルチバンド増幅器であり得る。増幅器は、第1のバンドグループ(たとえば、ローバンド)のための出力信号または第2のバンドグループ(たとえば、ミッドバンドまたはハイバンド)のための第2の出力信号を与え得る。フィードバック回路は、(i)増幅器が第1のバンドグループのための出力信号を与えるときに有効にされるか、または(ii)第2のバンドグループのための第2の出力信号を与えるときに無効にされ得る。

[0085]別の例示的な設計では、増幅器はキャリアアグリゲーションをサポートし得る。増幅器は、(i)単出力モードで出力信号または第2の出力信号のいずれかを与えるか、あるいは(ii)多出力モードで出力信号と第2の出力信号の両方を与え得る。フィードバック回路は、単出力モードで有効にされるか、または多出力モードで無効にされ得る。

[0086]本明細書で開示するブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器は、IC、アナログIC、RFIC、混合信号IC、ASIC、プリント回路板(PCB)、電子デバイスなどの上に実装され得る。増幅器はまた、相補型金属酸化物半導体(CMOS)、NチャネルMOS(NMOS)、PチャネルMOS(PMOS)、バイポーラ接合トランジスタ(BJT)、バイポーラCMOS(BiCMOS)、シリコンゲルマニウム(SiGe)、ガリウムヒ素(GaAs)、ヘテロ接合バイポーラトランジスタ(HBT)、高電子移動度トランジスタ(HEMT)、シリコンオンインシュレータ(SOI)など、様々なICプロセス技術を用いて作製され得る。

[0087]ブーストまたはデブーストされたソースディジェネレーションインダクタンスをもつ増幅器を実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、(i)スタンドアロンIC、(ii)データおよび/または命令を記憶するためのメモリICを含み得る1つまたは複数のICのセット、(iii)RF受信機(RFR)またはRF送信機/受信機(RTR)などのRFIC、(iv)移動局モデム(MSM)などのASIC、(v)他のデバイス内に埋め込まれ得るモジュール、(vi)受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、(vii)その他であり得る。

[0088]1つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM(登録商標)、CD−ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)およびblu−ray(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

[0089]本開示についての以上の説明は、いかなる当業者も本開示を作成または使用することができるように与えたものである。本開示への様々な修正は当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示する原理および新規の特徴に合致する最も広い範囲を与えられるべきである。