放大器 |
|||||||
| 申请号 | CN201280024061.0 | 申请日 | 2012-05-18 | 公开(公告)号 | CN103563250A | 公开(公告)日 | 2014-02-05 |
| 申请人 | 美国博通公司; | 发明人 | J·J·埃基南; J·J·瑞基; J·K·考科武里; | ||||
| 摘要 | 本 发明 涉及一种可配置低噪声 放大器 电路 ，该可配置 低噪声放大器 电路可在第一拓扑和第二拓扑之间进行配置，在第一拓扑中，低噪声放大器电路包括简并电感，由此低噪声放大器电路作为电感简并的低噪声放大器进行操作，在第二拓扑中，低噪声放大器电路包括反馈 电阻 ，由此低噪声放大器电路作为电阻反馈低噪声放大器进行操作。 | ||||||
| 权利要求 | 1.一种可配置低噪声放大器电路，所述低噪声放大器电路可在下述项之间进行配置： |
||||||
| 说明书全文 | 放大器技术领域背景技术[0002] 射频接收器可以被配置为在许多不同的射频频带内进行操作。例如，用于移动站（或蜂窝电话设备）的接收机可以被配置为在下述频带中的任何一个频带内操作：全球移动通信系统（GSM）、850、900、1800和/或1900、宽带码分多址（WCDMA）、高速分组接入（HSPA）和/或长期演进（LTE）1、2、3频带等。这允许包含这样的接收机的移动站在支持上述射频频带的不同子集的不同区域使用（例如，使得能够漫游）。 [0003] 接收机通常包含一个或多个射频集成电路（RFIC），该一个或多个射频集成电路（RFIC）包括作为接收机中第一放大级的低噪声放大器（LNA）。例如，一个或多个LNA通常被用于放大由天线收集的射频信号，并且然后由LNA生成的放大信号被接收机中的其他部件使用。 [0004] 接收机通常包括一个或多个射频（RF）滤波器，该一个或多个射频（RF）滤波器被置于天线和形成接收机的第一放大级的LNA之间。图1图示了包括RF模块100和天线130的示例性接收机。RF模块100包括RF前端模块132，该RF前端模块132进而包括对由天线130收集的射频信号进行滤波的一个或多个（多达总数n个）RF滤波器110-112。RF模块100还包括RFIC134，该RFIC134进而包括对由滤波器110-112生成的滤波信号进行放大的一个或多个（多达总数m个）LNA120-122。 [0005] 从针对噪声系数的弗里斯公式可知，形成接收机的第一放大级的LNA决定了接收机的噪声因数。形成该第一级的LNA在确定接收机的输入阻抗中也具有关键作用。该LNA的输入阻抗必须与某一阻抗严格匹配，因为否则在LNA之前的RF滤波器（例如110-112）的性能将会降低。此外，LNA之前的RF滤波器通常将具有固定频率范围，这要求LNA的输入也与该频率范围匹配。 [0006] 作为结果，取决于LNA结构，可能有必要利用包含LNA的RFIC外部的匹配部件来适当地设定输入阻抗和频率范围匹配。然而，这些外部匹配部件可能是昂贵的，并且在一些情况下，优选地是使用具有内部匹配能力的LNA来适当地设定其输入阻抗和频率范围匹配。 [0008] S=-174dBm/Hz+10log(BW)+SNRmin+NF (1) [0009] 其中，-174dBm/Hz是在290K的温度时来自输入源的有效噪声功率密度，BW是信道带宽，SNRmin是所需要的信噪比，并且NF是接收机噪声因数。SNRmin取决于例如目标误比特率和所使用的调制方法。 [0010] 形成接收机中第一放大级的LNA之前的RF滤波器在接收机被配置成在其中操作的一些射频频带内可能具有显著的插入损耗。该插入损耗能够使得接收机更不灵敏，并且对于这些射频频带具有更高的噪声因数。由于在这些射频频带内的接收机灵敏度较差，接收机可以在其上进行操作的在发射机和接收机之间的范围被减少，从而使得蜂窝网络设计更具有挑战并且更昂贵。此外，由于诸如移动站的设备中的空间约束，连接到接收机的天线的尺寸可能受到限制，由此限制了天线的性能；这种情况在例如低于1GHz的较低频率处被恶化，在该较低频率处，由于较长的波长，天线的尺寸往往变大。因此，接收机能力可能因此降低，导致降低的链路性能。 [0011] 为了减轻上述影响，LNA噪声因数应当尽可能的好。然而，在LNA之前不使用外部匹配部件并且在低电流消耗的情况下获得良好的噪声性能是挑战性的任务。此外，除了昂贵的并且耗尺寸的外部部件之外，还应当考虑包含LNA的RFIC的成本。为了使RFIC的半导体模片区域（die area）保持得小，片上电感器的数目应当被保持为最少，因为高质量的电感器需要大的模片区域，并且其尺寸不会随着集成电路的特征宽度的减小而缩小。 [0012] 从以上可以看到，在设计LNA时，需要考虑很多不同的设计因素，并且同时考虑这些因素中的一些或全部可能被证明是困难的。因此，需要通过提供考虑各种设计因素的改进的方式来增强LNA的设计。 发明内容[0013] 根据本发明的第一方面，提供了一种可配置的低噪声放大器电路，所述低噪声放大器电路可在第一拓扑和第二拓扑中之间的一个进行配置，在第一拓扑中，所述低噪声放大器电路包括简并电感（degeneration inductance），由此所述低噪声放大器电路作为电感简并的低噪声放大器进行操作，在第二拓扑中，所述低噪声放大器电路包括反馈电阻，由此所述低噪声放大器电路作为电阻反馈低噪声放大器进行操作。因此，本发明允许经由单个低噪声放大器电路来提供电感简并的低噪声放大器功能或者电阻反馈低噪声放大器功能。仅需要对于两个拓扑共同的部件的单个实例，并且这样的部件重用有助于减少成本和模片区域。 [0015] 在本发明的第一实施例中，低噪声放大器包括第一输入晶体管，并且简并电感包括连接在该第一输入晶体管的第一输出端子和地之间的简并电感器。因此，本发明提供了具有相关的良好噪声因数和灵敏度性能的低噪声放大器拓扑。经由该简并电感以及一个或多个外部匹配部件来提供阻抗匹配。 [0016] 在本发明的另一实施例中，低噪声放大器包括第一输入晶体管，并且反馈电阻包括连接在该第一输入晶体管的输入端子和电路的第一输出之间的反馈电阻器。在该拓扑中，经由内部反馈电阻来提供阻抗匹配，而不需要使用外部匹配部件的电感匹配。 [0017] 在本发明的一些实施例中，开关布置包括第一拓扑开关装置（或功能）以及第二拓扑开关装置（或功能），第一拓扑开关装置连接在第一输入晶体管的第一输出端子和地之间，第二拓扑开关装置连接在第一输入晶体管的输入端子和反馈电阻器之间。通过将第一拓扑开关装置和第二拓扑开关装置配置在打开状态，该电路可配置在第一拓扑中，并且通过将第一拓扑开关装置和第二拓扑开关装置配置在关闭状态，该电路可配置在第二拓扑中。 [0018] 在本发明的布置中，第一和/或第二拓扑开关装置包括开关晶体管，开关晶体管中的每一个开关晶体管可经由对相应的开关晶体管的输入端子输入打开状态控制信号而配置在打开状态，而开关晶体管中的每一个开关晶体管可经由对相应的开关晶体管的输入端子输入关闭状态控制信号而配置在关闭状态。因此，通过对电路内的多个开关晶体管应用例如数字控制信号的适当的控制信号可以方便地配置该电路的拓扑。 [0019] 在本发明的实施例中，该电路包括第一共源共栅晶体管，该第一共源共栅晶体管连接到第一输入晶体管的第二输出端子和电路的第一输出。因此，减小了第一输入晶体管的输入电容对放大器的输出的不期望的放大。 [0020] 在本发明的实施例中，该电路包括连接在第一输入晶体管的输入端子和第二拓扑开关装置之间的去耦合电容器。因此，提供了对第一输入晶体管和第二拓扑开关装置的交流电流的去耦合。 [0021] 在本发明的一些布置中，该电路包括连接在反馈电阻器和电路的输出之间的去耦合电容器。因此，提供了对第二拓扑开关装置的交流电流的进一步去耦合。 [0022] 在本发明的其他布置中，该电路包括连接在反馈电阻器和电路的输出之间的反馈放大器。因此，提供了额外缓冲以提升电路性能。 [0023] 在本发明的实施例中，第一拓扑包括连接在第一输入晶体管的第一输出端子和地之间的电容器。因此，可以调整跨导级（包括200、250和/或202）PSPR和/或CMRR度量。 [0024] 本发明的实施例涉及包括连接到该电路的第一输出的可配置负载的电路，该可配置负载例如LC（电感器/电容器）谐振器负载。因此，本发明允许该电路的跨导级的配置。 [0025] 在本发明的布置中，当低噪声放大器电路被配置在第二拓扑中时，简并电感被适配为提供电源噪声抑制阻抗。因此，电感简并的低噪声放大器拓扑的简并电感可以有效地在电阻反馈拓扑中使用，以对抗电路的电源的噪声影响。 [0026] 在本发明的实施例中，该电路包括第二输入晶体管，由此该低噪声放大器电路包括差分低噪声放大器电路。简并电感器包括中心抽头差分简并电感器，该中心抽头差分简并电感器连接到第一输入晶体管的第一输出端子、第二输入晶体管的第一输出端子和地的。反馈电路包括连接在第二输入晶体管的输入端子和电路的第二输出之间的另一反馈电阻器。因此，本发明提供了具有相关联的良好共模抑制性能的可配置的差分放大器。 [0027] 在本发明的实施例中，第一拓扑开关装置被连接在第一输入晶体管的第一输出端子和第二输入晶体管的第一输出端子之间，并且该电路包括连接在第二输入晶体管的输入端子和另一反馈电阻器之间的第三拓扑开关装置（或功能）。通过将第一、第二和第三拓扑的开关装置配置在打开状态，该电路可配置在第一拓扑中，并且通过将第一、第二和第三拓扑的开关装置配置在关闭状态，该电路可配置在第二拓扑中。因此，另一拓扑开关装置可以用于将该差分低噪声放大器电路配置到适当的拓扑中。 [0028] 在本发明的布置中，当低噪声放大器电路被配置在第二拓扑中时，简并电路被适配为提供与差分低噪声放大器电路的输入信号共同的信号分量相关的共模信号抑制阻抗。因此，电感简并的低噪声放大器拓扑的简并电感可以有效地在电阻反馈拓扑中使用，用于为差分放大器提供期望的共模信号抑制。 [0030] 根据本发明的第三方面，提供了一种射频模块，该射频模块包括一个或多个射频滤波器电路，该射频滤波器电路耦合到一个或多个根据本发明第一方面的可配置的低噪声放大器电路。 [0031] 根据本发明的第四方面，提供了一种包括根据本发明第一方面的可配置的低噪声放大器电路的设备。 [0032] 根据本发明的第五方面，提供了一种配置低噪声放大器电路的方法，包括应用下述中的一个： [0033] 将一个或多个控制信号的第一集合应用于该电路，用于将该电路配置在第一拓扑中，在第一拓扑中，低噪声放大器电路包括简并电感，由此低噪声放大器电路作为电感简并的低噪声放大器来进行操作；或者 [0034] 将一个或多个控制信号的第二集合应用于该电路，以将该电路配置在第二拓扑中，在第二拓扑中，低噪声放大器电路包括反馈电阻，由此低噪声放大器电路作为电阻反馈低噪声放大器来进行操作。 [0035] 根据本发明的第六方面，提供了一种可配置的低噪声放大器电路，该可配置的低噪声放大器电路可在下述两者之间配置： [0036] 内部输入阻抗匹配拓扑，其中，低噪声放大器电路包括一个或多个内部输入阻抗匹配部件，该一个或多个内部输入阻抗匹配部件适配为将低噪声放大器的输入阻抗匹配到给定输入，该一个或多个内部输入阻抗匹配部件被置于低噪声放大器电路内部；以及[0037] 与内部输入阻抗匹配拓扑不同的拓扑。 [0038] 与内部输入阻抗匹配拓扑不同的拓扑与内部输入阻抗匹配拓扑的不同之处在于，该拓扑不包括内部输入阻抗匹配拓扑的一个或多个内部输入阻抗匹配部件。 [0039] 因此，当可配置的低噪声放大器电路被配置在内部输入阻抗匹配拓扑中时，不需要将低噪声放大器的输入阻抗匹配到给定输入的外部匹配部件。当可配置的低噪声放大器电路被配置在与内部输入阻抗匹配拓扑不同的拓扑中时，需要一个或多个外部阻抗匹配部件用于将低噪声放大器的输入阻抗匹配到给定输入。 附图说明[0041] 图1图示了根据现有技术的射频集成电路。 [0042] 图2图示了根据现有技术的电感简并的低噪声放大器电路。 [0043] 图3图示了根据现有技术的电阻反馈低噪声放大器电路。 [0044] 图4图示了根据实施例的可配置的低噪声放大器。 [0045] 图5图示了根据实施例的可配置的低噪声放大器。 [0046] 图6图示了根据实施例的可配置的低噪声放大器。 [0047] 图7图示了根据实施例的可配置的低噪声放大器。 具体实施方式[0048] 若干LNA结构是已知的，其中的每一个都具有关于其噪声性能、总体成本和输入匹配能力的某些优点和缺点。 [0049] 第一个已知的LNA拓扑是电感简并的LNA拓扑，其具体分析已经在例如D.K.Shaeffer和T.H.Lee于1997年5月发表于IEEE J.of Solid-State Circuits第32卷第5期上的“A1.5-V,1.5-GHz CMOS low noise amplifier”的第745-759页中给出。 [0050] 在图2中描绘了示例性电感简并的LNA电路。图2的LNA是差分放大器，其中，晶体管200和210形成差分放大器的正或“加”侧，并且晶体管202和212形成差分放大器的负或“减”侧。以共源共栅的配置来布置差分放大器的加侧和减侧中的每一个，其中，每一个都以共源极布置的晶体管200和202分别形成加侧和减侧的输入晶体管，并且晶体管210和212分别形成加侧和减侧的共源共栅晶体管。在该情况下，晶体管200、202、210、212中的每一个都是增强型模n沟道金属氧化物半导体场效应晶体管（MOSFET）（还称为“NMOS”）。 [0051] 差分放大器对应用到其输入端子Input_p220和Input_m222的两个输入信号之间的差进行放大，其中应用到输入端子Input_m222的信号是与应用到输入端子Input_p220的信号具有相同幅度的信号，但是与该信号相位相差180度（即，该信号具有相反相位）。差分放大器能够在放大两个信号之间的差的同时抑制对其两个输入信号共同的信号分量。在放大两个信号之间的差的同时将其两个输入信号共同的信号分量所抑制的程度可以通过共模抑制比（CMRR）度量来衡量。 [0052] 在放大器的加侧的输入晶体管200的栅极端子连接到去耦合电容器240，该去耦合电容器240进而连接到外部匹配部件230。输入端子Input_p220连接到外部匹配部件230。外部匹配部件230被置于与包含图2的LNA的电路分离的电路或设备上，即匹配部件 230在“片外”（在图2中通过虚线框来表示）。在该情况下，匹配部件230是电感器。 [0053] 类似地，在放大器的减侧，输入晶体管的栅极端子连接到去耦合电容器242，该去耦合电容器242进而连接到外部匹配部件232。输入端子Input_m222连接到外部匹配部件232。再次，匹配部件232被置于“片外”，并且在该情况下，匹配部件230是电感器。 [0054] 输入晶体管200和202的栅极端子中的每一个因此形成其相应的输入晶体管的输入端子。因此，输入晶体管200和202的源极和漏极端子形成输入晶体管的输出端子。 [0055] 两个输入晶体管200、202的每一个的源极端子连接到电感器250的不同的相应的端子。电感器250是具有互耦的中心抽头的差分电感器设备。电感器250提供两个输入晶体管200、202的源极端子的电感简并。电感器250的中心抽头端子接地。 [0056] 差分放大器的加侧的输入晶体管200的漏极端子连接到共源共栅晶体管210的源极端子。类似地，差分放大器的减侧的输入晶体管202的漏极端子连接到共源共栅晶体管212的源极端子。 [0057] 共源共栅晶体管210和212的栅极端子都连接到电路电压源Vdd（直流电压）。注意，栅极端子DC电压可以被设定为不同于Vdd的水平，使得输入晶体管200的漏极电压可以被设定为期望水平，以便于增加共源共栅晶体管210的漏极端子处的有效电压摆动。 [0058] 共源共栅晶体管210和212的漏极端子分别连接到输出端子Output_p260和Output_m262，其中Output_p是差分放大器的加侧的输出端子，并且Output_m是差分放大器的减侧的输出端子。共源共栅晶体管210和212的漏极端子中的每一个还经由可配置负载连接到电压源Vdd；在该情况下，可配置负载包括并联连接的电感器280和可变电容器270。电感器280是中心抽头差分电感器设备，并且其中心抽头端子连接到电压源Vdd。图 2的LNA的输出端子Output_p260和Output_m262由此连接到可配置负载。 [0059] 图2中描绘的LNA拓扑的噪声性能通常由输入晶体管200和202的噪声性能决定。可以通过优化输入匹配网络（例如，包括输入晶体管200和202以及外部匹配部件230和 232）改善噪声性能。在该拓扑中，输入晶体管之前的输入匹配网络提供了无源（passive）电压增益，这可以以在相应的输入晶体管，例如200，的栅-源极端子结点处观察到的电压摆动与LNA输入处的电压摆动的比率来衡量。该比率的高值，在该上下文中被称为输入匹配网络的Q值，有利于减少输入晶体管200的漏极电流噪声，但是其增加了输入晶体管的感生栅极电 [0060] 流噪声。最优Q值可以使用以下等式来确定： [0061] [0062] 在等式（2）中，RLin、Rg、和RS分别是外部匹配部件的串联电阻、输入晶体管200的栅极电阻以及晶体管200的源极阻抗。符号δ、γ和α是晶体管噪声参数，而Qin是输入匹配网络的Q值，并且f0和fT分别是操作频率和整体增益频率。最后，c是在输入晶体管200的漏极端子噪声和栅极端子噪声之间的相关系数。 [0063] 图2的电感简并的LNA具有比较好的噪声因数，由此减少了在接收机中的随后级的噪声贡献，并且同时提供电流和电压增益。通常，该LNA拓扑的噪声因数随着较高的整体增益频率而改善。然而，噪声参数γ和δ往往随着晶体管沟道的缩短而增加。幸运的是，一些分量可以被建模为噪声系数γ和δ的比率其中噪声系数γ和δ可以被认为是近似恒定的；这是合理的假设，因为两个噪声源都具有相同的物理来源。因此，由于短沟道而导致的噪声参数γ和δ的递增对于电感简并的LNA输入级并不那样严重。然而，电感简并的LNA拓扑需要若干片外的外部匹配部件230和232，并且因此往往相对昂贵。 [0064] 第二个已知的LNA拓扑是电阻反馈（或“分流电阻”）LNA，其具体分析已经在例如C.-F.Liao和S.-I.Liu于2007年2月发表于IEEE J.of Solid-State Circuits第42卷第2期的“A broadband noise-cancelling CMOS LNA for3.1–10.6-GHz UWB receivers”第329-339页中给出。 [0065] 在图3中描绘了示例性电阻反馈LNA电路。如图2的电感简并的LNA一样，图3的LNA是差分放大器，其中，晶体管200和210形成差分放大器的正或“加”侧，并且晶体管202和212形成差分放大器的负或“减”侧。 [0066] 图3的电阻反馈LNA的拓扑类似于图2的电感简并的LNA；然而，存在如下若干差异： [0067] 首先，在图3的电阻反馈LNA中不存在电感器250，该电感器250在图2的电感简并的LNA中提供输入晶体管200和202的源极端子的电感简并。相反地，图3的电阻反馈LNA的输入晶体管200和210的源极端子直接接地。 [0068] 第二，输出端子Output_p260，即差分放大器的加侧的输出端子，经由反馈电阻器300连接到输入端子Input_p220，即差分放大器的加侧的输入。类似地，输出端子Output_m262，即差分放大器的减侧的输出端子，经由反馈电阻器302连接到输入端子Input_m222，即差分放大器的减侧的输入。反馈电阻器300和302因此分别提供对差分放大器的加侧和减侧电阻反馈。 [0069] 第三，这些LNA拓扑之间的主要区别是输入匹配频率的可配置性。在电阻反馈拓扑中，最优输入匹配频率遵循输出处的输出摆动。当通过调整应用于输出的谐振器负载来将电阻反馈LNA输出处的增益设定为期望频率时，在相同的频率处观察到输入匹配。这可以通过计算电阻反馈拓扑的输入阻抗值来理解，该电阻反馈拓扑的输入阻抗值由Zin=(Rfb+ZL)/(1+Gm*ZL)近似定义，其中Rfb是反馈电阻器值，ZL是负载阻抗，并且Gm是输入设备的跨导。这与通常更加固定于某一频率的电感简并的LNA拓扑的输入匹配相反。 [0070] 最后，在图3的电阻反馈LNA中不提供外部匹配部件230和232。因此，输入电阻器200和202分别经由去耦合电容器240和242分别直接连接到Input_p220和Input_m222端子。 [0071] 与需要外部匹配部件以便于匹配输入端子Input_p220和Input_m222所连接到的阻抗（其中，要匹配的阻抗例如是LNA之前的RF滤波器的输出阻抗）相反，图3的电阻反馈LNA能够匹配连接到LNA内部的输入端子Input_p220和Input_m222的阻抗。 [0072] 在图3的电阻反馈LNA中不存在以上对于图2的电感简并的LNA所描述的在电容器240和242之前提供无源电压增益的外部匹配部件230和232，因此没有减轻输入晶体管200和202的噪声影响。此外，由于在LNA的输出端子260和262与输入端子220和222之间的反馈回路而导致在图3的电阻反馈LNA中存在额外的噪声源。随着反馈电阻器300和 302的电阻的减小，来自可配置负载和反馈回路的输入相关的噪声增加。 [0073] 通常，图3的电阻反馈LNA的噪声性能比图2的电感简并的LNA更差。然而，因为图3的电阻反馈LNA不需要外部匹配部件230和232,或者用于电感简并的电感器250，图3的电阻反馈LNA的总体成本比图2的电感简并的LNA更低。 [0074] 本发明涉及能够在第一拓扑和第二拓扑中的一个之间进行配置的LNA电路，在第一拓扑中，低噪声放大器电路包括简并电感，从而低噪声放大器电路作为电感简并的低噪声放大器进行操作，在第二拓扑中，低噪声放大器电路包括反馈电阻，从而所述低噪声放大器电路作为电阻反馈低噪声放大器进行操作。在第一拓扑中，出于输入阻抗匹配目的，结合LNA使用外部匹配部件。在第二拓扑中，使用LNA拓扑内部的部件来执行输入阻抗匹配；在第二拓扑中不需要外部匹配部件。输入阻抗匹配例如可以涉及与连接到LNA的一个或多个输入的RF滤波器的输出阻抗匹配。 [0075] 在图4中图示了根据本发明的示例性可配置LNA电路。如图2和图3的LNA一样，图4的示例性LNA是差分放大器，其中晶体管200和210形成差分放大器的正或“加”侧，并且晶体管202和212形成差分放大器的负或“减”侧。 [0076] 图4的可配置LNA的拓扑必然地包含与图2的电感简并的低噪声放大器和图3的电阻反馈LNA二者类似的一些特征；然而，存在若干重要的差异，包括下述： [0077] 第一，图4的可配置LNA包含开关布置，用于将LNA在第一拓扑和第二拓扑之间进行配置。开关布置包含多个拓扑开关装置。 [0078] 第二，与图3的电阻反馈LNA类似，图4的可配置LNA在差分放大器的加侧包括反馈电阻器300。然而，与差分放大器的加侧的反馈电阻器300直接连接到输入端子Input_p220不同，反馈电阻器300连接到拓扑开关装置，在该情况下为开关晶体管400，该开关晶体管400进而连接到输入端子Input_p220。开关晶体管400的漏极端子和源极端子之一连接到反馈电阻器300，同时另一端子连接到输入端子Input_p220。开关晶体管400的栅极端子连接到配置控制信号端子421。拓扑开关装置400因此（经由去耦合电容器240）被连接在输入晶体管200的栅极和反馈电阻器300之间。 [0079] 第三，与图3的电阻反馈LNA类似，图4的可配置LNA包括在差分放大器的减侧的反馈电阻器302。然而，与差分放大器的减侧的反馈电阻器302直接连接到输入端子Input_p222不同，反馈电阻器302连接到拓扑开关装置，在该情况下为开关晶体管402，该开关晶体管402进而连接到输入端子Input_p222。开关晶体管402的漏极端子和源极端子之一连接到反馈电阻器302，同时另一端子连接到输入端子Input_p222。开关晶体管402的栅极端子连接到配置控制信号端子423。拓扑开关装置402因此（经由去耦合电容器242）被连接在输入晶体管202的栅极和反馈电阻器302之间。 [0080] 第四，与图2的电感简并的LNA类似，在图4的可配置LNA中存在电感器250。 [0081] 第五，拓扑开关装置，在该情况下为晶体管410，被连接在输入晶体管200和202的源极端子之间。开关晶体管410的漏极端子和源极端子之一连接到输入晶体管200的源极端子，同时另一端子连接到输入晶体管202的源极端子。开关晶体管410的栅极端子连接到配置控制信号端子425。 [0082] 第六，去耦合电容器430和432分别提供对于开关晶体管400和402潜在的电压源与地的去耦合。 [0083] 通过将适当的配置控制信号应用于配置控制端子421、423和425，开关晶体管400、402和410可以在打开状态和关闭状态之间进行切换，通过打开状态，图3的可配置LNA被配置在第一拓扑中，通过关闭状态，图4的可配置LNA被配置在第二拓扑中。现在将更详细地描述可以通过使用拓扑开关装置来配置的第一和第二拓扑。 [0084] 在第一拓扑中，开关晶体管400、402和410被配置成打开状态。当处于打开状态中时，开关晶体管在其漏极和源极端子之间提供高电阻，这有效地使漏极端子和源极端子断开（或“开路”）。可以通过对相应的配置控制信号端子应用适当的控制信号来使开关晶体管处于打开状态，使得在开关晶体管的栅极端子和源极端子之间的电压（即电压Vgs）小于（或近似小于）开关晶体管的阈值电压（即电压Vt），即开关晶体管因此可以被描述为处于截止模式。用于将开关晶体管配置成打开状态的配置控制信号可以例如包括数字“0”信号（诸如包括第一电压水平的信号）。 [0085] 通过将开关晶体管400和402配置成打开状态，反馈晶体管300和302分别有效地与应用于输入端子Input_p220和Input_m222的输入信号断开。结果，在输出端子Output_p260和Output_m262与输入端子Input_p220和Input_m222之间不存在反馈回路。 [0086] 通过将开关晶体管410配置为打开状态，仅经由电感器250来有效地连接输入晶体管200和202的源极端子，其中心抽头接地。因此，电感器250提供了输入晶体管200和202的源极端子的电感简并，如在图2的电感简并LNA中一样。 [0087] 因此，当开关晶体管400、402和410被切换到打开状态时，即当可配置LNA被配置在第一拓扑中时，可配置LNA作为电感简并的LNA进行操作。 [0088] 因此，当配置在第一拓扑中时，可配置LNA不提供内部输入阻抗匹配，例如与连接到输入端子Input_p220和Input_m222的前级RF滤波器的输出阻抗匹配。作为结果，图4的可配置LNA的输入阻抗应当通过将外部阻抗匹配部件，例如，如在图2的电感简并的LNA中描绘的外部匹配部件230和232，分别连接在去耦合电容器240、242与输入端子Input_p220和Input_m222之间来与例如前级RF滤波器进行匹配。 [0089] 因此，图4的可配置LNA的第一拓扑提供了图2的电感简并的LNA的益处，即相对低的噪声因数，但是需要使用外部匹配部件来提供输入电感匹配。 [0090] 在第二拓扑中，开关晶体管400、402和410被配置成为关闭状态。当处于关闭状态时，开关晶体管在其漏极和源极端子之间提供低电阻，其有效地连接（或“短路”）漏极和源极端子。可以通过对其控制信号端子应用配置控制信号来使开关晶体管处于关闭状态，从而在开关晶体管的栅极端子和源极端子之间的电压（即电压Vgs）大于开关晶体管的阈值电压（即电压Vt），即开关晶体管由此可以被描述为处于三极管模式。用于将开关晶体管配置成关闭状态的配置控制信号可以例如包括数字“1”（诸如包括第二电压水平的信号）。 [0091] 通过将开关晶体管400和402配置成关闭状态，反馈电阻器300和302分别有效地连接到输入端子Input_p220和Input_m222。作为结果，在输出端子Output_p260和Output_m与输入端子Input_p220和Input_m222（并且由此，分别经由去耦合电容器240和242与输入晶体管200和202的输入端子）之间分别存在反馈回路。 [0092] 因此，当开关晶体管400、402和410被配置为关闭状态时，即当可配置LNA被配置在第二拓扑中时，可配置LNA作为电阻反馈LNA进行操作。 [0093] 因此，当配置在第二拓扑中时，可配置LNA提供内部输入阻抗匹配，例如与连接到输入端子Input_p220和Input_m222的前级RF滤波器的输出阻抗匹配。作为结果，当可配置LNA被配置在第二配置状态中时，不需要外部匹配部件，例如，如在图2的电感简并的LNA中描绘的外部匹配部件230和232。 [0094] 当图4的可配置LNA被配置在第二拓扑中时，开关晶体管410被配置成关闭装置；这提供了现在将描述的其他优点。 [0095] 通过将开关晶体管410配置成关闭装置，输入晶体管200和202的源极端子被有效地连接（即，短路）。通过在输入晶体管200和202的源极端子之间的开关晶体管410形成的连接与连接输入晶体管200和202的源极端子的电感器250并联。 [0096] 如在图2的电感简并的LNA中，电感器250是具有互耦的差分电感器设备。与应用到差分放大器的差分模式信号相比，差分电感器设备的互耦使得电感器针对应用到差分放大器的共模信号而不同地操作。 [0097] 施加到差分放大器的共模信号是在应用到输入端子Input_p220和Input_m222的相应输入信号中具有相同幅度和相同相位的信号分量。相反，差分模式信号是在应用到输入端子Input_p220和Input_m222的相应输入信号中具有相同幅度和相反相位的信号分量。 [0098] 对于应用到输入端子Input_p220和Input_m222的差分模式信号，当可配置LNA被配置在第二拓扑中时，在输入晶体管200和202的源极端子之间通过开关晶体管410形成的连接形成对于差分信号的虚地。 [0099] 然而，关于应用到输入端子Input_p220和Input_m222的共模信号，当可配置LNA被配置在第二拓扑中时，电感器250保持活动，在输入晶体管200和202的源极端子和地（连接到电感器的中心抽头）之间提供了等于下述公式的电感： [0100] (1–k)/2*Ln (3) [0101] 其中，k是电感器250的互耦系数，并且Ln是基于电感器的电气长度的标称电感。 [0102] 因此，当可配置LNA被配置在第二拓扑中时，关于共模信号由电感器250（按照以上等式（3））提供的电感器形成用于从接地电压源中减少干扰和其他噪声的阻抗。因此，在配置在第二拓扑中时改善了可配置LNA的例如由较高电源抑制比（PSRR）度量决定的电源噪声抑制性能。当可配置LNA被配置在第二拓扑中时，由电感250提供的简并电感因此被适配为提供电源噪声抑制阻抗。 [0103] 这样的PSRR度量的改进通常仅在诸如图2的电感简并的LNA拓扑中看到。然而，可配置LNA通过从电感简并的LNA拓扑“借用”电感器250使得在电阻反馈LNA拓扑中这样的改善成为可能。电感器250的“借用”还确保了来自可配置LNA的第一拓扑的昂贵（在芯片面积方面）片上部件在可配置LNA的两个配置中都被使用。 [0104] 此外，当可配置LNA被配置在第二拓扑中时，关于共模信号的由电感器250（按照以上等式（3））提供的电感形成用于输入晶体管200和202的源极端子的简并电感器。如以上关于图2的电感简并的LNA所述，当配置在第二拓扑中时，这样的简并电感器用于改善可配置LNA的例如由较高CMRR度量决定的共模抑制性能。当可配置LNA被配置在第二拓扑中时，由电感器250提供的简并电阻由此被适配为提供关于对应用到输入端子Input_p220和Input_m222的输入信号共同的信号分量的共模信号抑制电感。 [0105] 这样的CMRR度量中的改进通常仅在诸如图2的电感简并的LNA中看到。然而，可配置LNA通过从电感简并的LNA拓扑“借用”电感器250使得在电阻反馈LNA拓扑中的这样的改善成为可能。电感器250的“借用”还确保了来自可配置LNA的第一拓扑的昂贵（在芯片面积方面）片上部件在可配置LNA的两个配置中都被使用。 [0106] 图4的可配置LNA因此提供了可以根据期望使用情况或设计需求而配置的LNA。 [0107] 如果需要具有更好噪声因数的更灵敏的LNA，则LNA可以以需要例如230和232的外部匹配部件为代价被配置在第二拓扑中，以便为可配置LNA的输入提供阻抗匹配。 [0108] 替代地，LNA可以被配置在第二拓扑中，以便提供更加成本有效的解决方案。 [0109] 此外，当可配置LNA被配置在第二拓扑中时，电感器250的使用提供了优于图3的电阻反馈LNA的PSRR和CMRR的改善。这导致了昂贵片上部件（即电感器250）的重用，该片上部件可能耗费可配置LNA的大量芯片面积。 [0110] 可配置的LNA可以由其制造商或者安装该可配置的LNA的第三方在例如设备或其模块中配置；这可能涉及配置LNA的方法，该方法包括将一个或多个控制信号的第一集合应用到LNA以将其配置在第一拓扑中，或者将一个或多个控制信号的第二集合应用到LNA以将其配置在第二拓扑中。控制信号的集合可以例如被应用到开关晶体管中的一个或多个开关晶体管。 [0111] 图4的可配置LNA可以实施在射频半导体集成电路（RFIC）中。这样的RFIC可以被包括在RF模块中，该RF模块包括被置于LNA之前的RF前端模块中的RF滤波器。RFIC可以包括可以用于在可配置LNA和RF滤波器之间连接外部匹配部件的输入和输出引脚。RFIC可能替代地包括连接到一个或多个可配置的LNA的一个或多个RF滤波器。 [0112] 图4的可配置的LNA可以被并入许多不同的设备中。这样的设备可以包括用户设备，诸如移动站、个人数字助理或蜂窝电话设备等；该可配置的LNA可以例如被包括在这样的用户设备的接收器中。另外，这样的设备可以包括要附连到用户设备的调制解调器设备，例如，USB调制解调器。此外，这样的设备可能包括通信模块，诸如机器对机器（M2M）模块，该模块可以被插入到另一设备，诸如膝上型计算机或具有通信能力的其他设备（例如自动售货机）。然而，此外，这样的设备可以包括芯片组，该芯片组可以包括无线电部分和基带部分。 [0113] 上述实施例要被理解为本发明的示例性示例。本发明的其他实施例被设想到，本文下面是其中的一些示例。 [0114] 在第一种替代布置中，共源共栅晶体管210和212没有被包括在图4的可配置LNA电路中。在这样的布置中，在差分放大器的加侧，输入晶体管200的漏极端子连接到可配置LNA的输出端子Output_p260并且连接到可配置负载（例如，电感器280和可变电容器270），该可配置负载连接到电压源Vdd。类似地，在差分放大器的减侧，输入晶体管202的漏极端子连接到可配置LNA的输出端子Output_m262并且连接到可配置负载，该可配置负载连接到电压源Vdd。缺少共源共栅晶体管210和212可能使低本发明的输入输出隔离降级并且恶化可配置LNA的密勒效应；然而，这样的布置仍然受益于上述图4的可配置LNA的其它优点。 [0115] 在第二替代布置中，仅差分放大器的一侧被包括在图4的可配置LNA电路中，例如，加侧或减侧。在这样的布置中，仅一个输入端子，例如Input_p220和仅一个输出端子，例如Output_p，被包括在可配置LNA电路中。此外，简并电感器250被连接在可配置LNA的输入晶体管（例如200）的源极端子和地之间。最后，开关晶体管410的源极和漏极端子被连接为使得当开关晶体管410处于关闭状态时，输入晶体管200的源极端子被有效地接地。因此，该布置不包括差分放大器，并且不会受益于差分放大器的共模抑制能力；然而，这样的布置仍然受益于上述图4的LNA的其他优点。 [0116] 在图5中图示了组合以上第一替代布置和以上第二布置的示例性可配置LNA电路，在第一替代布置中，省略了共源共栅极晶体管，在第二布置中，仅包括图4的可配置LNA电路的差分放大器的一侧。该布置仍然受益于上述图4的LNA的很多优点。 [0117] 在又一个替代实施例中，开关晶体管410没有被包括在可配置的LNA电路中，并且电感器250保持在可配置LNA的第一和第二拓扑的电路中。不同类型的拓扑开关装置可以与任何上述的实施例中的任何一个一起使用。例如，相对于n-型增强型MOSFET，可以使用p型和/或耗尽型MOSFET。在另一示例中，可以使用双极结型晶体管。 [0118] 在其他替代实施例中，可以采用除了开关晶体管之外的拓扑开关装置，例如可以物理地切换从而将可配置LNA配置在期望拓扑中的机械开关。此外，替代地，电磁操作的继电器可以用作拓扑开关装置。 [0119] 在另一替代实施例中，电感器250可以不是中心抽头接地的差分电感器，但是替代地可以用两个电感器来代替。在该情况下，这些电感器中的第一电感器连接在输入晶体管200（差分放大器的加侧）的源极端子和地之间，并且这些电感器中的第二电感器连接在输入晶体管202（差分放大器的减侧）的源极端子和地之间。 [0120] 去耦合电容器240和242可以被从上述的实施例的任何一个实施例中省略。 [0121] 可配置负载，例如由电感器280和可变电容270形成的谐振器负载，可以从电路中移除，或者替代地用诸如非谐振器负载、宽带负载、有源负载等的另一阻抗来代替。 [0122] 在又一替代实施例中，应用到配置控制端子421、423、425的配置控制信号可以由包含图4的可配置LNA的RFIC来提供。例如，一个或多个拓扑开关装置可以用于将配置控制端子421、423、425连接到RFIC的适当的电压源（例如，对于一种配置为Vdd而对于另一配置为地），以便于将LNA配置在第一拓扑或第二拓扑中。在另一示例中，一个或多个非易失性存储器设备可以被配置以提供配置控制信号，例如，静态随机存取存储器（SRAM）设备、闪存设备或者电可擦除可编程只读存储器（EEPROM）设备的输出可以提供配置控制信号。这样的非易失性存储器设备可以被外部编程为存储适当的数据（例如，“0”比特或“1”比特），以便允许存储器设备提供配置控制信号，该配置控制信号将LNA配置在第一拓扑或第二拓扑中。在该情况下，配置LNA的方法可以包括通过适当地对以上非易失性存储器设备进行编程来将控制信号的集合应用到LNA。 [0123] 在又一替代实施例中，在可配置LNA电路的输入和输出之间的反馈回路除了电阻反馈还利用放大级，以便提供额外缓冲以提升电路的整体性能。在图6中描绘了这样的可配置LNA电路的示例。图6包含与图4中所描绘的那些类似的部件，除了电路的加侧的反馈放大器600的输入连接到可配置LNA的输出，并且反馈放大器的输出驱动反馈电阻器300，其进而连接到输入晶体管200的栅极；反馈放大器602类似地连接在电路的减侧的反馈环路中。 [0124] 另一替代实施例包括，除了可配置简并电感器之外还在可配置LNA的输入晶体管的源极端子处添加可配置电容器，例如图7中所示的电容器700。这允许将在源极端子处的谐振器频率设定为期望频率，并且还允许调整PSRR和/或CMRR度量。 [0125] 在实施例中，可配置低噪声放大器公共输出端子，当配置在第一拓扑或第二拓扑中时，在该公共输出端子处提供可配置低噪声放大器电路的输出信号。对于两个LNA拓扑重用单个输出端子提供了对于可配置RFIC的低成本解决方案。 [0126] 在另一实施例中，由于可配置LNA的输入匹配网络给出了在电感简并拓扑中的无源增益（passive gain），所以电感简并的拓扑中的电流消耗可以小于电阻反馈拓扑中的电流消耗。这意味着，在不同的拓扑配置可以使用对输入晶体管或替代晶体管尺寸的不同偏置点从而在电流消耗和性能之间折衷。 |
||||||
QQ群二维码
意见反馈
意见反馈