RF功率放大器 |
|||||||
| 申请号 | CN200910222005.8 | 申请日 | 2009-11-13 | 公开(公告)号 | CN101741326B | 公开(公告)日 | 2014-05-07 |
| 申请人 | 瑞萨电子株式会社; | 发明人 | 近藤将夫; 松永良国; 关健太; 樱井智; | ||||
| 摘要 | 本 发明 实现了减小作为输出阻抗匹配 电路 的 变压器 ( 电压 变换器)的初级线圈侧输入阻抗而不减小Q因子。本发明提供一种RF功率 放大器 ，包括晶体管和作为输出匹配电路的变压器。变压器具有相互磁耦合的初级线圈和次级线圈。对晶体管的输入 端子 提供相应的输入 信号 。初级线圈被耦合到晶体管的每个输出端子。从次级线圈产生 输出信号 。变压器的初级线圈包括并联地耦合在晶体管的相应的输出端子之间且每个都磁耦合到次级线圈的第一线圈和第二线圈。通过初级线圈的第一和第二线圈的并联耦合，减小了初级线圈的输入阻抗。 | ||||||
| 权利要求 | 1.一种RF功率放大器，包括： |
||||||
| 说明书全文 | RF功率放大器[0001] 相关申请的交叉引用 技术领域背景技术[0004] 众所周知，在安装于通信装置诸如手机终端设备或无线LAN终端中的射频(RF)功率放大器中，为了用功率放大晶体管有效地驱动负载的天线，在源极接地的或发射极接地的功率放大晶体管和负载之间耦合阻抗匹配电路。阻抗匹配电路将功率放大晶体管的几欧姆的低输出阻抗转换成负载的典型为50欧姆的高输入阻抗。阻抗匹配电路由无源元件构成，所述无源元件是线圈和电容；并且，阻抗匹配电路可以由具有无损性和预定变压比的电压变换器(变压器)构成。变压器的初级线圈被耦合到功率放大晶体管的漏极或集电极，而变压器的次级线圈被耦合到负载的天线。 [0005] 在如下所示的非专利文献1中，说明了一种高效率B类推挽功率放大器，其中，在使用变压器的阻抗匹配电路中，变压器的初级线圈的一端和另一端被耦合到由一对互补的输入信号所驱动的一对N沟道MOS晶体管。漏极电源电压被提供到初级线圈的中点，而变压器的次级线圈耦合到负载。 [0006] 在如下所示的非专利文献2中，说明了一种单片RF功率放大器，其中，在硅芯片上集成了作为输入平衡-不平衡变换器(balun)的第一片上变压器、作为驱动级(driver stage)和中间级(inter-stage)匹配电路的第二和第三片上变压器、以及功率输出级(power outputstage)。驱动级包括由来自第一片上变压器的次级线圈两端的相应的信号所驱动的一对驱动晶体管。功率输出级包括由来自第二和第三片上变压器的次级线圈两端的相应的信号所驱动的一对输出晶体管。电源电压通过第二和第三片上变压器每个的初级线圈提供到驱动晶体管对的每个集电极。所述三个片上变压器每个都由硅芯片上方的三层布线构成。由作为硅芯片的外部构件的多个电容和多个线圈所构成的输出匹配电路被耦合到驱动级中的驱动晶体管对的每个集电极。 [0007] 在如下所示的非专利文献3中，说明了一种功率放大器，用于解决如下所示的与由非专利文献2所述的单片RF功率放大器的外部构件构成的输出匹配电路相关的问题，还用于解决短沟道MOS晶体管的低击穿电压和散热上的问题。该功率放大器被非专利文献3的作者称为分布式有源变压器(distributed active transformer，DAT)功率放大器。分布式有源变压器的初级线圈由排列成环形构造且每个都具有高Q因子的多个厚片电感(slab inductor)构成。在多个电感之间，耦合了每个都包括由一对互补输入信号驱动的一对N沟道MOS晶体管的差分推挽放大器。在分布式有源变压器(DAT)的初级线圈中，多个电感和多个差分推挽放大器沿着环形构造交替排列。分布式有源变压器(DAT)的次级线圈由环形形状的初级线圈内部的单匝金属带(1-turn metal strip)构成。因为初级线圈的多个差分推挽放大器允许相同的同步交变电流的流过，所以在次级线圈中感应出磁场从而产生多个差分推挽放大器的差分电压之和。如上所述，DAT为分布式有源变压器的缩写。 [0008] 为了将互补的输入信号对提供到所述多个差分推挽放大器的每个MOS晶体管的相应的栅极，非专利文献3所述的如下所示的DAT功率放大器包括用于将平衡信号从环形形状的外部提供到环形形状的中心部分的差分信号线，以将互补的输入信号对提供到多个差分推挽放大器的每个MOS晶体管的相应的栅极。在中心部分和MOS晶体管对的各自的栅极的每个之间，放置用于对称耦合的分配电路(distribution circuit)。注意，因为分布式有源变压器(DAT)的具有环形形状的初级线圈由具有线形形状(linear shape)的多个厚片电感构成，所以每个厚片电感的Q因子高于通常的螺旋电感；在通常的螺旋电感中，由在相对置的导线中流过的电流产生了负的互感系数。 [0009] 在如下所示的非专利文献4中，说明了非专利文献3所述的如下所示的DAT功率放大器的分布式有源变压器(DAT)的环形结构是引起功率输入和输出的交叉耦合的因素，这会使得放大器不稳定。在如下所示的非专利文献4中，还说明了分布式有源变压器(DAT)的功率耦合结构决定了芯片总尺寸，而上述的分布式有源变压器(DAT)的功率耦合结构与有源器件相比相当大，所以就成本而言是不希望的。因此，在如下所示的非专利文献4中，为了出于稳定性的考虑而减少输入和输出的耦合，耦合到功率器件的输入端口被放置于初级线圈的与分布式有源变压器(DAT)的四边形的一边相对应的部分处，而分布式有源变压器(DAT)的次级线圈的输出部分被放置于所述四边形的相对的一侧处。 [0010] 【非专利文献1】 [0011] Frederic H.Raab et al，″RF and Microwave Power Amplifierand Transmitter Technologies-Part 2″，High Frequency Electronics，PP.22-36，May 2003.[0012] 【非专利文献2】 [0013] Werner Simburger et al.，″A Monolithic Transformer Coupled5-W Silicon Power Amplifier with 59％PAE at 0.9GHz″，IEEEJOURNAL OF SOLID-STATE CIRCUITS，VOL.34，NO.12DECEMBER 1999，PP.1881-1892. [0014] 【非专利文献3】 [0015] Ichiro Aoki et al.，″Fully Integrated CMOS Power AmplifierDesign Using the Distributed Active-Transformer Architecture″，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.37，NO.3，March 2002，PP.371-383. [0016] 【非专利文献4】 [0017] Kyu Hwan An et al，″ A Monolithic Voltage-BoostingParallel-Primary Transformer Structures for Fully Integrated CMOSPower Amplifier Design″，3 to5 June 2007，2007 IEEE RadioFrequency Integrated Circuits Symposium，PP.419 to 422. [0018] 在本发明之前，本发明的发明人研发了使用具有无损性和预定变压比的电压变换器(变压器)作为输出阻抗匹配电路的RF功率放大器。因为该RF功率放大器要被安装在手机终端设备中，所以本发明的发明人承担了实现尺寸减小和低成本的研发任务。 [0019] 在研发过程中，本发明的发明人首先进行了背景技术的详细调查。 [0020] 图1显示了本发明的发明人所调查的功率放大器，其基于先于本发明的上述非专利文献3中所述的DAT功率放大器。该功率放大器使用了形成于硅(Si)芯片上的变压器(片上变压器)。变压器是这样的器件：其使用电磁感应在成大体平行且紧邻关系设置的多个导线之间进行能量转移。图1的俯视图中所示的功率放大器包括每个都形成于同一个Si芯片上的一个变压器和多个晶体管，并使用变压器进行输出功率的功率合成和阻抗匹配。 [0021] 功率放大器使用八个源极接地的N沟道MOS晶体管7A～7H作为有源器件，这些N沟道MOS晶体管7A～7H可以由CMOS制造工艺制造。各个晶体管的各自的输入端子、输出端子、和接地端子分别 为各自的栅极、漏极、和源极。作为输出匹配电路和功率合成电路，使用片上变压器，其包括多个(四个)金属导线1A到1D作为具有环形形状的初级线圈、和金属薄膜导线2作为在初级线圈内部的次级线圈的单圈金属带。在第一金属导线1A和第二金属导线1B之间耦合了包括N沟道MOS晶体管对7A和7B以及电容4A的第一推挽功率放大电路。分别对晶体管7A和7B的各自的栅极提供同相输入信号+Input和反相输入信号-Input。在第二金属导线1B和第三金属导线1C之间耦合了包括N沟道MOS晶体管对7C和7D以及电容4B的第二推挽功率放大电路。在第三金属导线1C和第四金属导线1D之间耦合了包括N沟道MOS晶体管对7E和7F以及电容4C的第三推挽功率放大电路。在第四金属导线1D和第一金属导线1A之间耦合了包括N沟道MOS晶体管对7G和7H以及电容 4D的第四推挽功率放大电路。作为具有环形形状的初级线圈的四个金属导线1A到1D由每个都具有高Q因子的多个厚片电感构成，并且对每个金属导线1A到1D的中点提供漏极电源电压Vdd。从作为在初级线圈内部的次级线圈的单圈金属带的金属薄膜导线2的两端产生输出信号Output，并在所述两端耦合电容4E。注意，电容4A到4D的作用是减小推挽功率放大电路中奇次谐波的水平。 [0022] 在图1的俯视图所示的功率放大器中，作为环形初级线圈的四个厚片电感和四个推挽功率放大电路按环形构造交替排列，并且具有环形形状的初级线圈和环形次级线圈2彼此相邻放置并被磁耦合。其结果，四个推挽功率放大电路的输出由片上变压器功率合成，并可以执行输出匹配。另外，可以解决短沟道MOS晶体管的低击穿电压和散热的问题。此外，实现了允许在Si芯片上紧凑地形成功率放大器的输出匹配电路的效果，由此能够显著减小功率放大器的制造成本和尺寸。另外，因为每个推挽功率放大电路的MOS晶体管对执行差分操作，所以MOS晶体管对中的电流被抵消从而稳定源极电压，并且还使四个厚片金属导线1A～1D的中点处的漏极电源电压Vdd稳定。于是，还实现了取消用于稳压的大电容的效果，并且能够显著减小功率放大器的制造成本和尺寸。 [0023] 图2也表示了本发明的发明人所调查的另一种功率放大器，其基于先于本发明的上述非专利文献3中所述的DAT功率放大器。图2所示的功率放大器与图1所示的功率放大器的不同点如下，即，在图2所示的功率放大器中，作为外侧的环形形状的初级线圈的八个金属导线1A到1H被设置于片上变压器的环形形状的次级线圈2的外侧，而四个金属导线1I到1L被设置在次级线圈2的内侧作为内侧的环形形状的初级线圈。在外侧金属导线1A和外侧金属导线1B之间耦合了包括N沟道MOS晶体管对3A和3B以及电容4A的推挽功率放大电路。同相输入信号+Input和反相输入信号-Input分别提供到晶体管3A和3B的各自的栅极。在外侧金属导线1C和外侧金属导线1D之间耦合了包括N沟道MOS晶体管对3C和3D以及电容4B的推挽功率放大电路。在外侧金属导线1E和外侧金属导线1F之间耦合了包括N沟道MOS晶体管对3E和3F以及电容4C的推挽功率放大电路。最后，在外侧金属导线1G和外侧金属导线1H之间耦合了包括N沟道MOS晶体管对3G和3H以及电容 4D的推挽功率放大电路。 [0024] 漏极电源电压Vdd被提供到位于环形形状的中心部分的右上方的内侧金属导线1L的中点。内侧金属导线1L的左上端通过接合导线8A和外侧金属导线1A耦合到N沟道MOS晶体管3A的漏极，其右下端通过接合导线8H和外侧金属导线1F耦合到N沟道MOS晶体管3F的漏极。漏极电源电压Vdd还被提供到位于环形形状的中心部分的左上方的内侧金属导线1I的中点。内侧金属导线1I的左下端通过接合导线8C和外侧金属导线1C耦合到N沟道MOS晶体管3C的漏极，其右上端通过接合导线8B和外侧金属导线1H耦合到N沟道MOS晶体管3H的漏极。漏极电源电压Vdd还被提供到位于环形形状的中心部分的左下方的内侧金属导线1J的中点。内侧金属导线1J的右下端通过接合导线8E和外侧金属导线1E耦合到N沟道MOS晶体管3E的漏极，其左上端通过接合导线8D和外侧金属导线1B耦合到N沟道MOS晶体管3B的漏极。漏极电源电压Vdd还被提供到位于环形形状的中心部分的右下方的内侧金属导线1K的中点。内侧金属导线1K的右上端通过接合导线8G和外侧金属导线1G耦合到N沟道MOS晶体管3G的漏极，其左下端通过接合导线8F和外侧金属导线1D耦合到N沟道MOS晶体管3D的漏极。 [0025] 图3也表示了本发明的发明人所调查的又一种率放大器，其基于先于本发明的上述非专利文献3中所述的DAT功率放大器。图3所示的功率放大器与图2中所示功率放大器的不同在于，每个位于次级线圈2外侧的外侧环形形状的初级线圈的金属导线的数量和每个位于次级线圈2内侧的内侧环形形状的初级线圈的金属导线数量都被减少到一半，并且推挽功率放大电路的数量也被减少到一半。即，在图3所示的功率放大器中，作为外侧环形形状的初级线圈的四个金属导线1A到1D配置于片上变压器的环形形状的次级线圈2的外侧，而作为内侧环形形状的初级线圈的两根金属导线1E和1F配置在次级线圈2的内侧。 [0026] 漏极电源电压Vdd被提供到位于环形形状的中心部分的上方的内侧金属导线1E的中点。内侧金属导线1E的左下端通过接合导线8A和外侧金属导线1B耦合到N沟道MOS晶体管3C的漏极，其右下端通过接合导线8D和外侧金属导线1C耦合到N沟道MOS晶体管3D的漏极。漏极电源电压Vdd还被提供到位于环形形状的中心部分的下方的内侧金属导线 1F的中点。内侧金属导线1F的右上端通过接合导线8C和外侧金属导线1D耦合到N沟道MOS晶体管3B的漏极，其左上端通过接合导线8B和外侧金属导线1A耦合到N沟道MOS晶体管3A的漏极。 [0027] 已经发现，本发明的发明人所调查的先于本发明的并如图2和3所示的功率放大器具有以下问题。即，如以上所示的非专利文献4所述，图2和3所示的每个片上变压器的环形形状是引起功率输入和输出的交叉耦合的因素，它使得放大器不稳定。特别地，在图2所示的功率放大器中，为了将互补的输入信号对+Input和-Input并行地提供到所述多个差分推挽放大器的MOS晶体管对3A、3B、......3G、和3H的相应的栅极，要求如下：首先，需要差分信号线，用于将互补的输入信号对+Input和-Input的平衡信号从作为外侧环形形状的初级线圈的金属导线1A和1B、......、1G和1H的外部提供到环形形状的中心部分。然后，在环形形状的中心部分与多个MOS晶体管对3A、3B、......3G和3H的相应的栅极之间需要具有多个对称的耦合导线的分配电路。然而，用于将互补的输入信号对+Input和-Input的平衡信号从环形形状的外侧提供到环形形状内侧的中心部分的差分信号线与环形形状的次级线圈形成了交叉导线(cross wire)，从而在交叉导线的部分处发生信号损失。另外，分配电路中耦合到环形形状的中心部分和多个MOS晶体管对的相应的栅极的多个对称耦合的导线也与环形形状的次级线圈形成交叉导线，从而在交叉到线的部分处发生信号损失。作为本发明的发明人所进行的仿真的结果，证明了上述损失将功率附加效率(PAE)减小5％。 [0028] 在图2中所示功率放大器中，需要将片上变压器和差分推挽放大器的多个MOS晶体管3A、3B、......3G和3H形成于同一个Si芯片上。与MOS晶体管3A、3B、......3G和3H所占据的芯片面积相比，环形形状的片上变压器所占据的芯片面积增大从而增加功率放大器的制造成本。另外，由损失所引起的功率附加效率的退化问题和高制造成本问题即使用图3所示的功率放大器也无法克服。 [0029] 图4表示了本发明的发明人所调查的功率放大器，其基于先于本发明的上述非专利文献4所述的DAT功率放大器。在图4所示的功率放大器中，为了出于稳定性的考虑而减小输入和输出之间的耦合，耦合到功率器件的输入端口放置于变压器的四边形的下侧的初级线圈中，而变压器的次级线圈的输出部分放置于四边形的相对置的上侧。变压器的环形形状的次级线圈包括外侧次级线圈2A和内侧次级线圈2B。外侧次级线圈2A的位于四边形的上侧中间的左侧的一端耦合到输出端子Output，而它的位于四边形上侧中间的右侧的另一端通过下层的交叉导线5H耦合到内侧次级线圈2B的位于四边形的上方中间的左侧的一端。内侧次级线圈2B的位于四边形的上方中间的右侧的另一端通过下层的交叉导线5D耦合到接地电压GND。 [0030] 变压器的环形形状的第一初级线圈包括突出地延伸而形成四边形的左边的长距离导线的金属导线1A、位于四边形的下侧中间的下层交叉导线5F、和作为位于四边形的下侧的中间左方的短距离导线的金属导线1B。即，作为突出地延伸而形成四边形的左边的长距离导线的金属导线1A的位于四边形的下边中间的右方的一端和作为短距离导线的金属导线1B的位于四边形的下边中间的左方的一端通过下层的交叉导线5F相互耦合。作为短距离导线的金属导线1B的另一端耦合到N沟道MOS晶体管7B的漏极，而作为长距离导线的金属导线1A的位于四边形的下边中间的左方的另一端耦合到N沟道MOS晶体管7A的漏极。变压器的环形形状的第二初级线圈包括作为突出地延伸而形成四边形的右边的长距离导线的金属导线1D、位于四边形的上边中间衬底下层交导线5G、作为位于四边形的左边内侧中的长距离导线的金属导线1C、位于四边形的下边中间下层交叉导线5E、和作为位于四边形的下边中间的右方的短距离导线的金属导线1E。即，作为突出地延伸而形成四边形的右边的长距离导线的金属导线1D的位于四边形的下边中间的右方的一端耦合到N沟道MOS晶体管7D的漏极，而长导线金属导线1D的位于四边形的上边中间的右方的另一端通过下层交叉导线5G耦合到作为位于四边形的左边内侧部分中的长距离导线的金属导线1C的位于四边形的上边中间的左方的一端。长导线金属导线1C的位于四边形下边中间的左方的另一端通过位于四边形的下边中间的下层交叉导线5E和作为位于四边形的下边中间的右方的短距离导线的金属线1E而耦合到N沟道MOS晶体管7C的漏极。漏极电源电压Vdd通过接合导线9A、9B、9C、和9D提供到N沟道晶体管7A、7B、7C、和7D的各自的漏极。 [0031] 在图4中所示功率放大器中，用于将互补输入信号对+Input和-Input提供到所述多个MOS晶体管7A、7B、7C、和7D的相应的栅极的栅极互补输入信号线不需要与变压器的外侧次级线圈2A和内侧次级线圈2B形成交叉导线。另外，MOS晶体管7A......7D的栅极互补输入信号线不需要根据所述Si芯片的器件版图与接合导线9A......9D形成交叉导线。因此，在图4中所示功率放大器中，能够解决由每个差分推挽放大器的功率输入和输出的交叉耦合所引起的不稳定问题或者功率附加效率的退化问题。另外，在图4所示的功率放大器中，变压器和多个差分推挽放大器的多个MOS晶体管7A......7D不需要形成于同一个Si芯片上。虽然MOS晶体管7A......7D形成于Si芯片上，但是环形变压器可以形成于比Si芯片成本更低的印刷布线衬底上。因为形成于印刷布线衬底上的环形变压器和形成于Si芯片上的MOS晶体管7A......7D可以由接合导线相互耦合，所以能减少功率放大器的制造成本。 [0032] 然而，本发明的发明人所进行的调查发现了如下问题，即，在图4所示的功率放大器中，变压器的初级线圈的输入阻抗增大。即，在图4所示的功率放大器中，第一初级线圈(导线1A、交叉导线5F、和导线1B)的长度和第二初级线圈(导线1D、交叉导线5G、导线1C、交叉导线5E、和导线1E)的长度都大体等于变压器的环形形状的周长。第一初级线圈的两端都耦合到第一差分推挽放大器的MOS晶体管7A和7B的相应的漏极。第二初级线圈的两端都耦合到第二差分推挽放大器的MOS晶体管7C和7D的相应的漏极。初级线圈的输入阻抗的值与每个初级线圈的长度即环形形状的周长直接成比例。在图4所示的变压器中，配置在环形形状周围的差分推挽放大器的数量小于如图1和2所示的功率放大器的每个变压器中的数量。因此，一个差分推挽放大器的两个MOS晶体管的相应的漏极之间的每个初级线圈的长度及其输入阻抗增大。 [0033] 当变压器的初级线圈的输入阻抗相对于差分推挽放大器的每个MOS晶体管的漏极的输出阻抗(约几ohms)增大时，变压器所执行的输出阻抗匹配中的匹配条件无法获得。通过减小变压器的环形形状的半径和周长，可以减小变压器的初级线圈的输入阻抗。然而，本发明的发明人所进行的调查已经发现：因为变压器通常作为螺旋电感而工作，所以会发生Q因子减小的问题，如以上的非专利文献4所述。 [0034] 本发明的发明人还发现了如下问题，即，在图4所示的变压器中，信号损失也发生于用于将漏极电源电压Vdd提供到N沟道MOS晶体管7A、7B、7C、和7D的相应的漏极的接合导线9A、9B、9C、和9D中，因此，放大RF输出信号的功率附加效率(PAE)退化。 [0035] 另外，在图4所示的变压器中，第一初级线圈(导线1A、交叉导线5F、和导线1B)在四边形的左侧上的环形形状的半径和周长大于在右侧上的环形形状的半径和周长。相反地，第二初级线圈(导线1D、交叉导线5G、导线1C、交叉导线5E、和导线1E)在四边形的右侧上的环形形状的半径和周长大于在左侧上的环形形状的半径和周长。因此，发现了附带的问题，即，次级线圈2A和2B的每个的输出端子Output所产生的放大RF输出信号中的偶次谐波失真增大而引起相邻信道泄漏功率比(ACPR)和功率附加效率(PAE)的退化。如上所示，ACPR为相邻信道泄漏功率比的缩写。 发明内容[0036] 作为本发明的发明人在本发明之前所进行的前述调查的结果，实现了本发明。 [0037] 因此，本发明的一个目的是提供一种RF功率放大器，其中可以减小变压器的初级线圈侧(primary-side)输入阻抗而不会减小Q因子。 [0038] 本发明的另一个目的在于减小放大了的RF输出信号的功率附加效率(PAE)的退化。本发明的又一个目的在于减小RF功率放大器中谐波失真的增加。 [0039] 本发明的上述和其它目标以及新颖特点将从本说明书和附图的说明中变得显而易见。 [0040] 如下所示，对本申请所公开的发明的代表性方面作出简要说明。 [0041] 即，本发明的代表性的RF功率放大器包括个都作为推挽功率放大电路的有源器件的第一和第二晶体管(3A和3B)、和作为输出匹配电路的变压器(1A、1B、和2)。 [0042] 输入信号(+Input和-Input)被提供到第一和第二晶体管(3A和3B)的相应的输入端子。 [0043] 变压器具有磁耦合起来的初级线圈(1A和1B)和次级线圈(2)。 [0044] 变压器的初级线圈(1A和1B)耦合到第一和第二晶体管(3A和3B)的相应的输出端子，并从变压器的次级线圈(2)产生输出信号(Output)。 [0045] 变压器的初级线圈(1A和1B)至少包括并联地耦合于第一和第二晶体管(3A和3B)的相应的输出端子之间且每个都磁耦合到次级线圈(2)的第一线圈(1A)和第二线圈(1B)(见图9)。 [0046] 以下为由本申请公开的发明的代表性方面所获得的效果的概要。 [0047] 即，本发明可以提供一种RF功率放大器，其中可以减小变压器的初级线圈侧输入阻抗而不减小Q因子。 附图说明[0048] 图1表示了本发明的发明人所调查的一种功率放大器，其基于先于本发明的非专利文献3中所述的DAT功率放大器； [0049] 图2也表示了本发明的发明人所调查的另一种功率放大器，其基于先于本发明的非专利文献3中所述的DAT功率放大器； [0050] 图3也表示了本发明的发明人所调查的又一种功率放大器，其基于先于本发明的非专利文献3中所述的DAT功率放大器； [0051] 图4表示了本发明的发明人所调查的一种功率放大器，其基于先于本发明的非专利文献4中所述的DAT功率放大器； [0052] 图5(A)到5(D)的每个都表示了本发明实施方式的RF功率放大器的一种基本构造； [0053] 图6表示了本发明实施方式的RF功率放大器的另一种基本构造； [0054] 图7表示了本发明实施方式的RF功率放大器的又一种构造； [0055] 图8表示了本发明实施方式的RF功率放大器的又一种构造； [0056] 图9表示了本发明实施方式的RF功率放大器的又一种构造； [0057] 图10表示了本发明实施方式的RF功率放大器的又一种构造； [0058] 图11表示了本发明的另一个实施方式的单片RF功率放大器的构造，其中一个推挽功率放大电路的变压器和N沟道MOS晶体管的每个都如图5中所示地集成在Si芯片中； [0059] 图12表示了本发明的又一个实施方式的RF功率放大器的构造，其中嵌入了集成有一个推挽功率放大电路的N沟道MOS晶体管的Si芯片和图9所示的输出阻抗匹配变压器； [0062] 图15表示了图5到13所示的本发明的各种实施方式所述的每个RF功率放大器的推挽功率放大电路中所使用的LD MOS晶体管的构造； [0063] 图16表示了典型的LD MOS晶体管，用于与图15的下方截面图中所示的LD MOS晶体管进行对比； [0064] 图17表示了图14中所示的本发明另一个实施方式所述的RF功率放大器的推挽功率放大电路中所使用的高击穿电压npn型异质结双极晶体管的构造；以及[0065] 图18表示了在手机终端中所使用的特定的RF功率放大器模块，其应用了上述图5到图17中所示的本发明的各种实施方式中的任一个实施方式。 具体实施方式[0066] (典型实施方式) [0067] 首先，对本申请所公开的本发明的代表性实施方式的概要进行说明。括在圆括号中并在代表性实施方式的概要的说明中所引用的附图中的附图标记只是对具有所述附图标记的部件的概念内涵的示例性说明。 [0068] (1)本发明的代表性实施方式的RF功率放大器包括每个都作为推挽功率放大电路的有源器件的第一晶体管(3A)和第二晶体管(3B)、以及作为推挽功率放大电路的输出匹配电路的变压器(1A、1B、和2)。 [0069] 可以对第一晶体管(3A)的输入端子和第二晶体管(3B)的输入端子分别提供同相输入信号(+Input)和反相输入信号(-Input)。 [0070] 变压器具有磁耦合起来的初级线圈(1A和1B)和次级线圈(2)。 [0071] 变压器的初级线圈(1A和1B)的一端和另一端分别耦合到第一晶体管(3A)的输出端子和第二晶体管(3B)的输出端子，并且从变压器的次级线圈(2)的一端和另一端之间产生输出信号(Output)。 [0072] 变压器的初级线圈(1A和1B)至少包括第一线圈(1A)和第二线圈(1B)，它们并联地耦合于第一晶体管(3A)的输出端子和第二晶体管(3B)的输出端子之间并且每个都磁耦合到次级线圈(2)(见图5(A))。 [0073] 根据上述实施方式，变压器的初级线圈(1A和1B)至少包括并联地耦合的第一线圈(1A)和第二线圈(1B)。这能够减小变压器的初级线圈侧输入阻抗。在该情况下，因为不需要减少变压器的环形形状的半径和周长，所以可以消除Q因子上的减小。 [0074] 在优选实施方式中，可以向第一线圈(1A)和第二线圈(1B)中的至少一个在第一晶体管(3A)的输出端子和第二晶体管(3B)的输出端子之间提供电源电压(Vdd)(见图5(A))。 [0075] 根据上述的优选实施方式，当对第一晶体管(3A)和第二晶体管(3B)提供电源电压(Vdd)时，不需要如上述的非专利文献4那样使用接合导线。电源电压是用具有低阻抗的初级线圈提供的。因此，能够减少上述非专利文献4所述的因接合导线中的信号损失引起的功率附加效率退化的问题。 [0076] 在另一个优选实施方式中，变压器的初级线圈(1A和1B)和次级线圈(2)由相应的环形形状的金属薄膜导线构成，其每个都扁平地形成于衬底的表面上方。 [0077] 根据上述的另一个实施方式，可以减少变压器构件的高度。这样，在包括变压器的RF功率放大器安装于手机终端中时，能够减少手机终端的尺寸。 [0078] 在又一个优选实施方式中，构成变压器的初级线圈(1A和1B)的金属薄膜导线被形成为其宽度大于构成变压器的次级线圈(2)的金属薄膜导线的宽度。 [0079] 在又一个优选实施方式中，构成变压器的初级线圈(1A和1B)的金属薄膜导线和构成变压器的次级线圈(2)的金属薄膜导线围绕着环形形状形成。 [0080] 初级线圈(1A和1B)和次级线圈(2)被设定为预定的匝数比，以使变压器能依照由匝数比确定的阻抗变换比来执行输出匹配操作。 [0081] 在更优选的实施方式中，次级线圈(2)的匝数大致设定为初级线圈(1A和1B)的匝数的整数倍。 [0082] 在又一个更优选的实施方式中，变压器初级线圈(1A和1B)的第一线圈(1A)和第二线圈(1B)分别由环形形状的外侧金属薄膜导线和环形内侧金属薄膜导线构成。 [0083] 次级线圈(2)由形成于外侧金属薄膜导线和内侧金属薄膜导线之间的中间金属薄膜导线构成(见图5(A)、7、8、9、和10)。 [0084] 在具体实施方式中，由形成于外侧金属薄膜导线和内侧金属薄膜导线之间的中间金属薄膜导线构成的次级线圈(2)被形成为具有多匝的匝数(见图5(A)、7、8、9、和10)。 [0085] 在更具体的实施方式中，第一线圈(1A)、次级线圈(2)、和第二线圈(1B)由形成于衬底表面上方的多层布线结构构成，并且，在多层布线结构中，次级线圈(2)插入在第一线圈(1A)和第二线圈(1B)之间(见图6)。 [0086] 在另一个具体实施方式中，衬底为半导体芯片(11)，第一晶体管(3A)和第二晶体管(3B)被形成于半导体芯片(11)中，并且变压器被形成为半导体芯片(11)上的片上变压器(见图11和13)。 [0087] 在又一个不同的具体实施方式中，在上面形成有变压器的衬底是布线衬底(17)，并且第一晶体管(3A)和第二晶体管(3B)被形成于半导体芯片(11)中(见图12和14)。 [0088] 形成于布线衬底(17)上的变压器由耦合导线电耦合到形成于半导体芯片(11)中的第一晶体管(3A)和第二晶体管(3B)。 [0089] 在又一个具体实施方式中，变压器的初级线圈(1A和1B)以对称形状形成(见图5(A)到14)。 [0090] 根据上述又一个具体实施方式，可以减少从次级线圈(2)的输出端子(Output)产生的放大RF输出信号中的偶次谐波失真。因此，能够减少相邻信道泄漏功率比(ACPR)和功率附加效率(PAE)的退化问题。 [0091] 在又一个具体实施方式中，第一晶体管(3A)和第二晶体管(3B)的每个都是MOS晶体管(见图5(A)到13、和15)。 [0092] 具体地，MOS晶体管是LD MOS晶体管。 [0093] 在又一个具体实施方式中，第一晶体管(3A)和第二晶体管(3B)的每个都是双极晶体管(见图14和17)。 [0095] 在最具体的实施方式中，初级线圈的耦合到第一和第二晶体管的一端和另一端、和次级线圈的从其间产生输出信号的一端和另一端形成于环形形状中的相互对置的位置处(见图5(A)到14)。 [0096] (2)本发明的另一方面中的代表性实施方式的RF功率放大器包括每个都作为推挽功率放大电路的有源器件的第一晶体管(3A)和第二晶体管(3B)、以及作为推挽功率放大电路的输出匹配电路的变压器(1A、1B、和2)。 [0097] 可以对第一晶体管(3A)的输入端子和第二晶体管(3B)的输入端子分别提供同相输入信号(+Input)和反相输入信号(-Input)。 [0098] 变压器具有初级金属薄膜导线(1A和1B)和次级金属薄膜导线(2)，初级金属薄膜导线和次级金属薄膜导线相互磁耦合，并且具有每个都被扁平地形成于衬底表面上的相应的环形形状。 [0099] 变压器的初级金属薄膜导线(1A和1B)的一端(I1)耦合到第一晶体管(3A)的输出端子，而变压器的初级金属薄膜导线的另一端(I2)耦合到第二晶体管(3B)的输出端子。 [0100] 可以从变压器的次级金属薄膜导线(2)的一端(O1)和另一端(O2)之间产生输出信号(Output)。 [0101] 变压器的初级金属薄膜导线(1A和1B)的一端(I1)和另一端(I2)以及变压器的次级金属薄膜导线(2)的一端(O1)和另一端(O2)分别形成于每个环形形状的相互对置的第一部分(B1)和第二部分(B2)中。 [0102] 在环形形状的第一部分(B1)中，变压器的初级金属薄膜导线(1A和1B)的一端(I1)和另一端(I2)相互接近地放置。 [0103] 在环形形状的第二部分(B2)中，变压器的次级金属薄膜导线(2)的一端(O1)和另一端(O2)相互接近地放置。 [0104] 变压器的初级金属薄膜导线(1A和1B)至少包括第一导线(1A)和第二导线(1B)，它们并联地耦合于第一晶体管(3A)的输出端子和第二晶体管(3B)的输出端子之间并且每个都磁耦合到次级金属薄膜导线(2)(见图5(A)和图5(B))。 [0105] 根据上述实施方式，变压器的初级金属薄膜导线(1A和1B)至少包括并联地耦合的第一导线(1A)和第二导线(1B)。这能够减小变压器的初级线圈侧输入阻抗。 [0106] 另外，变压器的初级金属薄膜导线(1A和1B)的一端(I1)和另一端(I2)以及变压器的次级金属薄膜导线(2)的一端(O1)和另一端(O2)被分别形成于每个环形形状的相互对置的第一部分(B1)和第二部分(B2)中。在环形形状的第一部分(B1)中，变压器的初级金属薄膜导线(1A和1B)的一端(I1)和另一端(I2)相互接近地放置。在环形的第二部分(B2)中，变压器的次级金属薄膜导线(2)的一端(O1)和另一端(O2)相互接近地放置。其结果，从用作变压器的互补输出端子和一个输出端的次级金属薄膜导线(2)的一端(O1)到用作变压器的互补输入端子的初级金属薄膜导线(1A和1B)的一端(I1)和另一端(I2)的耦合度可以大体等于从用作变压器的互补输出端子和另一个输出端的次级金属薄膜导线(2)的另一端(O2)到初级金属薄膜导线(1A和1B)的一端(I1)和另一端(I2)的耦合度。其结果，能够改善RF功率放大器的推挽功率放大电路的工作稳定性。 [0107] 此外，根据上述实施方式，变压器的初级导线和次级导线由相应的金属薄膜导线(1A和1B，和2)构成。这能够减小变压器构件的高度，并且当包括变压器的RF功率放大器安装于手机终端中时，能够减少小机终端的尺寸。 [0108] 在优选实施方式中，可以向第一导线(1A)和第二导线(1B)中的至少一个在第一晶体管(3A)的输出端子和第二晶体管(3B)的输出端子之间提供电源电压(Vdd)(见图5(A)和5(B))。 [0109] 根据上述优选实施方式，当电源电压(Vdd)被提供到第一晶体管(3A)和第二晶体管(3B)时，不需要如上述非专利文献4中所述那样使用接合导线。使用具有低阻抗的初级线圈提供电源电压。因此，能够减少上述非专利文献4中所述的因接合导线中的信号损失引起的功率附加效率的退化的问题。 [0110] 在更优选的实施方式中，变压器的初级金属薄膜导线(1A和1B)被形成为其宽度大于构成变压器的次级金属薄膜导线(2)的宽度。 [0111] 在另一个优选实施方式中，变压器的初级金属薄膜导线(1A和1B)和变压器的次级金属薄膜导线(2)围绕着相应的环形形状而形成。 [0112] 初级金属薄膜导线(1A和1B)和次级金属薄膜导线(2)被设定为预定匝数比，以使得变压器能依照由匝数比所确定的阻抗变换比来执行输出匹配操作。 [0113] 在另一个更优选的实施方式中，次级金属薄膜导线(2)的匝数大致设定为初级金属薄膜导线(1A和1B)的匝数的整数倍。 [0114] 在又一个更优选的实施方式中，变压器的初级金属薄膜导线(1A和1B)的第一导线(1A)和第二导线(1B)分别由环形形状的外侧金属薄膜导线和环形形状的内侧金属薄膜导线构成。 [0115] 次级金属薄膜导线(2)由形成于外侧金属薄膜导线和内侧金属薄膜导线之间的中间金属薄膜导线构成(见图5(A)、5(B)、7、8、9、和10)。 [0116] 在具体实施方式中，由形成于外侧金属薄膜导线和内侧金属薄膜导线之间的中间金属薄膜导线构成的次级金属薄膜导线(2)被形成为具有多匝的匝数(见图5(A)、5(B)、7、8、9、和10)。 [0117] 在更具体的实施方式中，第一导线(1A)、次级金属薄膜导线(2)、和第二导线(1B)由形成于所述衬底表面上方的多层布线结构构成，并且，在多层布线结构中，次级金属薄膜导线(2)夹在第一导线(1A)和第二导线(1B)之间(见图6)。 [0118] 在另一个具体实施方式中，衬底为半导体芯片(11)，第一晶体管(3A)和第二晶体管(3B)形成于半导体芯片(11)中，并且变压器被形成为半导体芯片(11)上的片上变压器(见图11和13)。 [0119] 在又一个不同的具体实施方式中，其上形成有变压器的衬底是布线衬底(17)，并且第一晶体管(3A)和第二晶体管(3B)形成于半导体芯片(11)中。 [0120] 形成于布线衬底(17)上的变压器由耦合导线电耦合到形成于半导体芯片(11)中的第一晶体管(3A)和第二晶体管(3B)(见图12和14)。 [0121] 在又一个具体实施方式中，第一晶体管(3A)和第二晶体管(3B)每个都为MOS晶体管(见图5(A)、5(B)到13以及15)。 [0122] 具体地，MOS晶体管是LD MOS晶体管。 [0123] 在又一个具体实施方式中，第一晶体管(3A)和第二晶体管(3B)每个都是双极晶体管(见图14和17)。 [0124] 具体地，双极晶体管是化合物半导体异质结双极晶体管。 [0125] 在最具体的实施方式中，在环形形状的第一部分(B1)中，只有第一晶体管(3A)和第二晶体管(3B)耦合到变压器的初级金属薄膜导线(1A和1B)的一端(I1)和另一端(I2)，其每个都作为耦合到初级金属薄膜导线的有源器件。 [0126] 变压器的初级金属薄膜导线(1A和1B)和次级金属薄膜导线(2)被形成为关于耦接第一部分(B1)和第二部分(B2)的假想线对称的形状(见图5(A)和5(B)到14)。 [0127] 根据上述最具体的实施方式，变压器的环形形状在半径和周长上具有对称形状。这可以消除Q因子上的减小。另外，因为可以减少从次级金属薄膜导线(2)的输出端子(Output)产生的放大RF输出信号中的偶次谐波失真，所以能够减少相邻信道泄漏功率比(ACPR)和功率附加效率(PAE)的退化问题。 [0128] <实施方式说明> [0129] 接下来，将更详细地说明实施方式。在用于说明本发明最佳实施方式的附图中，具有与上述附图中相同功能的构件会用相同的附图标记标注，并且省略对其的重复描述。 [0130] [0131] 图5(A)到5(D)的每一个都表示了本发明的实施方式的RF功率放大器的一种基本构造。 [0132] 图5(A)表示了代表性构造，其中变压器放置于其输入端子I1和I2与其输出端子O1和O2之间的大致中点C1处。图5(B)表示了一种构造，其中变压器放置于从其输入端子I1和I2与其输出端子O1和O2之间的大致中点C1偏移开的位置处。图5(C)表示了图5(A)的虚线B1所包围的部分的放大图。图5(D)表示了沿图5(C)中A-A’线部分的截面图。注意，变压器的端子I1和I2和端子O1和O2分别形成于每个环形形状的相互对置的上述第一和第二部分B1和B2中。 [0133] 即，在图5(A)到5(D)中所示的RF功率放大器中，两个源极接地的高击穿电压N沟道MOS晶体管3A和3B被用作有源器件。晶体管的各自的输入端子、输出端子、和接地端子分别为其各自的栅极、漏极、和源极。作为输出匹配电路和功率合成电路，使用包括作为环形形状的初级线圈的多个(四个)金属导线1A到1D、和在初级线圈的两个金属导线1A和1B之间的作为次级线圈的三匝金属带的金属薄膜导线2的片上变压器。在一个推挽功率放大电路的N沟道MOS晶体管3A和3B的相应的漏极之间，作为片上变压器的初级线圈的两个外侧和内侧金属导线1A和1B被并联地耦合。因为这种并联耦合减少了初级线圈的感应系数，所以能够减少片上变压器的初级线圈的输入阻抗。另外，因为初级线圈的两个外侧和内侧金属导线1A和1B的宽度大于次级线圈的金属薄膜导线2的宽度，所以能够减少片上变压器的初级线圈的输入阻抗。此时，因为变压器的环形形状的半径和周长可以保持而不被减小，所以能够消除Q因子上的减小。 [0134] 在环形形状的最上侧的中间处，电源电压Vdd被提供到作为初级线圈的外侧金属导线1A的中点。在环形形状的最上侧的中间处，电源电压Vdd可以通过未表示的交叉导线等提供到作为初级线圈的内侧金属导线1B的中点，虽然这未在图5(A)到5(D)中描绘。因此，能够减少因用于向N沟道MOS晶体管的相应的漏极提供电源电压的接合导线中的信号损失所引起的功率附加效率退化的问题，这已结合图4进行了说明。 [0135] 如图5(A)和5(C)所示，在环形形状的最下侧的中间左方处，作为N沟道MOS晶体管中的一个的N沟道MOS晶体管3A的漏极耦合到外侧金属导线1A的一端(第一输入端子I1)和下层交叉导线5A的一端，而下层交叉导线5A的另一端耦合到内侧金属导线1B的一端。在环形形状的最下侧的中间右方处，作为N沟道MOS晶体管中的另一个的N沟道MOS晶体管3B的漏极耦合到外侧金属导线1A的另一端(第二输入端子I2)和下层交叉导线5B的一端，而下层交叉导线5B的另一端耦合到内侧金属导线1B的另一端。注意，如图5(D)所示，作为变压器的初级线圈的金属导线1A和1B、变压器的次级线圈2、和下层交叉导线5A和5B由多层布线结构构成。在衬底Sub的表面上方，形成第一层绝缘薄膜Ins1。在第一层绝缘薄膜Ins1的表面上方，形成下层交叉导线5B和第二层绝缘薄膜Ins2。在第二层绝缘薄膜Ins2的表面上方，形成作为变压器的初级线圈的金属导线1A和1B和变压器的次级线圈2。在金属导线1A和1B和次级线圈2上方，形成第三层绝缘薄膜Ins3。作为初级线圈的两个外侧和内侧金属导线1A和1B并联地耦合，初级线圈被形成为围绕环形形状的一匝。 [0136] 同相输入信号+Input被提供到作为N沟道MOS晶体管中的一个的N沟道MOS晶体管3A的栅极，而反相输入信号-Input被提供到作为N沟道MOS晶体管中的另一个的N沟道MOS晶体管3B的栅极。初级线圈的金属导线1A和1B每个的长度大体等于环形形状的周长，而初级线圈的两根金属导线1A和1B的并联耦合使得初级线圈在两个N沟道MOS晶体管3A和3B的相应的漏极之间的输入阻抗能减小到一半。注意，在N沟道MOS晶体管3A和3B的相应的漏极之间，耦合了用于减小推挽功率放大电路中的奇次谐波的水平的电容4。电容4例如由可以由CMOS制造工艺制造的MIM电容构成。MIM电容是通过在电容性绝缘膜上方和下方形成电容电极来形成的。注意，MIM为金属-绝缘体-金属的缩写。 [0137] 在初级线圈的并联耦合的两个金属导线1A和1B之间，作为次级线圈的金属带的金属薄膜导线2被设置为三匝。金属薄膜导线2的位于环形形状的最上侧中间的右方的一端(第二输出端子O2)通过下层交叉导线5D耦合到接地电压GND。金属薄膜导线2被形成为从与其位于环形形状的最上侧中间的右边的一端对应的起点延伸，顺时针绕三匝，并到达与其位于环形形状的最上侧中间的左边的另一端(第一输出端子O1)对应的终点。与位于环形形状的最上侧中间的左边的另一端对应的终点耦合到下层交叉导线5C，而输出信号Output通过下层交叉导线5C产生。因此，初级线圈和次级线圈之间的匝数之比(匝数比)为1∶3，使得在作为RF功率放大器的输出阻抗匹配电路的片上变压器的在基础理论上的2 阻抗变换比为1∶3。本发明的发明人通过电磁场仿真计算了图5所示RF功率放大器的阻抗变换比，发现可以得到优于基础理论值的阻抗变换比1∶11。用图5(A)到5(D)所示的RF功率放大器得到的阻抗变换比优于基础理论值的原因在于，由两个并联耦合的金属导线 1A和1B构成的初级线圈的输入阻抗减小到通常情况中所得的输入阻抗的一半。 [0138] 在图5(A)到5(D)所示的RF功率放大器中，建议使用具有较高输出阻抗的高击穿电压晶体管作为推挽功率放大电路的每个N沟道MOS晶体管3A和3B。作为高击穿电压晶体管，可以使用横向扩散(LD)N沟道MOS晶体管或者使用化合物半导体诸如GaAs的高击穿电压npn型异质结双极晶体管。 [0139] 与图1所示的DAT功率放大器相对照，在图5(A)到5(D)所示RF功率放大器中，初级线圈的两个金属导线1A和1B并联地耦合。因为排列于环形形状周围的推挽功率放大电路的数目被减少到四分之一，所以初级线圈的输入阻抗大致成两倍。因此，通过使用具有高输出阻抗的高击穿电压晶体管作为图5(A)到5(D)所示的RF功率放大器的每个N沟道MOS晶体管3A和3B，能够在MOS晶体管的输出阻抗和变压器的初级线圈的输入阻抗之间获得阻抗匹配条件。 [0140] 在LD N沟道MOS晶体管中，在栅极和漏极之间形成了N型低杂质浓度区，由此，与由普通CMOS制造工艺形成的典型短沟道MOS晶体管相比，击穿电压显著改善。因为LD N沟道MOS晶体管的低杂质浓度区减小了其漏极输出电容，所以可以获得高效率和低失真因子的RF功率放大特性。因为高击穿电压，所以还可以改善对电介质击穿的耐受性。 [0141] 通过使用LD N沟道MOS晶体管作为图5(A)到5(D)所示的RF功率放大器的每个N沟道MOS晶体管3A和3B，能够在LDMOS晶体管的较高输出阻抗和变压器的初级线圈的输入阻抗之间获得优良的阻抗匹配条件。 [0142] 此外，在图4所示的功率放大器中，排列于环形形状周围的推挽功率放大电路的数目被减少到图1所示的DAT功率放大器中的四分之一。因此，初级线圈的输入阻抗大致成为四倍。即使在将具有较高输出阻抗的LD MOS晶体管用作图4的RF功率放大器的每个N沟道MOS晶体管7A、7B、7C、和7D时，也无法在MOS晶体管的输出阻抗和变压器的初级线圈的输入阻抗之间获得优良的阻抗匹配条件。结果，本发明的发明人确认，当在图4所示的功率放大器中采用LD MOS晶体管时，最大RF输出功率Pout(max)最多为大致33dBm。 [0143] 相比之下，当在图5(A)到5(D)所示的功率放大器中采用LD MOS晶体管时，可以获得优良的阻抗匹配条件。因此，本发明的发明人认识到，最大RF输出功率Pout(max)可以增加到大致35dBm。 [0144] 在图5(A)到5(D)所示的功率放大器中，片上变压器的初级线圈的两个金属导线1A和1B的环形形状的半径和周长关于环形形状左右对称。因此，可以减少次级线圈2的输出端子Output所产生的放大RF输出信号中的偶次谐波失真，因此能够减少相邻信道泄漏功率比(ACPR)和功率附加效率(PAE)的退化问题。 [0145] [0146] 图6表示了本发明实施的RF功率放大器的另一个构造。 [0147] 即，图6所示的RF功率放大器与图5中所示RF功率放大器的不同点如下。 [0148] 在图6所示的RF功率放大器中，初级线圈的并联耦合的两个金属导线1A和1B被形成于作为次级线圈的金属带的设置为两匝的金属薄膜导线2的上方和下方，如图6的右手侧截面结构中所示。结果，金属导线1B、金属薄膜导线2、和金属导线1A分别由每个都覆盖在Si芯片上的第一层金属导线、第二层金属导线、和第三层金属导线构成。 [0149] 如图6的俯视图所示，作为第二层金属导线的位于其环形形状的最上侧中间的右边的金属薄膜导线2的一端通过下层交叉导线5D耦合到接地电压GND。金属薄膜导线2被形成为从与其位于环形形状的最上侧中间右边的内侧的一端相对应的起点延伸，顺时针绕两匝，并到达与其位于环形形状的最上侧中间左边的外侧的另一端相对应的终点。在金属薄膜导线2的位于其环形形状的最上侧中间左边的外侧的另一端、与金属薄膜导线2的位于其环形形状的最上侧中间的右边的内侧的一端之间，耦合有金属薄膜导线2的内侧环形形状部分和其外侧环形形状部分。此外，在金属薄膜导线2的外侧的另一端和其内侧的一端之间，电源电压Vdd被提供到作为第一层金属导线的金属导线1B的中点和作为第三层金属导线的金属导线1A的中点。 [0150] 另外，在图6所示的RF功率放大器中，作为片上变压器的初级线圈的外侧和内侧的两个金属导线1A和1B并联地耦合于一个推挽功率放大电路的N沟道MOS晶体管3A和3B的相应的漏极之间。这种并联耦合减小了初级线圈的感应系数，并且能够减小初级线圈的输入阻抗。此时，变压器的环形形状的半径和周长可以保持而不被减小，因此能够消除Q因子上的减小。 [0151] 另外，在环形形状的最上侧的中间处，电源电压Vdd被提供到作为第一层金属导线的金属导线1B的中点和作为第三层金属导线的金属导线1A的中点。因此，能够减少因用于向N沟道MOS晶体管的相应的漏极提供电源电压的接合导线中的信号损失所引起的功率附加效率退化的问题，这已结合图4进行了说明。 [0152] 在图6中所示RF功率放大器中，初级线圈和次级线圈之间的匝数之比(匝数比)为1∶2，使得作为RF功率放大器的输出阻抗匹配电路的片上变压器在基础理论上的阻抗2 变换比为1∶2。本发明的发明人通过电磁场仿真计算了图6所示的RF功率放大器的阻抗变换比，并且发现可以得到优于基础理论值的阻抗变换比1∶5.7。使用图6所示的RF功率放大器得到的阻抗变换比优于基础理论值的原因在于，由两个并联耦合的金属导线1A和1B构成的初级线圈的输入阻抗减小到通常情况中所得的输入阻抗的一半。 [0153] 通过使用LD N沟道MOS晶体管作为图6所示的RF功率放大器的每个N沟道MOS晶体管3A和3B，能够在LD MOS晶体管的较高输出阻抗和变压器的初级线圈的输入阻抗之间获得优良的阻抗匹配条件。 [0154] 此外，在图6所示的RF功率放大器中，片上变压器的初级线圈的两个金属导线1A和1B每个的环形形状的半径和周长关于环形形状左右对称。因此，可以减少次级线圈2的输出端子Output所产生的放大RF输出信号中的偶次谐波失真，并且能够减少相邻信道泄漏功率比(ACPR)和功率附加效率(PAE)的退化问题。注意，在图6中，形成在作为次级线圈的金属薄膜导线2的上方和下方的初级线圈的两个金属导线1A和1B通过通路6A和6B相互电耦合。在形成于金属薄膜导线2的上方和下方的金属导线1A和1B之间的层间绝缘膜中形成通孔，并通过用布线金属填充通孔形成通路6A和6B。 [0155] 图7表示了本发明的实施方式的RF功率放大器的又一个构造。 [0156] 即，图7所示的RF功率放大器与图5所示的RF功率放大器的不同点如下。 [0157] 在图7所示的RF功率放大器中，作为次级线圈的金属带而被设置两匝的金属薄膜导线2形成于初级线圈的并联耦合的三个金属导线1A、1B、和1C之间。 [0158] 如图7的俯视图所示，金属薄膜导线2的位于其环形形状的最上侧中间的右边的一端通过下层交叉导线5D耦合到接地电压GND。金属薄膜导线2被形成为从与其位于环形形状的最上侧中间的右边的内侧的一端相对应的起点延伸，顺时针绕两匝，并到达与其位于环形形状的最上侧中间的左边的外侧的另一端相对应的终点。在金属薄膜导线2的位于其环形形状的最上侧中间的左边的外侧的另一端、与金属薄膜导线2的位于其环形形状的最上侧中间的右边的内侧的一端之间，耦合有金属薄膜导线2的内侧的环形部分和其外侧的环形部分。此外，在金属薄膜导线2的外侧的另一端和其内侧的一端之间，电源电压Vdd被提供到金属导线1C的中点、金属导线1B的中点、和金属导线1A的中点。 [0159] 此外，在图7所示的RF功率放大器中，在一个推挽功率放大电路的N沟道MOS晶体管3A和3B的相应的漏极之间，外侧、中间、和内侧的三个金属导线1A、1B和1C并联地耦合作为片上变压器的初级线圈。这种并联耦合减小了初级线圈的感应系数，并且能够减小初级线圈的输入阻抗。另外，因为初级线圈的三个金属导线1A、1B、和1C每个的宽度被设定为大于次级线圈的金属薄膜导线2的宽度，所以能够减小片上变压器的初级线圈的输入阻抗。本发明的发明人已经确认，与图5和6所示的每个RF功率放大器中的最大RF输出功率Pout(max)相比，图7所示的RF功率放大器中最大RF输出功率Pout(max)大致增大0.5dBm。另外，因为变压器的环形形状的半径和周长可以保持而不被减小，所以能够消除Q因子上的减小。 [0160] 另外，因为电源电压Vdd被提供到内侧金属导线1C的中点、中间金属导线1B的中点、和外侧金属导线1A的中点，所以能够减少因用于向N沟道MOS晶体管的相应的漏极提供电源电压的接合导线中的信号损失所引起的功率附加效率化的问题，这已结合图4进行了说明。 [0161] 在图7所示的RF功率放大器中，初级线圈和次级线圈之间的匝数之比(匝数比)为1∶2，使得作为RF功率放大器的输出阻抗匹配电路的片上变压器在基础理论上的阻抗2 变换比为1∶2。本发明的发明人通过电磁场仿真计算了图7所示的RF功率放大器的阻抗变换比，并且发现可以得到优于基础理论值的阻抗变换比1∶6。使用图7所示的RF功率放大器得到的阻抗变换比优于基础理论值的原因在于，由三个并联耦合金属导线1A、1B、和1C构成的初级线圈的输入阻抗减小到通常情况中所得的输入阻抗的三分之一。 [0162] 通过使用LD N沟道MOS晶体管作为图7所示的RF功率放大器的每个N沟道MOS晶体管3A和3B，能够在LD MOS晶体管的较高输出阻抗和变压器的初级线圈的输入阻抗之间获得优良的阻抗匹配条件。 [0163] 此外，在图7所示的功率放大器中，片上变压器初级线圈的三个金属导线1A、1B、和1C每个的环形形状的半径和周长是左右对称的。因此，能够减小次级线圈2的输出端子Output所产生的放大RF输出信号中的偶次谐波失真，并且能够减小相邻信道泄漏功率比(ACPR)和功率附加效率(PAE)的退化问题。 [0164] 图8表示了本发明的实施方式的RF功率放大器的又一个构造。 [0165] 即，图8所示的RF功率放大器与图5所示的RF功率放大器的不同点如下。 [0166] 在图8所示的RF功率放大器中，作为次级线圈的金属带的金属薄膜导线2在变压器的初级线圈的外侧金属导线1A和中间金属导线1B之间具有附加的一匝。因此，金属薄膜导线2的匝数为三匝，使得初级线圈和次级线圈之间的匝数之比(匝数比)为1∶3，并且作为RF功率放大器的输出阻抗匹配电路的片上变压器在基础理论上的阻抗变换比为2 1∶3。在图8所示的RF功率放大器中，也可以实现与用图5到7所示的本发明的各种实施方式的RF功率放大器实现的大致相同的有用操作和效果。 [0167] 图9表示了本发明的实施方式的RF功率放大器的又一个构造。 [0168] 即，图9所示的RF功率放大器与图5所示的RF功率放大器的不同点如下。 [0169] 在图9所示的RF功率放大器中，作为次级线圈的金属带的金属薄膜导线2在变压器的初级线圈的外侧金属导线1A和中间金属导线1B之间有一匝而非三匝。因此，金属薄膜导线2的匝数为一匝，使得初级线圈和次级线圈之间的匝数之比(匝数比)为1∶1，并且作为RF功率放大器的输出阻抗匹配电路的片上变压器在基础理论上的阻抗变换比为2 1∶1。然而，在一个推挽功率放大电路的N沟道MOS晶体管3A和3B的相应的漏极之间，初级线圈的外侧和内侧的两个金属导线1A和1B并联地耦合。因此，初级线圈的感应系数被减小，从而能够减小片上变压器的初级线圈的输入阻抗。本发明的发明人通过电磁场仿真计算了图9的RF功率放大器的阻抗变换比，并且发现可以得到优于基础理论值的阻抗变换比1∶2.1。其原因同样在于，由两个并联耦合的金属导线1A和1B构成的初级线圈的输入阻抗减小到通常情况中所得的输入阻抗的一半。在图9所示的RF功率放大器中，也可以实现与用图5到7所示的本发明各种实施方式的RF功率放大器所实现的大致相同的有用操作和效果。 [0170] 图10表示了本发明的实施方式的RF功率放大器的另一个构造。 [0171] 即，图10所示的RF功率放大器与图9所示的RF功率放大器的不同点如下。 [0172] 在图10所示的RF功率放大器中，作为次级线圈的金属带的金属薄膜导线2在变压器的初级线圈的外侧金属导线1A和中间金属导线1B之间有两匝而非一匝。因此，金属薄膜导线2的匝数为二匝，使得初级线圈和次级线圈之间的匝数之比(匝数比)为1∶2，并且作为RF功率放大器的输出阻抗匹配电路的片上变压器在基础理论上的阻抗变换比为2 1∶2。然而，在一个推挽功率放大电路的N沟道MOS晶体管3A和3B的相应的漏极之间，初级线圈的外侧和内侧的两个金属导线1A和1B并联地耦合。因此，初级线圈的感应系数被减小，从而能够减小片上变压器的初级线圈的输入阻抗。本发明的发明人通过电磁场仿真计算了图10的RF功率放大器的阻抗变换比，并且发现可以得到优于基础理论值的阻抗变换比1∶5.7。其原因也在于，由并联耦合的两个金属导线1A和1B构成的初级线圈的输入阻抗减小到通常情况中所得的输入阻抗的一半。在图10所示的RF功率放大器中，也可以实现与用图5到7所示的本发明的各种实施方式的RF功率放大器所实现的大致相同的有用操作和效果。 [0173] <单片RF功率放大器> [0174] 图11是本发明的另一个实施方式所述的单片RF功率放大器的构造，其中一个推挽功率放大电路的每个都如图5所示的变压器和N沟道MOS晶体管被集成在Si芯片中。 [0175] 即，在图11中所示的单片RF功率放大器中，用于输出阻抗匹配的变压器11和MOS晶体管3A和3B的差分对3，其每个都如图5中所示，以及用于输入阻抗匹配的变压器12，被集成在Si芯片10中。Si芯片10被管芯接合(pellet-bond)在矩形的管芯座(tab)上，并且多个外部引线13到16和Si芯片的多个接合焊盘(bonding pad)通过多个接合导线相互电耦合。 [0176] 从两个外部引线16提供的差分输入信号对通过输入阻抗匹配变压器12被提供到差分对3中的一对MOS晶体管的相应的栅极，并且来自差分对3中的这对MOS晶体管的相应的漏极的差分输出信号对被提供到输出阻抗匹配变压器11的初级线圈。从输出阻抗匹配变压器11的次级线圈产生的RF传输差分输出信号，可以通过两个外部引线13和16，被提供到安装于手机终端中的天线。另外，由设置于两个外部引线13和14之间的外部引线15提供的电源电压Vdd也可以被提供到输出阻抗匹配变压器11的环形初级线圈的外侧和内侧的金属导线的各自的中点。设置于两个外部引线13和14之间的外部引线15具有减小两个外部引线13和14之间的不希望的串扰的功能。 [0177] 集成在图11所示的单片RF功率放大器的Si芯片中的变压器和推挽功率放大电路的N沟道MOS晶体管不限于图5所示的的结构。图6到10所示的任意结构都能够作为变压器和推挽功率放大电路的N沟道MOS晶体管被集成在图11所示的单片RF功率放大器的Si芯片中。注意，在图11所示的单片RF功率放大器的Si芯片的表面上方，形成了用于提供力学和电学保护并防止湿气进入的树脂。 [0178] [0179] 图12表示了本发明的又一个实施方式的RF功率放大器的构造，其中嵌入了集成有一个推挽功率放大电路的N沟道MOS晶体管的Si芯片10、以及图9所示的输出阻抗匹配变压器11。 [0180] 即，在图12所示的RF功率放大器模块中，MOS晶体管3A和3B的差分对3和用于输入阻抗匹配的变压器12被集成在Si芯片10中。另外，在RF功率放大器模块的印刷衬底(printed substrate)17上方，形成了Si芯片10、图9所示的用于输出阻抗匹配的变压器11、片式电容(chip capacitor)18A和18B、和金属薄膜电感19。 [0181] 在将金属薄膜导线形成于印刷衬底17上方的情况中，与将金属薄膜导线形成于Si芯片10之上的情况相比，细微图案(minutepattern)的形成更为困难。即，在将输出阻抗匹配变压器11形成于印刷衬底17上方的情况中，难以实现两匝或更多匝的次级线圈。因此，在图12所示的RF功率放大器模块中，采用片上变压器11作为输出阻抗匹配电路，其中图9所示的次级线圈为一匝，并且初级线圈和次级线圈之间的匝数比为1∶1。然而，其结果，片上变压器11的阻抗变换比稍有不足，因此，在变压器11的输出端耦合了由片式电容18A和金属薄膜电感19等无源元件构成的辅助输出阻抗匹配电路。辅助输出阻抗匹配电路也用作低通滤波器，用于减少不需要的谐波分量。注意，片式电容18B用于减小推挽功率放大电路中的奇次谐波的水平。在图12的RF功率放大器模块的表面上方，形成了用于提供力学和电学保护并防止湿气进入的树脂。安装于图12的RF功率放大器模块的印刷衬底 17上方的变压器不限于图9所示的结构。图5到8和10中所示的任意结构都能被安装于图12的RF功率放大器模块的印刷衬底17上方。注意，在图12中，多个通路20、21、22A、和 22B被形成于印刷衬底17上方，并且通路在印刷衬底17内将多层布线的上层布线和下层布线相互耦合起来。通路20用于从由片式电容18A和金属薄膜电感19构成的辅助输出阻抗匹配电路获得输出信号。通孔21用于将电源电压提供到变压器11的初级线圈。通孔22A和22B用于将每个片式电容18A和18B的一个端子耦合到位于印刷衬底17的背面的接地电极。 [0182] 图13表示了本发明的又一个实施方式的RF功率放大器模块的构造，其中嵌入了集成有一个推挽功率放大电路的N沟道MOS晶体管的Si芯片10、以及图9所示的输出阻抗匹配变压器11。 [0183] 图13所示的RF功率放大器模块与图12所示的RF功率放大器模块的不同点如下。 [0184] 即，在图13所示的RF功率放大器模块中，MOS晶体管3A和3B的差分对3、输入阻抗匹配变压器12、图9所示的输出阻抗匹配变压器11、和MIM电容18C和18D被集成在Si芯片10中。另外，在RF功率放大器模块的印刷衬底17上方，形成了Si芯片10和金属薄膜电感19。印刷衬底17上方的金属薄膜电感19和Si芯片10上方的MIM电容18C与辅助输出阻抗匹配电路相协作以用作减少不需要的谐波分量的低通滤波器。注意，MIM电容18D用于减小推挽功率放大电路中的奇次谐波的水平。在图13的RF功率放大器模块的表面上方，形成了用于提供力学和电学保护并防止湿气进入的树脂。安装于图13的RF功率放大器模块的印刷衬底17上方的变压器不限于图9所示的结构。图5到8和10所示的任意结构都能安装于图12的RF功率放大器模块的印刷衬底17上方。 [0185] 图14表示了本发明的又一个实施方式的RF功率放大器的构造，其中嵌入了集成有高击穿电压npn型异质结双极晶体管(HBT)40作为推挽功率放大器的每个晶体管的GaAs芯片41、和图9所示的输出阻抗匹配变压器11。 [0186] 图14所示的RF功率放大器模块与图12所示的RF功率放大器模块的不同点在于，图12中集成了N沟道MOS晶体管的Si芯片10被集成了HBT 40的GaAs化合物半导体半绝缘芯片41替换，其余与之相同。 [0187] [0188] 图15表示了图5到13所示的本发明的各种实施方式的任意RF功率放大器的推挽功率放大电路中所使用的LD MOS晶体管的构造。 [0189] 在图15上方的俯视图中，表示了两个LD MOS晶体管和位于其相应的漏电极D之间的一个MIM电容。MIM电容减小奇次谐波的水平。差分的输入信号对被提供到所述两个LD MOS晶体管的各自的栅电极G。接地电压被提供到所述两个LD MOS晶体管的各自的源电极S。注意，所述两个LD MOS晶体管具有多个源电极S和多个漏电极D相互相间叉合的指状电极(finger electrode)结构。 [0190] 在图15下方的截面图中，表示了位于图15上方俯视图的右手侧上的LD MOS晶体管的一部分的截面结构。 [0191] 两个LD MOS晶体管中的每个都包括例如P-型(低杂质浓度)Si衬底23、P型阱-24、Si氧化膜25、多晶Si膜(栅电极)26、N型Si层(低杂质浓度源极扩散层)40、N 型Si+ + 层(低杂质浓度漏极扩散层)28、N 型Si层(高杂质浓度漏极扩散层)29、N 型Si层(高+ 杂质浓度源极扩散层)30、P 型Si层31、金属膜32到35、和绝缘膜36。每个LD MOS晶体管的漏极28和源极31关于栅极26对称地形成。 [0192] 在图15下方的截面图中所示的LD MOS晶体管中，低杂质浓度漏极扩散层28和漏极偏移结构(offset drain structure)ODS被具体地形成在栅电极26和高杂质浓度漏极扩散层29之间。Si衬底(p型Si衬底23)被设置为具有低杂质浓度和高电阻系数。因此，图15所示的LD MOS晶体管的击穿电压被设置为高于由CMOS制造工艺形成的短沟道MOS晶体管的击穿电压。另外，因为减小了LD MOS晶体管的漏极输出电容，并且源极-漏极电流路径的沟道电阻具有较高的值，所以输出阻抗同样具有较高的值。 [0193] 图15的下方的截面图所示的LD MOS晶体管与典型的LD MOS晶体管的不同在于，Si衬底23具有低杂质浓度和高电阻系数。 [0194] 图16表示了典型的LD MOS晶体管的结构，用于与图15的下方的截面图所示的LD MOS晶体管进行对比。 [0195] 在具有如图16所示的典型结构的LD MOS晶体管中，图15的P-型(低杂质浓度)- + -Si衬底23由图16的P 型(低杂质浓度)Si层38替换，并且P 型Si衬底37形成于P 型Si层38的下方。另外，在具有如图16所示的典型结构的LD MOS晶体管中，源电极电耦合+ + - + 到P 型多晶Si层39，该P 型多晶Si层39深入地形成以延伸穿过P 型Si层38并到达P型Si衬底37。具有如图16所示的典型结构的LD MOS晶体管安装在RF功率放大器模块+ 中，并且P 型Si衬底37耦合到RF功率放大器模块的接地电极，该接地电极还起散热板的作用。RF功率放大器模块的还起散热板的作用的接地电极耦合到手机终端的电路衬底的接地导线。因此，当具有如图16所示的典型结构的LD MOS晶体管被用作RF功率放大器模块的最终的放大级的源极接地功率晶体管时，减小了流过大电流的源电极在接地电压上的波动，并且可以改善RF功率放大器模块的散热。 [0196] 相比之下，在使用了图15的下方截面图中所示的LD MOS晶体管的如图5到13所示的本发明的各种实施方式的任意RF功率放大器的推挽功率放大电路中，图15所示的两个LD MOS晶体管执行差分操作。因此，在两个LD MOS晶体管的共用源极中流过的交变电流互相抵消，使得流进或流出两个LD MOS晶体管的共用源极的交变电流为零。因此，在安装有图15所示的两个LD MOS晶体管作为最终放大级中的源极接地功率晶体管的RF功率放大器模块中，仅仅通过将两个LD MOS晶体管的共用源极经由例如外部引线耦合到手机终端的电路衬底的接地导线，就实现了充分接地。这是因为流进或流出两个LD MOS晶体管的共用源极的交变电流变为零，并且外部引线中的电流为零。然而，在该情况中，建议将形成-有如图15所示的LD MOS晶体管的P 型(低杂质浓度)Si衬底23耦合到RF功率放大器模块的散热板，由此改善RF功率放大器模块的散热。 [0197] 另外，因为形成有如图15所示的LD MOS晶体管的P-型Si衬底23具有低杂质浓-度和高电阻系数，所以当形成其中两个LD MOS晶体管耦合到P 型Si衬底23的片上变压器时，能够减少功率损失。比如，假设具有图5到10的任意结构的片上变压器被形成于图- 15所示的P 型Si衬底23中的情况。在片上变压器的环形形状的中心处的磁场的影响下，- 涡电流可以围绕中心处的磁场流动。在图15所示的LD MOS晶体管中，P 型Si衬底23具有低杂质浓度和高电阻系数，使得涡电流的值小且因涡电流引起的功率损失小。然而，在具+ 有图16所示的典型结构的LD MOS晶体管中，P 型Si衬底37具有高杂质浓度和低电阻系数，使得涡电流的值大且因涡电流引起的功率损失也大。 [0198] <高击穿电压异质结双极晶体管> [0199] 图17表示了图14所示的本发明的又一个实施方式的RF功率放大器的推挽功率放大电路中所使用的高击穿电压npn型异质结双极晶体管(HBT)的构造。 [0200] 在图17的上方的俯视图中，表示了两个HBT和位于其相应的集电极C之间的一个MIM电容，该MIM电容减小奇次谐波的水平。差分的输入信号对被提供到所述两个HBT的各自的基极B。接地电压被提供到所述两个HBT的各自的发射极E。注意，所述两个HBT具有指状电极结构，其中多个发射极E和多个集电极C相互相间叉合。 [0201] 在图17的下方层的截面图中，表示了位于图17左手侧的HBT的一部分的截面结构。 [0202] HBT形成于GaAs化合物半导体半绝缘衬底42上方，并且包括N+型次集电极- +(subcollector)层43、N 型集电极层44、P 型GaAs基极层45、N型AlGaAs发射极层46、+ 和N 型GaAs欧姆层(ohmiclayer)47。HBT还包括集电极电极48、基极电极49、发射极电极 50、位于半绝缘衬底42的背面的接地电极51、和通路孔52。具体地，发射极50被设置为能- 够通过通路孔52和接地电极51而被耦合到地电压。HBT的N 型集电极层44也被设置为具有低杂质浓度，并且HBT具有高击穿电压。另外，因为减小了HBT的集电极输出电容，并且发射极-集电极电流路径的电阻值具有较大值，所以输出阻抗同样具有较大值。 [0203] <具体的RF功率放大器模块> [0204] 图18表示了手机终端中所使用的具体的RF功率放大器模块，其应用了上述图5到图17所示的本发明的各种实施方式中的任意实施方式。 [0205] DCS 1800/PCS 1900频段中的高频段侧(high-band-side)RF传输输入信号Pin_HB、和GSM 850/GSM 900频段中的低频段侧(low-band-side)RF传输输入信号Pin_LB被提供到图18所示的RF功率放大器模块100。 [0206] 高频段侧RF传输输入信号Pin_HB被提供到电容101的两端以及输入匹配电路102的初级线圈的两端。在输入匹配电路102的次级线圈两端产生的RF信号和在电容103两端产生的RF信号被第一驱动放大级104和第二驱动放大级105放大。来自第二驱动放大级105的差分的放大信号对被提供于线圈106的两端与末级推挽功率放大电路的N沟道LD MOS晶体管107和108的相应的栅极之间。末级推挽功率放大电路的N沟道LD MOS晶体管107和108之间产生的差分的放大信号对被提供到电容109的两端和变压器110的初级线圈1(1A和1B)，而电源电压Vdd被提供到初级线圈1的中点。作为变压器110，可以使用图5到10所示的本发明的各种实施方式中的任意变压器。由电感1111和电容1112等无源元件构成的辅助输出阻抗匹配电路111的输入端子被耦合到变压器110的次级线圈2。 从输出阻抗匹配电路111的输出端子产生高频段侧RF传输输出信号Pout_HB。高频段RF传输输出信号Pout_HB的一部分通过电容112被提供到功率检测器300的第一输入端子。 [0207] 低频段侧RF传输输入信号Pin_LB被提供到电容201的两端以及输入匹配电路202的初级线圈的两端。在输入匹配电路202的次级线圈两端产生的RF信号和在电容203两端产生的RF信号被第一驱动放大级204和第二驱动放大级205放大。来自第二驱动放大级205的差分的放大信号对被提供于线圈206的两端与末级推挽功率放大电路的N沟道LD MOS晶体管207和208的各自的栅极之间。在末级推挽功率放大电路的N沟道LD MOS晶体管207和208的各自的漏极之间产生的差分的放大信号对被提供到线圈209的两端和变压器210的初级线圈1(1A和1B)，而电源电压Vdd被提供到初级线圈1的中点。作为变压器210，可以使用图5到10所示的本发明的各种实施方式中的任意变压器。由电感2111和电容2112等无源元件构成的辅助输出阻抗匹配电路211的输入端子耦合到变压器210的次级线圈2。从输出阻抗匹配电路211的输出端子产生低频段侧RF传输输出信号Pout_LB。低频段RF传输输出信号Pout_LB的一部分通过电容212提供到功率检测器300的第二输入端子。 [0208] 偏置控制(bias control)电路400对传输功率控制信号Vramp的电平和从功率检测器300的输出所产生的功率检测信号Vdet的电平进行比较以控制RF功率放大器的增益，使得功率检测信号Vdet的电平等于传输功率控制信号Vramp的电平。RF功率放大器增益的控制是基于从偏置控制电路400产生的偏置电压Vbias的电平而被控制的。 [0209] 功率检测器300和偏置控制电路400由例如CMOS制造工艺形成，并且其有源元件主要由短沟道MOS晶体管构成。因为短沟道MOS晶体管的输入功率及其输入电压低于耦合到变压器110和210的N沟道LD MOS晶体管107、108、207、和208的输入功率及输入电压，所以可以采用低击穿电压结构。因此，考虑到芯片尺寸、和高速操作特性等，采用栅极长度比N沟道LD MOS晶体管107、108、207、和208的栅极长度小的短沟道MOS晶体管。 [0210] 推挽功率放大电路被设置为由N沟道LD MOS晶体管构成，且功率检测器300和偏置控制电路400被设置为由短沟道MOS晶体管构成。然而，本发明不限于此。作为推挽功率放大电路中所用的有源元件，优选采用击穿电压高于在功率检测器300和偏置控制电路400中所用的有源元件的击穿电压的晶体管。 [0212] 比如，本发明的各种实施方式所述的每个RF功率放大器不仅可被用作安装于手机终端中的RF功率放大器，而且可被广泛地用作安装于各种RF通信装置诸如无线LAN中的RF功率放大器。 |
||||||
QQ群二维码
意见反馈
意见反馈