放大器电路与调制信号产生电路 |
|||||||
申请号 | CN201110372897.7 | 申请日 | 2011-11-22 | 公开(公告)号 | CN102916656B | 公开(公告)日 | 2015-05-06 |
申请人 | 普诚科技股份有限公司; | 发明人 | 陈巍仁; 林君保; | ||||
摘要 | 一种 放大器 电路 包括调制 信号 产生电路、驱动级电路以及输出级电路。调制信号产生电路用以根据一对差动 输入信号 与一对 时钟信号 产生一对调制信号,其中该对时钟信号包括一第一时钟与一第二时钟,第一时钟与第二时钟具有一 相位 差。驱动级电路用以分别根据该对调制信号产生一对驱动信号。输出级电路用以分别根据该对驱动信号产生一对放大 输出信号 。 | ||||||
权利要求 | 1.一种放大器电路,包括: |
||||||
说明书全文 | 放大器电路与调制信号产生电路技术领域[0001] 本发明是关于一种放大器电路,特别关于一种高稳定低失真的二阶放大器电路。 背景技术[0002] 近年来,可携式电子装置(例如手机、个人数字助理(PDA)、平板计算机等)的技术快速地发展,使得可携式电子装置的相关产品越来越多元化,其中,多媒体影音服务更已成 为各产品中关键且不可或缺的主要功能之一。因此,一个省电且高效率音频功率放大器是 必然需要的。由于D类放大器的电路面积小,并且可达到90%以上的放大效率,很适合应用 于小型的电子产品,因此近年来D类放大器开始渐渐取代AB类功率放大器,而成为音频功 率放大器的主流。 [0003] D类放大器又可称数字式功率放大器,其可将输入的模拟信号经调制且放大后,产生数字式的放大输出。图1系显示一基本的D类放大器电路图,其中输入信号Vin经由脉 冲宽度调制器(Pulse Width Modulation)调制成数字信号后,由功率晶体管(Q1,Q2)放大 输出,再经由低通滤波器取出原输入端的音频信号送至喇叭输出。 [0004] 由于功率晶体管的输入为数字信号,功率晶体管Q1与Q2工作于饱和与截止两个状态,因此功率晶体管Q1与Q2本身所消耗功率将非常小,提高整个放大器的效率,且可更 进一步使散热装置大幅减小,因此在元件的设计上可以大幅缩小D类放大器的体积。此外, 一般而言,AB类功率放大器的放大效率仅约50%。然而,D类放大器可达到90%以上,甚至 接近100%的放大效率。因此,D类放大器开始被广泛应用于音频功率放大的领域中。 [0005] 由于在使用的过程中,可携式电子装置通常会非常贴近使用者的身体,因此由可携式电子装置所产生的电磁干扰(Electromagnetic Disturbance,EMI)必须符合法定标 准,甚至越小越佳。 [0006] 因此,极需要一种高稳定低失真的二阶放大器电路,可同时达到降低电磁干扰并减少放大信号的失真。 发明内容[0007] 根据本发明的一实施例,一种放大器电路包括调制信号产生电路、驱动级电路以及输出级电路。调制信号产生电路用以根据一对差动输入信号与一对时钟信号产生一对调 制信号,其中该对时钟信号包括一第一时钟与一第二时钟,第一时钟与第二时钟具有一相 位差。驱动级电路用以分别根据该对调制信号产生一对驱动信号。输出级电路用以分别根 据该对驱动信号产生一对放大输出信号。 [0008] 根据本发明的另一实施例,一种调制信号产生电路包括二阶积分器电路、比较器电路以及逻辑电路。二阶积分器电路用以根据一对差动输入信号与一对时钟信号产生多对 积分信号,其中该对时钟信号包括一第一时钟与一第二时钟,第一时钟与第二时钟具有一 相位差。比较器电路用以比较多对积分信号以产生一对比较信号。逻辑电路用以根据该对 比较信号的逻辑运算结果产生一对调制信号。 [0009] 根据本发明的另一实施例,一种调制信号产生电路包括第一阶积分器电路、第二阶积分器电路、比较器电路以及逻辑电路。第一阶积分器电路用以根据一对差动输入信号 产生第一对积分信号。第二阶积分器电路用以根据第一对积分信号与一对时钟信号产生第 二对积分信号与第三对积分信号。比较器电路用以比较第二对积分信号与第三对积分信 号,以产生一对比较信号。逻辑电路用以根据该对比较信号的逻辑运算结果产生一对调制 信号。 附图说明 [0010] 图1是显示一基本的D类放大器电路图。 [0011] 图2是显示根据本发明的一实施例所述的放大器电路。 [0012] 图3是显示根据本发明的一实施例所述的时钟信号波形图。 [0013] 图4是显示根据本发明的一实施例所述的放大器电路的详细电路图。 [0015] 图6a是显示根据本发明的一实施例所述的第二对积分信的波形图。 [0016] 图6b是显示根据本发明的一实施例所述的第三对积分信号的波形图。 [0017] 图7a是显示根据本发明的一实施例所述的第一比较信号的波形图。 [0018] 图7b是显示根据本发明的一实施例所述的第二比较信号的波形图。 [0019] 图8a是显示根据本发明的一实施例所述的第一调制信号的波形图。 [0020] 图8b是显示根据本发明的一实施例所述的第二调制信号的波形图。 [0021] 图9a是显示根据本发明的另一实施例所述的第二对积分信的波形图。 [0022] 图9b是显示根据本发明的另一实施例所述的第三对积分信号的波形图。 [0023] 图10a是显示根据本发明的另一实施例所述的第一比较信号的波形图。 [0024] 图10b是显示根据本发明的另一实施例所述的第二比较信号的波形图。 [0025] 图11a是显示根据本发明的另一实施例所述的第一调制信号的波形图。 [0026] 图11b是显示根据本发明的另一实施例所述的第二调制信号的波形图。 [0027] 图12a是显示根据本发明的又另一实施例所述的第二对积分信的波形图。 [0028] 图12b是显示根据本发明的又另一实施例所述的第三对积分信号的波形图。 [0029] 图13a是显示根据本发明的又另一实施例所述的第一比较信号的波形图。 [0030] 图13b是显示根据本发明的又另一实施例所述的第二比较信号的波形图。 [0031] 图14a是显示根据本发明的又另一实施例所述的第一调制信号的波形图。 [0032] 图14b是显示根据本发明的又另一实施例所述的第二调制信号的波形图。 [0033] 图15a是显示根据本发明的一实施例所述的根据一对时钟信号所产生的积分信号波形图。 [0035] 图16是显示根据本发明的另一实施例所述的放大器电路的详细电路图。 [0036] 图17是显示根据本发明的又另一实施例所述的放大器电路的详细电路图。 [0037] 图18是显示根据本发明的又另一实施例所述的放大器电路的详细电路图。 [0038] 图19是显示根据本发明的又另一实施例所述的放大器电路的详细电路图。 [0039] [主要元件标号说明] [0040] 200、400、1600、1700、1800、1900~放大器电路; [0041] 202、402~调制信号产生电路; 204、404~驱动级电路; [0042] 206、406~输出级电路; [0043] 222、422、1622、1722、1822、1922~二阶积分器电路; [0044] 224、424~比较器电路; 226、426~逻辑电路; [0045] 430、432、434~错误放大器; 436、438~比较器; [0047] C1、C2、C3、C4、C5、C6~电容; [0048] CLK1、CLK1’、CLK2、CLK2’、SCmp1、SCmp2、SDri1、SDri2、SInp、SInn、SMod1、SMod2、SOut1、SOut2、SVe、SVf、SVg、SVg~信号; [0049] R2、R4、R5、R6、R7、R8~电阻; Va、Vb、Ve、Vf、Vg、Vh~输出端; [0050] Vdd、VRef~电压。 具体实施方式[0051] 为使本发明的制造、操作方法、目标和优点能更明显易懂,下文特举几个较佳实施例,并配合所附图式,作详细说明如下: [0052] 实施例: [0053] 图2是显示根据本发明的一实施例所述的放大器电路。本发明所提出的放大器电路可以是一二阶BD类放大器,兼具B类放大器与D类放大器的特性,并且可有效降低输 出信号的电磁干扰(EMI)以及减少输出信号的失真。如图所示,放大器电路200包括调制 信号产生电路202、驱动级电路204与输出级电路206。调制信号产生电路202用以根据一 对差动输入信号SInp与SInn与一对时钟信号CLK1/CLK1’与CLK2/CLK2’产生一对调制信号 SMod1与SMod2。驱动级电路204用以分别根据调制信号SMod1与SMod2产生一对驱动信号SDri1与 SDri2。输出级电路206用以分别根据驱动信号SDri1与SDri2产生一对放大输出信号SOut1与 SOut2。 [0054] 根据本发明的一实施例,时钟信号CLK1与时钟信号CLK2具有一相位差td。图3是显示根据本发明的一实施例所述的时钟信号波形图。时钟信号CLK1’为时钟信号CLK1的 反相,时钟信号CLK2’为时钟信号CLK2的反相,而时钟信号CLK1与时钟信号CLK2具有一相 位差td,时钟信号CLK1’与时钟信号CLK2’同样具有一相位差td。根据本发明的一实施例, 相位差td可选择为任意数值,但至少大于放大器电路200的一整体传播延迟(Propagation Delay)与输出级电路204的一死区时间(deadtime)的一总合,其中整体传播延迟是由放大 器电路200中各电子元件的电子特性所决定,而死区时间则是由输出级电路204内的功率 晶体管(可参考至图4)的导通/关闭时间所决定。 [0055] 参考回图2,根据本发明的一实施例,调制信号产生电路202包括二阶积分器电路222、比较器电路224与逻辑电路226。二阶积分器电路222用以根据差动输入信号SInp与 SInn以及时钟信号CLK1/CLK1’与CLK2/CLK2’产生多对积分信号。比较器电路224用以比 较该多对积分信号以产生一对比较信号SCmp1与SCmp2。逻辑电路226用以根据比较信号SCmp1 与SCmp2的逻辑运算结果产生调制信号SMod1与SMod2。 [0056] 图4是显示根据本发明的一实施例所述的放大器电路的详细电路图。放大器电路400包括调制信号产生电路402、驱动级电路404与输出级电路406。调制信号产生电路402 用以根据一对差动输入信号SInp与SInn与一对时钟信号CLK1/CLK1’与CLK2/CLK2’产生一 对调制信号SMod1与SMod2。驱动级电路404用以分别根据调制信号SMod1与SMod2产生一对驱 动信号SDri1与SDri2。输出级电路406用以分别根据驱动信号SDri1与SDri2产生一对放大输 出信号SOut1与SOut2。 [0057] 如图所示,调制信号产生电路402包括二阶积分器电路422、比较器电路424与逻辑电路426。输出级电路406包括多个功率晶体管。驱动级电路404包括栅极驱动器442 与444,分别耦接至各功率晶体管的栅极,用以根据驱动信号SDri1与SDri2驱动各功率晶体 管。 [0058] 根据本发明的一实施例,二阶积分器电路422包括至少一对反馈电阻R2与R4,分别耦接于放大器电路400的一对输出端与一对输入端之间,用以将放大输出信号SOut1与 SOut2反馈至放大器电路400的输入端。二阶积分器电路422还包括全差动错误放大器430、 432与434。全差动错误放大器430、432与434分别与反馈电阻R2与R4以及电容C1与 C2、C3与C4以及C5与C6形成两阶的积分器电路,其中第一阶积分器电路包括由全差动错 误放大器430与对应的电容与电阻所形成的第一积分器427,而第二阶积分器电路包括由 全差动错误放大器432与434以及对应的电容与电阻所分别形成的第二积分器428与第三 积分器429。 [0059] 根据本发明的一实施例,第一积分器耦接至放大器电路400的输入端,用以根据差动输入信号SInp与SInn与反馈的放大输出信号SOut1与SOut2于一对差动输出端Va与Vb产 生第一对积分信号。第二积分器耦接至差动输出端Va与Vb以及用以接收时钟信号CLK1/ CLK1’的时钟输入端,用以根据第一对积分信号与时钟信号CLK1/CLK1’于差动输出端Ve与 Vf产生第二对积分信号。第三积分器同样耦接至第一积分器的差动输出端Va与Vb以及 用以接收时钟信号CLK2/CLK2’的时钟输入端,用以根据第一对积分信号与时钟信号CLK2/ CLK2’于差动输出端Vg与Vh产生第三对积分信号。 [0060] 比较器电路424包括比较器436与438,其中比较器436耦接至第二积分器的差动输出端Ve与Vf,用以比较第二对积分信号以产生比较信号SCmp1,比较器438耦接至第三积 分器的差动输出端Vg与Vh,用以比较第三对积分信号以产生比较信号SCmp2。逻辑电路426 包括或非(NOR)逻辑门440与与(AND)逻辑门441,分别用以根据比较信号SCmp1与SCmp2进 行逻辑运算,以产生对应的调制信号SMod1与SMod2。值得注意的是,本发明并不限于使用或非 (NOR)逻辑门与与(AND)逻辑门。图5a与图5b是显示或非(NOR)逻辑门与与(AND)逻辑 门的等效逻辑门,其中在本发明的其它实施例中,如图4所示的或非(NOR)逻辑门440与与 (AND)逻辑门441也可替换成如图5a与图5b所示的其它逻辑门,因此本发明所提出的逻辑 电路并不限定于使用如图4所示的或非(NOR)逻辑门440与与(AND)逻辑门441。 [0061] 图6a是显示根据本发明的一实施例所述的于差动输出端Ve与Vf所产生的第二对积分信号SVe与SVf的波形图。图6b是显示根据本发明的一实施例所述的于差动输出端 Vg与Vh所产生的第三对积分信号SVg与SVh的波形图。第二对积分信号SVe与SVf分别为差 动输出端Ve与Vf所输出的积分信号,而第三对积分信号SVg与SVh分别为差动输出端Vg与 Vh所输出的积分信号。比较器436与438分别比较积分信号SVe与SVf以及积分信号SVg与 SVh的信号电平,产生如图7a所示的比较信号SCmp1以及如图7b所示的比较信号SCmp2。逻辑 电路将比较信号SCmp1与SCmp2经过或非(NOR)与与(AND)的逻辑运算后,则可得到如图8a所 示的调制信号SMod1以及如图8b所示的调制信号SMod2。 [0062] 根据本发明的一实施例,图6-8是显示出无交流信号输入时各电路的输出信号波形图,其中无交流信号输入是代表于差动输出端Va与Vb的两输出信号之间的差异值为0。 由图8a与图8b可看出,当无交流信号输入时,调制信号SMod1与SMod2皆具有宽度非常窄的 脉冲。 [0063] 图9a是显示根据本发明的另一实施例所述的第二对积分信号SVe与SVf的波形图。图9b是显示根据本发明的另一实施例所述的第三对积分信号SVg与SVh的波形图。在此实 施例中,有交流信号输入,并且于差动输出端Va的输出信号大于差动输出端Vb的输出信号 (亦即,差动输出端Va与Vb的两输出信号之间的差异值大于0)。图10a则显示根据图9a 所示的积分信号SVe与SVf所产生的比较信号SCmp1的波形图。图10b则显示根据图9a所示 的积分信号SVg与SVh所产生的比较信号SCmp2的波形图。最后,经逻辑电路将比较信号SCmp1 与SCmp2执行或非(NOR)与与(AND)的逻辑运算后,则可得到如图11a所示的调制信号SMod1 以及如图11b所示的调制信号SMod2。由图11a与图11b可看出,当差动输出端Va与Vb的 两输出信号之间的差异值大于0时,调制信号SMod1的输出为0。 [0064] 图12a是显示根据本发明的又另一实施例所述的第二对积分信号SVe与SVf的波形图。图12b是显示根据本发明的又另一实施例所述的第三对积分信号SVg与SVh的波形图。 在此实施例中,有交流信号输入,并且于差动输出端Va的输出信号小于差动输出端Vb的输 出信号(亦即,差动输出端Va与Vb的两输出信号之间的差异值小于0)。图13a则显示根 据图12a所示的积分信号SVe与SVf所产生的比较信号SCmp1的波形图。图13b则显示根据 图12a所示的积分信号SVg与SVh所产生的比较信号SCmp2的波形图。最后,经逻辑电路将比 较信号SCmp1与SCmp2执行或非(NOR)与与(AND)的逻辑运算后,则可得到如图14a所示的调 制信号SMod1以及如图14b所示的调制信号SMod2。由图14a与图14b可看出,当差动输出端 Va与Vb的两输出信号之间的差异值小于0时,调制信号SMod2的输出为0。 [0065] 由图8a与图8b、图11a与图11b以及图14a与图14b可看出,不同于传统的D类放大器所输出的脉冲宽度调制(PWM)信号,本发明所提出的放大器电路所输出的调制信号 SMod1与SMod2在无交流信号输入时可具有较窄的脉冲宽度,而在有交流信号输入时,调制信号 SMod1与SMod2的其中一者的输出为0。如此一来,在不改变调制信号的信号电平(强度)的 情况下,因调制信号的脉冲宽度变窄,甚至可能输出为0,放大输出信号的电磁干扰可有效 被降低。 [0066] 此外,如图1所示,传统的D类放大器中的脉冲宽度调制器需要额外的三角波产生电路用以提供定频的三角波,三角波产生电路通常不易设计。然而,由图6a与图6b、图9a 与图9b以及图12a与图12b可看出,三角波已在调制信号产生电路的调制过程中产生,并 载于积分信号SVe、SVf、SVg与SVg上。因此,在本发明所提出的放大器电路中,不需要额外的 三角波产生电路,仅需要输入时钟信号CLK1/CLK2即可产生调制信号。 [0067] 在以上所介绍的实施例中,第二阶积分器电路(包含第二积分器与第三积分器)根据一对时钟信号CLK1/CLK1’与CLK2/CLK2’产生积分信号SVe、SVf、SVg与SVg。根据本发 明的另一实施例,第二阶积分器电路也可将其中一个时钟信号以一参考电压取代,而得到 类似的调制结果。图15a是显示根据本发明的一实施例所述的根据一对时钟信号所产生的 积分信号波形图,图15b是显示根据本发明的另一实施例所述的根据一时钟信号与一参考 电压所产生的积分信号波形图,其中参考电压可设计为放大器电路的操作电压Vdd的一半 (即,Vdd/2)。比较图15a与图15b所示的积分信号波形,可以发现两者的差异仅在于振幅 大小,其中根据参考电压所产生的积分信号的振幅较小。 [0068] 值得注意的是,根据本发明的精神,在使用参考电压VRef取代其中一个时钟信号的实施例中,只要将第二积分器与第三积分器设计为于一输入端接收参考电压VRef,另一输入 端接收时钟信号CLK1、CLK1’、CLK2与CLK2’的其中二者,并且确保第二积分器与第三积分 器所接收的时钟信号具有相位差td,就可以得到类似的调制结果,其中相位差td可选择为 任意数值,但至少如上述大于放大器电路的一整体传播延迟(Propagation Delay)与输出 级电路的一死区时间(deadtime)的一总合。因此以下图16-19是显示本发明的部分实施 例,并非用以限定本发明的范围。 [0069] 图16是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图16所示的放大器电路1600的大部分元件与图4所示的放大器电路400相同,因此相关介绍可参 考至图4,并不再赘述。在此实施例中,二阶积分器电路1622接收时钟信号CLK1、CLK2与 参考电压VRef,其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK1 产生积分信号SVe与SVf,第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号 CLK2产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信 号SVg与SVh的信号电平,产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过 逻辑运算后,输出调制信号SMod1与SMod2。 [0070] 图17是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图17所示的放大器电路1700的大部分元件与图4所示的放大器电路400相同,因此相关介绍可参 考至图4,并不再赘述。在此实施例中,二阶积分器电路1722接收时钟信号CLK1、CLK2与 参考电压VRef,其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK2 产生积分信号SVe与SVf,第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号 CLK1产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信 号SVg与SVh的信号电平,产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过 逻辑运算后,输出调制信号SMod1与SMod2。 [0071] 图18是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图18所示的放大器电路1800的大部分元件与图4所示的放大器电路400相同,因此相关介绍可参 考至图4,并不再赘述。在此实施例中,二阶积分器电路1822接收时钟信号CLK1、CLK2与 参考电压VRef,其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK1 产生积分信号SVe与SVf,第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号 CLK2’产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信 号SVg与SVh的信号电平,产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过 逻辑运算后,输出调制信号SMod1与SMod2。 [0072] 图19是显示根据本发明的另一实施例所述的放大器电路的详细电路图。图19所示的放大器电路1900的大部分元件与图4所示的放大器电路400相同,因此相关介绍可参 考至图4,并不再赘述。在此实施例中,二阶积分器电路1922接收时钟信号CLK1、CLK2与参 考电压VRef,其中第二积分器根据第一积分器的输出信号、参考电压VRef与时钟信号CLK1’ 产生积分信号SVe与SVf,第三积分器根据第一积分器的输出信号、参考电压VRef与时钟信号 CLK2产生积分信号SVg与SVh。比较器436与438分别比较积分信号SVe与SVf以及积分信 号SVg与SVh的信号电平,产生比较信号SCmp1与SCmp2。逻辑电路将比较信号SCmp1与SCmp2经过 逻辑运算后,输出调制信号SMod1与SMod2。 [0073] 本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护 范围当视所附的权利要求范围所界定者为准。 |