开关电容型带通前馈sigma-delta调制器专利检索- .载频或一个边带全部或部分被抑制的调制器专利检索查询-专利查询网

开关电容型带通前馈sigma-delta调制器
申请号	CN201510867512.2	申请日	2015-12-01	公开(公告)号	CN105406822A	公开(公告)日	2016-03-16
申请人	浙江大学;			发明人	曹天霖; 韩雁; 刘义冬; 张世峰; 陈雅雅;
摘要	本发明公开了一种带通前馈sigma-delta 调制器，包括三个级联的开关电容谐振器模块、加法器模块、量化器模块、反馈DAC模块。本sigma-delta调制器采用了前馈型结构取代常见的反馈型结构，使谐振器的输入端只包含量化噪声分量，不包含输入信号分量，从而降低了谐振器的输入电平，提高了整体sigma-delta调制器的环路稳定性。因此本发明提出的带通前馈sigma-delta调制器适合于高阶单环结构的模数转换器，并且降低了调制器电路对运放等模拟子电路的要求。由仿真结果得，本发明提出的带通前馈sigma-delta调制器在3.3V电源电压，时钟频率 800KHz，中心频率200KHz，信号带宽5KHz的条件下达到96.8dB信号失真比和106dB的动态范围，满足高精度的陀螺仪、加速度传感器等微机械传感器系统的应用要求。
权利要求	1.一种开关电容型带通前馈sigma-delta调制器，其特征在于，包括：能用于接收输入信号和反馈信号的第一谐振器；能用于接收所述第一谐振器的输出的第二谐振器；能用于接收所述第二谐振器的输出的第三谐振器；能用于接收来自所述输入信号的第一前馈路径、来自所述第一谐振器的第一谐振路径、来自所述第二谐振器的第二谐振路径、以及来自所述第三谐振器的第三谐振路径的加法器；能用接收所述的加法器的输出的量化器；所述的带通前馈sigma-delta调制器的来自所述输入信号的第一前馈路径连接第一前向缩放、来自所述第一谐振器的第一谐振路径连接第二前向缩放和第一加权缩放、来自所述第二谐振器的第二谐振路径连接第三前向缩放和第二加权缩放、来自所述第三谐振器的第三谐振路径均连接第三加权缩放，来自所述DAC的输出的反馈路径连接反馈缩放，上述各信号缩放单元，用以保证环路滤波器稳定性；进一步包括位于反馈路径的能用于接收来自所述量化器的数模转换器(DAC)，来自所述输出信号的输出路径连接所述反馈DAC的输入端口，来自所述DAC的输出的反馈路径经过反馈缩放，连接所述第一谐振器的输入端口，形成反馈环路；所述的带通前馈sigma-delta调制器采用低通原型设计法，即先设计相应的低通调制器的噪声传输函数NTF和信号传输函数STF，再选择相应的结构，然后根据NTF和STF求出-1 -2 结构系数，最后根据Z →-Z 的方法将低通调制器转换到带通调制器，f0为信号中心频率，fS为采样频率，此时f0与fS满足关系：f0＝fS/4；所述的带通前馈sigma-delta调制器的信号传输函数HS(z)为：HS(z)＝1；所述的带通前馈sigma-delta调制器的噪声传输函数HE(z)为：其中Hf(z)为所述sigma-delta调制器的前向传输函数；所述的带通前馈sigma-delta调制器的输入信号为X(z)，输出信号为Y(z)，所述量化器引入的量化噪声为E(z)，所以所述的第一谐振器的输入信号RI1(z)为：RI1(z)＝X(z)-Y(z)，因为Y(z)＝HS(z)·X(z)+HE(z)·E(z)，所以RI1(z)＝-HE(z)·E(z)。 2.如权利要求1所述的带通前馈sigma-delta调制器，其特征在于，所述的第一谐振器，能用于接收所述的量化器的输出和所述的输入信号；所述的第一谐振器，由三相不交叠时钟控制；包含采样相位、谐振相位、存储相位三个工作相位；所述的第一谐振器，谐振频率位于时钟频率的四分之一。 3.如权利要求1所述的带通前馈sigma-delta调制器，其特征在于，所述第一、第二、第三谐振器皆采用全差分输入，包含正相输入路径、负相输入路径两个输入路径，每个输入路径包含第一正相采样支路、第二正相采样支路、第三正相采样支路三个相同结构的采样支路，每个采样支路包含一个采样开关，一个采样电容以及三个传输开关，所述采样开关及传输开关均设有开关输入端、开关控制端和开关输出端；采用全差分输出，包含正相输出路径、负相输出路径两个输出路径，每个输出路径包含三个相同结构的谐振支路，每个谐振支路包含四个传输开关，一个谐振电容。 4.一种用于在带通前馈sigma-delta调制器中处理信号的方法，其特征在于，包括：在第一谐振器处接收反馈信号和输入信号；在第二谐振器处接收来自所述第一谐振器的输出；在第三谐振器处接收来自所述第二谐振器的输出；在加法器处接收来自所述第一谐振器的输出、来自所述第二谐振器的输出、来自所述第三谐振器的输出以及所述输入信号；经由量化器将输出反馈到所述采样电路并且从所述带通前馈sigma-delta调制器输出。 5.如权利要求4所述的方法，其特征在于，所述的第一谐振器，能用于接收所述的量化器的输出和所述的输入信号；由三相不交叠时钟控制；包含采样相位、谐振相位、存储相位三个工作相位；谐振频率位于时钟频率的四分之一。 6.一种如权利要求1-3任一项所述的带通前馈sigma-delta调制器的应用，其特征在于，所述调制器被集成到陀螺仪、加速度传感器中。
说明书全文	开关电容型带通前馈sigma-delta调制器技术领域 [0001] 本发明属于集成电路技术领域，具体涉及一种开关电容型带通前馈结构sigma-delta调制器。背景技术 [0002] 数字电路具有速度快、功耗低、可靠性高等优点，随着数字电子技术及数字信号处理技术取得快速发展，越来越多的电子设备，甚至包括微机械传感器系统都需要对数字信号进行处理。电子设备在工作的过程中，所要处理的信号往往是连续变化的模拟变量，如温度、压力、加速度等都是模拟量，这些非数字信号的模拟量先要经过传感器变成电压信号或者电流信号，然后通过模数转换器转换成一定精度的数字量，才能够送往计算机进行处理。 [0003] 近年来，越来越多的陀螺仪和加速度传感器等微机械传感器系统应用在定位、导航、地震监测、汽车电子等领域。这些传感器系统采集的模拟信号，需要转换为高精度的数字信号以用来进行数字信号处理。而模数转换器的精度已成为系统整体精度的瓶颈之一。 [0004] 基于sigma-delta调制的模数转换器利用过采样和噪声整形技术，大大简化了模拟电路的设计，对模拟电路的非理想性相对不敏感，以复杂的数字电路换取相对简单的模拟电路。因此，sigma-delta模数转换器能以较低的成本来取得极高的分辨率(16位以上)，非常适合于高精度低带宽应用。 [0005] 目前大多数的sigma-delta调制器都定位于处理低频20KHz带宽以内的音频信号。然而，在很多微机械传感器系统中，传输信号位于高于音频带宽的窄带之内。其他的数模转换技术，如逐次逼近型ADC、流水线型ADC等由于制造工艺等原因，很难达到12比特以上的转换精度，因此带通高精度sigma-delta调制器更适合对微机械传感器产生的模拟信号进行模数转换。 [0006] sigma-delta调制器根据环路结构划分，可以分为单环结构和级联结构。单环结构的sigma-delta调制器具有对电路非理想特性不敏感的优点，但是高阶的单环结构调制器存在系统稳定性问题。对于sigma-delta调制器，阶数越高，对量化噪声的滤除效果越好，但是根据理论分析，高于二阶的单环1位量化sigma-delta调制器，不可能从数学上推出一个稳定性条件。 [0007] 采用行为仿真可以证明，当输入信号或谐振器初始状态超出一定范围，带通调制器则会出现振荡，而且，在信号恢复到稳定输入范围后，过度振荡也不会消失。发明内容 [0008] 本发明提供了一种开关电容型带通前馈sigma-delta调制器，在克服低通sigma-delta调制器的带宽限制的同时，采用单环前馈结构，简化电路，并提高系统稳定性。 [0009] 一种开关电容型带通前馈sigma-delta调制器，包括： [0010] 能用于接收输入信号和反馈信号的第一谐振器； [0011] 能用于接收所述第一谐振器的输出的第二谐振器； [0012] 能用于接收所述第二谐振器的输出的第三谐振器； [0013] 能用于接收来自所述输入信号的第一前馈路径、来自所述第一谐振器的第一谐振路径、来自所述第二谐振器的第二谐振路径、以及来自所述第三谐振器的第三谐振路径的加法器； [0014] 能用接收所述的加法器的输出的量化器； [0015] 所述的带通前馈sigma-delta调制器的来自所述输入信号的第一前馈路径连接第一前向缩放、来自所述第一谐振器的第一谐振路径连接第二前向缩放和第一加权缩放、来自所述第二谐振器的第二谐振路径连接第三前向缩放和第二加权缩放、来自所述第三谐振器的第三谐振路径均连接第三加权缩放，来自所述DAC的输出的反馈路径连接反馈缩放，上述各信号缩放单元，用以保证环路滤波器稳定性； [0016] 所述输入信号的第一前馈路径连接所述加法器的第一输入端口，所述第一谐振器输出的第一谐振路径经过第一加权缩放，连接所述加法器的第二输入端口，所述第二谐振器输出的第二谐振路径经过第二加权缩放，连接所述加法器的第三输入端口，所述第三谐振器输出的第三谐振路径经过第三加权缩放，连接所述加法器的第四输入端口； [0017] 来自所述输出信号的输出路径连接所述反馈DAC的输入端口，来自DAC的输出的反馈路径经过反馈缩放，连接所述第一谐振器的输入端口，形成反馈环路。 [0018] 所述的带通前馈sigma-delta调制器采用低通原型设计法，即先设计相应的低通调制器的噪声传输函数NTF和信号传输函数STF，再选择相应的结构，然后根据NTF和STF-1 -2求出结构系数，最后根据Z →-Z 的方法将低通调制器转换到带通调制器，f0为信号中心频率，fS为采样频率，此时f0与fS满足关系：f0＝fS/4； [0019] 所述的带通前馈sigma-delta调制器的信号传输函数HS(z)为：HS(z)＝1； [0020] 所述的带通前馈 sigma-delta调制器的噪声传输函数 HE(z) 为：其中Hf(z)为所述sigma-delta调制器的前向传输函数； [0021] 所述的带通前馈sigma-delta调制器的输入信号为X(z)，输出信号为Y(z)，所述量化器引入的量化噪声为E(z)，所以所述的第一谐振器的输入信号RI1(z)为：RI1(z)＝X(z)-Y(z)，因为Y(z)＝HS(z)·X(z)+HE(z)·E(z)，所以RI1(z)＝-HE(z)·E(z)。 [0022] 所述的带通前馈sigma-delta调制器的第一谐振器，能用于接收所述的量化器的输出和所述的输入信号；所述第一谐振器由三相不交叠时钟控制；包含采样相位、谐振相位、存储相位三个工作相位；谐振频率位于时钟频率的四分之一。 [0023] 所述第一、第二、第三谐振器皆采用全差分输入，包含正相输入路径、负相输入路径两个输入路径，每个输入路径包含第一正相采样支路、第二正相采样支路、第三正相采样支路三个相同结构的采样支路，每个采样支路包含一个采样开关，一个采样电容以及三个传输开关，所述采样开关及传输开关均设有开关输入端、开关控制端和开关输出端；采用全差分输出，包含正相输出路径、负相输出路径两个输出路径，每个输出路径包含三个相同结构的谐振支路，每个谐振支路包含四个传输开关，一个谐振电容。 [0024] 本发明提供了一种用于在带通前馈sigma-delta调制器中处理信号的方法，包括： [0025] 在第一谐振器处接收反馈信号和输入信号； [0026] 在第二谐振器处接收来自所述第一谐振器的输出； [0027] 在第三谐振器处接收来自所述第二谐振器的输出； [0028] 在加法器处接收来自所述第一谐振器的输出、来自所述第二谐振器的输出、来自所述第三谐振器的输出以及所述输入信号； [0029] 经由量化器将输出反馈到所述采样电路并且从所述带通前馈sigma-delta调制器输出。 [0030] 所述的第一谐振器，能用于接收所述的量化器的输出和所述的输入信号，由三相不交叠时钟控制，包含采样相位、谐振相位、存储相位三个工作相位；谐振频率位于时钟频率的四分之一。 [0031] 本发明的有益效果：通过合理的选择环路滤波器的系数，能够实现有条件稳定的高阶单环sigma-delta调制器。也就是说当高阶调制器每一级的输入信号限制在一定范围内，高阶调制器能够稳定的工作。 [0032] 本sigma-delta调制器采用了前馈型结构取代常见的反馈型结构，使谐振器的输入端只包含量化噪声分量，不包含输入信号分量，从而降低了谐振器的输入电平，提高了整体sigma-delta调制器的环路稳定性。因此本发明提出的带通前馈sigma-delta调制器适合于高阶单环结构的模数转换器，并且降低了调制器电路对运放等模拟子电路的要求。由仿真结果得，本发明提出的带通前馈sigma-delta调制器在3.3V电源电压，时钟频率 800KHz，中心频率200KHz，信号带宽5KHz的条件下达到96.8dB信号失真比和106dB的动态范围，满足高精度的陀螺仪、加速度传感器等微机械传感器系统的应用要求。附图说明 [0033] 图1为本发明开关电容型带通前馈sigma-delta调制器的一种结构图； [0034] 图2为所述系统时钟信号CLK,时钟控制器产生三相不交叠CKA相位时钟、CKB相位时钟、CKC相位时钟； [0035] 图3为所述开关电容谐振器的电路结构图； [0036] 图4为谐振器工作状态流程图； [0037] 图5为所述带通前馈sigma-delta调制器电路结构图。具体实施方式 [0038] 下面结合附图来详细说明本发明具体实施方式，但本发明并不仅限于此。 [0039] 如图1所示，一种开关电容型带通前馈sigma-delta调制器，包括： [0040] 能用于接收输入信号和反馈信号的第一谐振器； [0041] 能用于接收所述第一谐振器的输出的第二谐振器； [0042] 能用于接收所述第二谐振器的输出的第三谐振器； [0043] 能用于接收来自所述输入信号的第一前馈路径、来自所述第一谐振器的第一谐振路径、来自所述第二谐振器的第二谐振路径、以及来自所述第三谐振器的第三谐振路径的加法器； [0044] 能用接收所述的加法器的输出的量化器； [0045] 所述的带通前馈sigma-delta调制器的来自所述输入信号的第一前馈路径连接第一前向缩放、来自所述第一谐振器的第一谐振路径连接第二前向缩放和第一加权缩放、来自所述第二谐振器的第二谐振路径连接第三前向缩放和第二加权缩放、来自所述第三谐振器的第三谐振路径均连接第三加权缩放，来自所述DAC的输出的反馈路径连接反馈缩放，上述各信号缩放单元，用以保证环路滤波器稳定性； [0046] 所述输入信号的第一前馈路径连接所述加法器的第一输入端口，所述第一谐振器输出的第一谐振路径经过第一加权缩放，连接所述加法器的第二输入端口，所述第二谐振器输出的第二谐振路径经过第二加权缩放，连接所述加法器的第三输入端口，所述第三谐振器输出的第三谐振路径经过第三加权缩放，连接所述加法器的第四输入端口； [0047] 来自所述输出信号的输出路径连接所述反馈DAC的输入端口，来自DAC的输出的反馈路径经过反馈缩放，连接所述第一谐振器的输入端口，形成反馈环路。 [0048] 所述的带通前馈sigma-delta调制器的谐振器由如图2所示的三相不交叠时钟控制；包含采样相位、谐振相位、存储相位三个工作相位；谐振频率位于时钟频率的四分之一。 [0049] 一种开关电容谐振器，其电路结构图如附图3所示，包括正相输入路径31，负相输入路径32，正相输出路径33，负相输出路径34，运算放大器35。35为全差分结构运算放大器，包含正相输入端、负相输入端、正相输出端、负相输出端。 [0050] 所述31连接所述35的负相输入端，所述32连接所述35的正相输入端，所述33连接所述35的正相输出端，所述34连接所述35的负相输出端。 [0051] 所述31与所述32结构相同，31包含第一正相采样支路311、第二正相采样支路312、第三正相采样支路313；32包含第一负相采样支路321、第二负相采样支路322、第三负相采样支路323。 [0052] 所述33与所述34结构相同，33包含第一正相谐振支路331、第二正相谐振支路332、第三正相谐振支路333；34包含第一负相谐振支路341、第二负相谐振支路342、第三负相谐振支路343。 [0053] 正相输入信号连接到311、312、313的采样开关的输入端，负相输入信号连接到321、322、323的采样开关的输入端。 [0054] 311、321的采样开关的控制端连接控制时钟路径CKA，312、322的采样开关的控制端连接控制时钟路径CKB，313、323的采样开关的控制端连接控制时钟路径CKC。 [0055] 311、321的采样开关的输出端分别连接311、321的采样电容的正端以及311、321的传输开关一的输出端。在所述第一谐振器中，311的传输开关一的输入端连接所述反馈DAC的负向反馈路径，321的传输开关一的输入端连接所述反馈DAC的正向反馈路径；在所述第二谐振器及第三谐振器中，311、321的传输开关一的输入端连接共模电平。311、321的传输开关一的控制端连接控制时钟路径CKB。311、321的采样电容的负端分别连接311、321的传输开关二的输出端与传输开关三的输入端。311、321的传输开关二的输入端连接共模电平，311、321的传输开关二的控制端连接控制时钟路径CKA。311、321的传输开关三的控制端连接控制时钟路径CKB，311的传输开关三的输出端连接所述运算放大器的负相输入端，321的传输开关三的输出端连接所述运算放大器的正相输入端。 [0056] 312、322的采样开关的输出端分别连接312、322的采样电容的正端以及312、322的传输开关一的输出端。在所述第一谐振器中，312的传输开关一的输入端连接所述反馈DAC的负向反馈路径，322的传输开关一的输入端连接所述反馈DAC的正向反馈路径；在所述第二谐振器及第三谐振器中，312、322的传输开关一的输入端连接共模电平。312、322的传输开关一的控制端连接控制时钟路径CKC。312、322的采样电容的负端分别连接312、322的传输开关二的输出端与传输开关三的输入端。312、322的传输开关二的输入端连接共模电平，312、322的传输开关二的控制端连接控制时钟路径CKB。311、321的传输开关三的控制端连接控制时钟路径CKC，312的传输开关三的输出端连接所述运算放大器的负相输入端，322的传输开关三的输出端连接所述运算放大器的正相输入端。 [0057] 313、323的采样开关的输出端分别连接313、323的采样电容的正端以及313、323的传输开关一的输出端。在所述第一谐振器中，313的传输开关一的输入端连接所述反馈DAC的负向反馈路径，323的传输开关一的输入端连接所述反馈DAC的正向反馈路径；在所述第二谐振器及第三谐振器中，313、323的传输开关一的输入端连接共模电平。313、323的传输开关一的控制端连接控制时钟路径CKA。313、323的采样电容的负端分别连接313、323的传输开关二的输出端与传输开关三的输入端。313、323的传输开关二的输入端连接共模电平，313、323的传输开关二的控制端连接控制时钟路径CKC。313、323的传输开关三的控制端连接控制时钟路径CKA，313的传输开关三的输出端连接所述35的负相输入端，323的传输开关三的输出端连接所述35的正相输入端。 [0058] 所述331、341的第一传输开关的控制端连接控制时钟路径CKC；331的第一传输开关的输入端连接所述35的负相输入端，341的第一传输开关的输入端连接所述35的正相输入端；331、341的第一传输开关的输出端分别连接331、341的谐振电容的正端。所述331、341的第二传输开关的控制端连接控制时钟路径CKA；331的第二传输开关的输入端连接所述35的正相输入端，341的第二传输开关的输入端连接所述35的负相输入端；331、341的第二传输开关的输出端分别连接331、341的谐振电容的正端。所述331、341的第三传输开关的控制端连接控制时钟路径CKA；331、341的第三传输开关的输入端分别连接331、341的谐振电容的负端；331、341的第三传输开关的输出端连接共模电平。所述331、341的第四传输开关的控制端连接控制时钟路径CKC；331、341的第四传输开关的输入端分别连接331、 341的谐振电容的负端；331的第四传输开关的输出端连接所述35的正相输出端；341的第四传输开关的输出端连接所述35的负相输出端。 [0059] 所述332、342的第一传输开关的控制端连接控制时钟路径CKB；332的第一传输开关的输入端连接所述35的负相输入端，342的第一传输开关的输入端连接所述35的正相输入端；332、342的第一传输开关的输出端分别连接332、342的谐振电容的正端。所述332、342的第二传输开关的控制端连接控制时钟路径CKC；332的第二传输开关的输入端连接所述35的正相输入端，342的第二传输开关的输入端连接所述35的负相输入端；332、342的第二传输开关的输出端分别连接332、342的谐振电容的正端。所述332、342的第三传输开关的控制端连接控制时钟路径CKC；332、342的第三传输开关的输入端分别连接332、342的谐振电容的负端；332、342的第三传输开关的输出端连接共模电平。所述332、342的第四传输开关的控制端连接控制时钟路径CKB；332、342的第四传输开关的输入端分别连接332、 342的谐振电容的负端；332的第四传输开关的输出端连接所述35的正相输出端；342的第四传输开关的输出端连接所述35的负相输出端。 [0060] 所述333、343的第一传输开关的控制端连接控制时钟路径CKA；333的第一传输开关的输入端连接所述35的负相输入端，343的第一传输开关的输入端连接所述35的正相输入端；333、343的第一传输开关的输出端分别连接333、343的谐振电容的正端。所述333、343的第二传输开关的控制端连接控制时钟路径CKB；333的第二传输开关的输入端连接所述35的正相输入端，343的第二传输开关的输入端连接所述35的负相输入端；333、343的第二传输开关的输出端分别连接333、343的谐振电容的正端。所述333、343的第三传输开关的控制端连接控制时钟路径CKB；333、343的第三传输开关的输入端分别连接333、343的谐振电容的负端；333、343的第三传输开关的输出端连接共模电平。所述333、343的第四传输开关的控制端连接控制时钟路径CKA；333、343的第四传输开关的输入端分别连接333、 343的谐振电容的负端；333的第四传输开关的输出端连接所述35的正相输出端；343的第四传输开关的输出端连接所述35的负相输出端。 [0061] 如图4所示，当T＝n时刻，CKA相位的各路开关闭合，CKB相位、CKC相位的开关断开。信号输入路径通过第一采样支路的采样开关，与第一采样支路的采样电容的正端连接，输入信号被采集并存储为Vin(n)。第二采样支路的采样电容正负两端均断开，仍然存储上一个时钟周期T＝n-1时刻的输入信号Vin(n-1)。第三采样支路的采样电容负端通过传输开关与运算放大器输入端连接，将T＝n-2时刻的输入信号Vin(n-2)传输到运算放大器进行运算。运算放大器的输出端通过所述谐振器的第三谐振支路的传输开关连接第三谐振支路的谐振电容正端，第三谐振支路的谐振电容负端通过传输开关连接运算放大器负向输入端，由于运放的输入端认为是虚地，所以第三谐振支路的谐振电容存储T＝n时刻的输出信号Vout(n)。第二谐振支路的谐振电容正负两端均断开，仍然存储上一个时钟周期T＝n-1时刻的输出信号Vout(n-1)。第三谐振支路的谐振电容负端通过传输开关与运算放大器输入端连接，将T＝n-2时刻的输出信号Vout(n-2)传输到运算放大器进行运算。 [0062] 则在T＝n时刻，输出端有：Vout(n)＝–Vin(n-2)–Vout(n-2)； [0063] 在T＝n+1时刻，输出端有：Vout(n+1)＝–Vin(n-1)–Vout(n-1)； [0064] 在T＝n+2时刻，输出端有：Vout(n+2)＝–Vin(n)–Vout(n)。 [0065] 所述谐振器传输函数在Z域的表达为： [0066] 低通调制器中采用积分器作为低通滤波器，积分器的传输函数为-1 -2因此所述谐振器完成由低通调制器到带通调制器的Z →-Z 变换。所述谐振器无需额外添加延时单元，所以适合构成前馈结构带通sigma-delta调制器。 [0067] 在其他发明中使用的开关电容谐振器仅采样两个采样支路，其传输函数为：需要额外添加延时单元，增加设计复杂度。 [0068] 一种带通前馈sigma-delta调制器，其电路结构图如附图5所示，包括所述第一谐振器51、所述第二谐振器52、所述第三谐振器53、所述加法器54、所述量化器55、所述反馈DAC56。 [0069] 所述输入信号的第一前馈路径，连接所述51的输入端口，51的输出端口连接所述第一谐振路径；所述第一谐振路径连接所述52的输入端口，52的输出端口连接所述第二谐振路径；所述第二谐振路径连接所述53的输入端口，53的输出端口连接所述第三谐振路径。 [0070] 所述输入信号的第一前馈路径连接所述54的第一输入端口，所述第一谐振路径连接54的第二输入端口，所述第二谐振路径连接54的第三输入端口，所述第三谐振路径连接54的第四输入端口。 [0071] 所述54的输出端口所述55的输入端口。55为单比特量化器，即比较器。55的输出为调制器的整体输出信号D0，以及整体输出信号的反相D0B。 [0072] 由于所述55为单比特量化器，所以56为单比特DAC，可以用4个MOS开关组成56。56包含561、562两个PMOS开关以及563、564两个NMOS开关。每个MOS开关的源端作为输入端，栅端作为控制端，漏端作为输出端。561、562的输入端连接正相参考电压源，563、563的输入端连接负相参考电压源。来自所述输出信号D0的正相输出路径连接所述561、563的控制端口；输出信号D0B的负相输出路径连接所述562、564的控制端口；561、563的输出端口连接56的负相反馈路径，562、564的输出端口连接56的正相反馈路径。 [0073] 所述第一谐振器51的电路图如图3所示，56的正向反馈路径连接51的311、312、313三个正相采样支路的传输开关一的输入端，56的负向反馈路径连接51的321、322、323三个负相采样支路的传输开关一的输入端，由此构成反馈环路。 [0074] 由仿真结果得，本发明提出的带通前馈sigma-delta调制器在3.3V电源电压，时钟频率800KHz，中心频率200KHz，信号带宽5KHz的条件下达到96.8dB信号失真比和106dB的动态范围，满足高精度的陀螺仪、加速度传感器等微机械传感器系统的应用要求。

意见反馈