一直以来，公知的FM发射机是能够将音频信号转换为FM信号后 进行发送，然后从设置在附近的FM接收机将声音输出(例如，参照 专利文献1。)。在该FM发射机中，将晶体振荡器的振荡频率设定为 7.6MHz的整数倍或者整数分之一，通过将该振荡信号进行分频，生成 FM调制处理中必要的38kHz的信号和FM广播波输出用的PLL电路 中必要的50kHz的基准频率信号。这样，由于将一个晶体振荡器的振 荡信号经过分频生成两种信号，因此相对现有的具有两个晶体振荡器 的FM发射机而言，其结构更为简单。
专利文献：日本特开2000-228635号公报(第3-4页，图1)
然而，在上述的专利文献1所公开的FM发射机中，由于必须通 过分频生成38kHz和50kHz的信号，因此，晶体振荡器的振荡频率被 特别限定，存在部件选择的自由度少之类的问题。

本发明是鉴于上述问题而开发的，其目的是提供一种提高了部件 选择自由度的FM发射机。
为了解决上述问题，本发明的FM发射机具备：连接有晶体谐振 器的振荡器、生成与振荡器的输出信号同步的时钟信号的时钟发生电 路、由时钟发生电路发生的时钟信号作为动作时钟被输入，通过数字 处理对立体声数据进行立体声调制动作的数字信号处理装置、直接输 入振荡器的输出信号，生成与该生成信号同步且频率为整数倍的载波 的载波生成电路，利用通过数字信号处理装置的立体声调制动作所得 到的音频复合信号，发送将载波进行了频率调制的FM调制信号。
另外，理想的是利用半导体加工工艺，在一个半导体衬底上一体 形成除了所述晶体谐振器以外的振荡器、时钟发生电路、数字信号处 理装置、载波生成电路的各个功能。由于利用半导体加工工艺，将除 了晶体谐振器以外的全部部件的各个功能作为一个半导体芯片部件而 形成，因此，可以实现FM发射机的小型化、制造的容易化和功耗的 降低等。尤其是，通过采用CMOS加工工艺作为半导体加工工艺，这 些效果更为显著。
另外，理想的是，上述时钟发生电路是将振荡器的输出信号作为 第一基准频率信号fr1被输入的第一PLL电路，在将第一PLL电路所 包含的第一分频器的分频比设为整数m时，生成具有第一基准频率信 号fr1的频率的m倍的频率的时钟信号。另外，理想的是，上述载波 生成电路是将振荡器的输出信号作为第二基准频率信号fr2被输入的 第二PLL电路，在将第二PLL电路所包含的第二分频器的分频比设为 整数n时，生成具有第二基准频率信号fr2的频率的n倍的频率的载波。
由于通过采用数字信号处理装置所谓的DSP，可以实现实际上没 有生成38kHz的副载波信号及19kHz的导频信号的立体声调制处理， 因此，作为晶体谐振器，没有必要采用具有19kHz及38kHz的整数倍 的固有振荡频率的晶体谐振器，所以能够提高部件选择的自由度。
理想的是，上述第二PLL电路是第二分频器的分频比n可变更的 频率合成器，其还具有通过变更分频比n，按照FM广播波的频率分配 间隔或者该频率分配间隔的整数分之一的间隔，对第二PLL电路的输 出信号的频率进行可变设定的控制部。由此，在接收FM广播波的通 常的FM接收机中发送可以接收的FM调制信号。另外，由于能够按照 FM广播波的频率分配间隔切换FM调制信号的频率，因此，容易选择 FM接收机中没有接收FM广播波的空置频率。
另外，理想的是，上述载波生成电路将利用分频比为L的第三分 频器对第二PLL电路生成的信号进行分频后的信号作为载波进行输 出。尤其理想的是，上述的第二PLL电路是第二分频器的分频比n可 变更的频率合成器，其还具备控制部，该控制部通过变更分频比n，按 照对FM广播波的频率分配间隔或者该频率分配间隔的整数分之一的 间隔乘以第三分频器的分频比L后的频率间隔，对第二PLL电路的输 出信号的频率进行可变设定。由此，由于能够在可生成的载波的频率 间隔为恒定时扩展第二PLL电路的输出信号的频率间隔，所以，能够 进一步放宽用于生成输入该第二PLL电路的第二基准频率信号fr2的 晶体谐振器的频率条件。
另外，理想的是，上述晶体谐振器具有与FM广播波的频率分配 间隔或者该频率分配间隔的整数分之一不一致的固有振动频率。因此， 能够进一步放宽可使用的晶体谐振器所要求的频率条件，提高部件选 择的自由度。
另外，理想的是，上述晶体谐振器具有与FM广播波的频率分配 间隔或者该频率分配间隔的整数分之一不一致、并且与19kHz的整数 倍不一致的固有振动频率。或者，理想的是，上述晶体谐振器具有与 对FM广播波的频率分配间隔或者该频率分配间隔的整数分之一乘以 第三分频器的分频比L后的频率不一致、而且与19kHz的整数倍不一 致的固有振动频率。由于是通过数字信号处理装置的数字处理进行立 体声调制处理，没有必要生成19kHz的整数倍的信号，因此，能够进 一步放宽可以使用的晶体谐振器所要求的频率条件，提高部件选择的 自由度。
另外，理想的是，上述晶体谐振器具有频率为32.768kHz的固有振 动频率。由此，可以使用作为钟表所用的廉价销售的晶体谐振器，能 够降低部件成本。
另外，理想的是，所述晶体谐振器具有与FM广播波的频率分配 间隔或者该频率分配间隔的整数分之一相一致的固有振动频率。或者， 理想的是，上述晶体谐振器具有与将FM广播波的频率分配间隔或者 该频率分配间隔的整数分之一乘以所述第三分频器的分频比L后的频 率相一致的固有振动频率。由此，相对用FM接收机可以接收的频率， 能够生成没有频率误差的FM调制信号并发送，从而能够提高使用FM 接收机接收FM调制信号时的接收品质。
另外，理想的是，上述的数字信号处理装置进行对通过立体声调 制动作所得到的立体声复合信号的FM调制动作、和抽出FM调制后的 信号的I成分和Q成分的IQ调制动作。具体地说，理想的是，上述的 载波生成电路生成相位相互差90°的不同的两种载波，其还具备发送 电路，发送电路具有两个混频器，其将分别与由数字信号处理装置抽 出的I成分和Q成分对应的信号、和由载波生成电路生成的两种载波 的每一个分别进行混合；对通过这两个混频器混合后的两种信号进行 加法运算的加法运算器；对加法运算器的输出信号进行放大并由天线 发送的放大器。通过采用IQ调制方式，能够减少FM发送信号中含有 的镜像。
另外，理想的是，上述的第二PLL电路具有振荡器，该振荡器的 振荡频率按照通过数字处理装置的立体声调制动作所得到的立体声复 合信号的振幅进行变化。通过改变载波频率，即采用直接调制方式， 能够用简单的间隔发送FM调制信号。
另外，也可以是，连接外部电路以代替连接有上述晶体谐振器的 上述振荡器，采用由外部电路供给的信号，以代替连接有晶体谐振器 的振荡器的输出信号。在将FM发射机和FM接收机等其他装置形成为 一个芯片部件的场合等，通过采用在FM接收机等其他装置的一部分 (外部电路)生成的信号，能够省略FM发射机专用的晶体谐振器和 振荡器，所以能够使结构简单化。
附图说明
图1是表示一实施例的FM发射机的结构的图；
图2是表示模拟前端的详细结构的图；
图3是表示三个分频器的动作定时的图；
图4是表示DSP的详细结构的图；
图5是表示通过改变电压控制型振荡器所含有的共振电路的共振 频率，而进行FM调制处理的FM发射机的变形例的图；
图6是表示图5所示的FM发射机所含有的DSP的详细结构的图。
符号说明
10模拟前端(模拟FE)
20DSP(数字信号处理装置)
30、32数字-模拟转换器(D/A)
40、42混频器
44加法运算器
46放大器
48天线
50时钟发生电路
60频率合成器
70晶体谐振器
72振荡器(OSC)
78、80、82、84分频器
90控制部
92操作部
94显示部
200低通滤波器(LPF)
202数字音频处理部
204多路转换器(MUX)
206预加重处理部
210立体声复合信号生成部
230RDS数据编码器
232加法运算部
240内插处理部
242FM/IQ调制处理部
246频移处理部

下面，对运用了本发明的一实施例的FM发射机进行详细说明。 图1是表示一实施例的FM发射机结构的图。如图1所示，本实施例 的FM发射机具有：模拟前端(模拟FE)10、DSP(数字信号处理装 置)20、数字-模拟转换器(D/A)30、32、混频器40、42、加法运 算器44、放大器46、天线48、时钟发生电路50、频率合成器60、晶 体谐振器70、振荡器(OSC)72、分频器78、80、82、84、控制部90、 操作部92和显示部94。
模拟前端10，在由L信号和R信号组成的模拟立体声信号被输入 后，将其转换为作为数字立体声数据的L数据和R数据。图2是表示 模拟前端10的详细结构的图。如图2所示，模拟前端10，具有低通滤 波器(LPF)11、12、模拟-数字转换器(A/D)13、开关14、15、和 锁存器16、17。模拟的L信号在通过低通滤波器12后经过开关14输 入到模拟-数字转换器13。同样地，模拟的R信号在通过低通滤波器 12后经过开关14输入到模拟-数字转换器13。模拟-数字转换器13 以规定的取样频率fs将输入的L信号及R信号的每一个进行取样，生 成数字的L数据及R数据。由模拟-数字转换器13生成的L数据经过 开关15保持在锁存器16内。另外，由模拟-数字转换器13生成的R 数据经过开关15保持在锁存器17内。两个开关14、15是用于对模拟 -数字转换器13的输入、输出系统进行同步转换的开关，以两倍于上 述取样频率fs的频率2fs切换连接点。在通过开关14使输入L信号的 低通滤波器11和模拟-数字转换器13连接时，通过开关15使模拟- 数字转换器13和保持L数据用的锁存器16连接。另一方面，在通过 开关14使输入R信号的低通滤波器12和模拟-数字转换器13连接时， 通过开关15使模拟-数字转换器13和保持R数据用的锁存器17连接。 分别保持于锁存器16、17的L数据及R数据从模拟前端10向后级的 DSPA20输出。
另外，在上述模拟前端10中，使用一个模拟-数字转换器13进 行对于L信号和R信号的模拟-数字转换处理，但也可以设置用于这 两种信号的两个模拟-数字转换器，分开进行模拟-数据转换处理。
DSP20基于从模拟前端10输出的L数据及R数据，通过数字处理 进行立体声调制处理、FM调制处理和IQ调制处理。另外，也可以在 该DSP20中输入音频数据和RDS数据，以这些数据为对象进行上述的 各种处理。然后，从DSP20输出IQ调制后的I数据及Q数据。对DSP20 的详细说明将在后面进行。
数字-模拟转换器30将从DSP20中输出的I数据转换为模拟I信 号。另外，数字-模拟转换器32将从DSP20中输出的Q数据转换为 模拟Q信号。混频器40将从一方的数字-模拟转换器30输出的I信 号和规定的局部振荡信号(称为第一局部振荡信号)进行混合后输出。 混频器42将从另一方的数字-模拟转换器32输出的Q信号、和相对 于第一局部振荡信号相位差为90°的不同局部振荡信号(称为第二局部 振荡信号)进行混合后输出。加法运算器44将从两个混频器40，42 输出的信号进行合成后输出。加法运算器44的输出信号(FM调制信 号)通过放大器46进行功率放大后，由天线48进行发送。
时钟发生电路50生成DSP20的数字处理中所必需的动作时钟信号 CLK。例如，输入32.768kHz的基准频率信号fr1后，生成与此基准频 率信号同步、且成倍地递增为该频率的2461倍的频率(80.642MHz) 的时钟信号。为此，时钟信号发生电路50具有电压控制型振荡器(VCO) 52、分频器(1/m)54、相位比较器(PD)56和低通滤波器(LPF)58。 电压控制型振荡器52进行对应控制电压Vc的频率的振荡动作。分频 器54以固定的分频比m(＝2461)对电压控制型振荡器52的输出信号 进行分频后输出。相位比较器56进行从分频器54中输出的分频信号 和基准频率信号fr1的相位比较，输出具有对应于相位差的提前或者滞 后的脉冲信号。低通滤波器58对从相位比较器输出的脉冲信号进行过 滤，生成供给电压控制型振荡器52的控制电压Vc。这样，时钟发生电 路50具有PLL结构(第一PLL电路)，生成具有基准频率信号fr1的 频率的2461倍的频率(80.642MHz)的时钟信号CLK，并将其输入 DSP20中。
频率合成器60生成用于生成向混频器40、42输入的第一及第二 局部振荡信号的必要的振荡信号。例如，输入32.768kHz的基准频率 信号fr2，与此基准频率信号同步，生成该频率的n倍的频率信号。为 此，频率合成器60具有：电压控制型振荡器(VCO)62、可变分频器 (1/n)64、相位比较器(PD)66和低通滤波器(LPF)68。电压控制 型振荡器62进行对应控制电压Vc的频率的振荡动作。可变分频器64 以可变的分频比n将电压控制型振荡器62的输出信号进行分频后输 出。相位比较器66进行从可变分频器64中输出的分频信号和基准频 率信号fr2的相位比较，输出对应于相位差的负载的脉冲信号。低通滤 波器68对相位比较器66输出的脉冲信号进行过滤，生成供给电压控 制型振荡器62的控制电压Vd。这样，频率合成器60具有PLL结构(第 二PLL电路)，生成具有基准频率信号fr2的频率的n倍的频率的信号。 可变分频器64的分频比n通过控制部90进行设定。
振荡器72连接着晶体谐振器70，且以该晶体谐振器70的固有振 荡频率进行振荡。在本实施例中，晶体谐振器70具有比38kHz低的固 有振荡频率。具体地说，就是采用容易获得而且便宜的具有32.768kHz 的固有振荡频率的晶体谐振器70。从振荡器72输出的32.768kHz的振 荡信号，作为基准频率信号fr2直接输入到频率合成器60，同时，作 为基准频率信号fr1输入到时钟发生电路50。
分频器78其分频比设定为K(K是1以上的整数)，以分频比K 将频率合成器60内的电压控制型振荡器62的输出信号进行分频并输 出。在本实施例中，为了使说明简单，分频比被设定为1。三个分频器 80、82、84各自的分频比被设定为2，对于分频器78的输出信号，生 成具有1/4频率的信号作为第一局部振荡信号，同时，生成具有与该第 一局部振荡信号相同的频率、只是相位差为90°的信号作为第二局部振 荡信号。分频器80被用于波形整形中，采用分频器82、84是为了生 成90°相位差的第一及第二局部振荡信号。另外，分频器80用于通过 分频器82、84确实地获得负载比为50％的信号。由于分频器82、84 的输出信号的负载比不是50％时，去除镜像的效果显著恶化，因此使 用分频器80以防止出现该情况。
图3是表示三个分频器80、82、84的动作定时的图。如图3所示， 分频器80将用“分频器78输出”表示的分频器78的输出信号进行二 分频后输出。另外，分频器82与分频器80的输出信号的上升定时同 步动作，将该输出信号进行二分频后输出。另一方面，分频器84与分 频器80的输出信号的下降定时同步动作，将该输出信号进行二分频后 输出。这样一来，对于分频器78的输出信号，生成频率为1/4、且相 位互相差90°的第一及第二局部振荡信号。
控制部90对FM发射机的整体进行控制。例如，控制部90设定 频率合成器60内的可变分频器64的分频比，确定FM调制信号的发 送频率。操作部92具备由使用者操作的各种开关。例如，具备电源开 关、指示发送频率的转换的升高按键和降低按键、选择指示作为发送 对象的资源(指示模拟音频信号和数字音频数据的任一种作为发送对 象)的选择按键等。显示部94显示发送频率和操作部92的操作内容、 电池残量等。
在本实施例中，利用半导体加工工艺，在一个半导体衬底上整体 形成除了晶体谐振器70、天线48、显示部94之外的全部部件的各个 功能。由于是利用半导体加工工艺将除了晶体谐振器70等一部分部件 以外的全部的部件的各种功能作为一个芯片部件而形成，因此，可以 实现FM发射机的小型化、制造的容易化和功耗的降低等。尤其是， 通过采用作为半导体加工工艺的CMOS加工工艺，使得这些效果更为 显著。
接着，对DSP20的详细结构进行说明。图4是表示DSP20的详细 结构的图。如图4所示，DSP20具有：低通滤波器(LPF)200、数字 音频处理部202、多路转换器(MUX)204、预加重处理部206、立体 声复合信号发生部210、RDS(Radio Data System)数据编码器230、 加法运算部232、内插处理部240、FM/IQ调制处理部242和频移处理 部246。通过由DSP进行的数字处理，来实现其各个结构的功能。
低通滤波器200为了防止过调制而进行频带限制，以去除L数据 及R数据各自含有的高频成分。数字音频处理部202，在输入规定格式 的数字音频数据时，将其含有的L数据和R数据抽出，同时，在这些 L数据和R数据的取样率与本实施例采用的规定取样率出现差异的情 况下进行取样率的转换。多路转换器(MUX)204，选择经由低通滤波 器200输入的L数据及R数据、和从数字音频处理部202输出的L数 据及R数据的任一数据进行输出。选择哪一个数据，由控制部90按照 操作部92的选择按键的操作状态来决定。预加重处理部206用于强调 高频段的频率成分的调制程度。
立体声复合信号发生部210进行立体声调制并生成立体声复合信 号(立体声组合信号)，其结构为含有加法运算部212、216、218、220 和减法运算部214。通过加法运算部212对L数据和R数据进行加法 运算，生成(L+R)成分。通过减法运算部214从L数据减去R数据， 生成(L-R)成分。加法运算部216将38kHz的副载波信号加在由减法 运算部214生成的(L-R)成分中进行加法运算。加法运算部218通过 进一步补充由加法运算部212、216各自的加法运算结果，生成含有 (L+R)成分、(L-R)成分和副载波信号的信号。在该信号中，通过 加法运算部220加入导频信号而生成立体声复合信号，并从立体声复 合信号发生部210输出。
RDS数据编码器230对RDS用的文字数据等进行规定的编码处 理，生成RDS数据。加法运算部232在从立体声复合信号生成部210 输出的立体声信号中加上从RDS数据编码器230输出的RDS。通过该 加法运算处理，生成RDS数据与规定的频带(57kHz附近)重叠的立 体声复合信号。
插如处理部240对输入的立体声复合信号进行增加数据数的内插 处理。例如，在依次输入的两个数据之间通过内插处理，实施生成49 个数据的50倍的超取样处理。FM/IQ调制处理部242在对内插处理后 的立体声复合信号进行FM调制处理的同时，抽出调制后的数据的I 成分和Q成分。在由复数表现调制后的数据时，其实部(cos成分)是 I成分，虚部(sin成分)是Q成分。
频移处理部246对从FM/IQ调制处理部242输出的I数据、Q数 据进行频移(频率变换)处理。该频移处理用于防止设在DSP20后级 的混频器40、42中的信号的返回。FM/IQ调制处理部242输出在基本 频带进行了频率调制的数据。该数据直接输入混频器40、42时，混频 器40、42输出与由分频器82、84分别输出的第一及第二局部振荡信 号具有同一频率的FM调制信号。所以，在第一及第二局部振荡信号 的一部分返回到混频器40、42的输出端子侧，即，生成载波泄漏时， 发送信号的频带内则包含该返回的第一及第二局部振荡信号，由此产 生发送信号的品质变差的问题。在本实施例中，为了避免这种问题， 对具有基本频带的频率的数据，由频移处理部246进行提升频率的处 理。把该偏移后的频率设为偏移频率foffset，把第一及第二局部振荡信 号的频率设为fLO时，混频器40、42的输出信号的频率fO变为(fLO-foffset) 或者(fLO+foffset)，因此，通过将偏移频率foffset设定为恰当的值，能够 防止局部振荡信号泄漏到混频器40、42输出的发送信号的频带内的载 波泄露。
上述的频率合成器60、分频器78、80、82、84对应载波生成电路； 分频器54对应第一分频器；可变分频器64对应第二分频器；分频器 78、80、82、84对应第三分频器；混频器40、42、加法运算器44、放 大器46对应发送电路。
本实施例的FM发射机的特征列举如下。
(1)采用时钟发生电路50生成高频率(图1所示例子中为 80.642MHz)的时钟信号，由于通过DSP20进行了数字化处理并进行 了立体声调制处理，所以，没有必要生成作为副载波的38kHz或者作 为导频信号的19kHz的信号。因此，能够提高部件(晶体谐振器)选 择的自由度。
(2)由于不对振荡器72的输出进行分频，而是将其作为基准频 率信号fr2输入频率合成器60，因此，与中间有分频器的情况相比能 够简化结构。
(3)因为采用了IQ调制方式，所以能够减少FM发送信号包含 的镜像。
(4)具有32.768kHz的固有振荡频率的晶体谐振器70，作为钟表 用是廉价出售的商品，因此容易获得，而且能够降低部件成本。
(5)因为使用分频器78、80、82、84将频率合成器60的输出信 号进行L(＝4k)分频而生成第一及第二局部振荡信号，所以，可以按 照FM广播波的频率分配间隔即100kHz的4k倍的频率间隔，进行频 率合成器60的振荡频率转换。因此，即使是使用了与频率分配间隔或 者与该间隔的整数分之一不一致的32.768kHz的晶体谐振器的情况， 也可以减少所期望的频率(用FM接收机能够接收的频率)与实际的 FM发送信号的频率之间的误差。例如，在考虑k＝1时，则32.768kHz 的一半的频率为最大误差，但是，通过使频率合成器60的输出信号经 过分频器80等，可以把该误差降低到1/4(4.096kHz)。在将FM调制 信号的频带设定为150kHz时，则认为该4.096kHz的误差成为实际上 可以忽略的误差。
不过，PLL频率合成器的基准频率信号通常选择FM广播波的频 率分配间隔(日本的情况为100kHz)的整数分之一的频率。然而，如 本实施例所述，在使用不是FM广播波的频率分配间隔的整数分之一 的基准频率信号的情况下，则使用分频器尽可能地降低其频率，由此， 通常采用降低PLL频率合成器的实际输出信号的频率与期望发送的信 号的频率之间的的方法。
但是，在降低基准频率信号的频率时，由于构成频率合成器的PLL 电路的回路增益下降，因此产生在FM广播波的载波频率附近的CN比 (载波电平和噪声的比)恶化，同时，PLL电路的关闭时间也变长的 问题。另外，因为PLL电路内低通滤波器的时间常数增大，所以难于 将频率合成器的全部的结构部件形成在一个半导体衬底上。对此，在 本实施例中，在对频率合成器60的输出信号进行分频的情况下，能够 避免上述的各种问题，同时可以减少采用频率合成器60生成的局部振 荡信号的频率与期望发送的信号的频率之间的偏差(振荡频率的误 差)。
对于振荡频率的误差，以下采用具体的数值进行说明。把从振荡 器72输入到频率合成器60的基准频率信号fr2的频率设为Fr (＝32.768kHz)。另外，将频率合成器60内的电压控制型振荡器62的 振荡频率设为Fosc、将从放大器46通过天线48发送的实际的FM调 制信号的频率设为Ftx时，则有
Ftx＝Fr×n/(4K)
这里，n是可变分频器64的分频比，4k是分频器78、80、82、84整 体的分频比。
假设为了在没有分频器78、80、82、84的情况下(4K＝1的情况) 得到Ftx＝90.00MHz，就必须设定n＝Ftx/Fr＝2746.582。由于实际的n 是整数值，因此将小数点以下四舍五入时，就成为n＝2747。此时的小 数部分(0.418)的0.418×32.768kHz＝13.679kHz就是期望发送的FM调 制信号的频率误差。与此相反，在含有分频器78、80、82、84的情况 下，设K＝1时，则n＝4K×Ftx/Fr＝10986.33。将小数点以下四舍五入时， 就成为n＝10986。在这种情况下，小数部分(0.33)的2.70kHz就是期 望发送的FM调制信号的频率误差。这样，通过将分频器78、80、82、 84内插到频率合成器60的后级，就可以减少发送频率的误差。
另外，本发明不限于上述实施例，在本发明的宗旨范围内可以有 各种变形实施例。例如，上述实施例中，是在DSP20中进行FM调制 处理和IQ调制处理，其结构也可以是，只在DSP中生成立体声复合信 号，而把FM调制处理设置在比DSP更靠后级的位置。
图5是表示改变电压控制型振荡器含有的共振电路的共振频率而 进行了FM调制处理的FM发射机的变形例的图。图5所示的FM发射 机具有：模拟前端10、DSP20A、数字-模拟转换器30A、放大器46、 天线48、时钟发生电路50、频率合成器60A、晶体谐振器70、振荡器 (OSC)72、分频器86、控制部90、操作部92和显示部94。对于该 FM发射机中与图1所示的FM发射机的各个结构基本上进行同样的动 作的结构赋予同样的符号，以下着重对基本动作不同的结构进行说明。
图6是表示图5所示的FM发射机含有的DSP20A的详细结构的 图。DSP20A根据从模拟前端10输出的L数据及R数据进行立体声调 制处理。如图6所示，DSP20A具有低通滤波器(LPF)200、数字音 频处理部202、多路转换器(MUX)204、预加重处理部206、立体声 复合信号生成部210和加法运算部232。其各个结构的功能通过由 DSP20A进行的数字处理而实现。相对图4所示的DSP20而言，该 DSP20A的结构中省略了内插处理部240、FM/IQ调制处理部242和频 移处理部246。即，该DSO20A直接输出从立体声复合信号生成部210 输出的立体声复合信号。从DSP20A输出的立体声复合信号(数字数 据)通过数字-模拟转换器30A转换成模拟信号，输入到频率合成器 60A中。
频率合成器60A在输入基准频率信号fr2后，与该基准频率信号同 步，生成频率为该频率的n倍的频率的信号。为此，频率合成器60具 有振荡器(OSC)62A、电感62B、可变容量二极管62C、电容器62D、 电阻62E、62F、可变分频器(1/n)64、相位比较器(PD)66和低通 滤波器(LPF)68。振荡器62A与由电感62B、可变容量二极管62C、 电容器62D构成的并联共振电路一起构成电压控制型振荡器。低通滤 波器68的输出端子通过电阻62E连接在可变容量二极管62C和电容器 62D的连接点，根据从低通滤波器68输出的控制电压Va决定并联共 振电路的共振频率，振荡器62A以该频率进行振荡。另外，数字-模 拟转换器30A的输出端子通过电阻62E与可变容量二极管62C和电容 器62D的连接点相连接。由于从数字-模拟转换器30A输出立体声复 合信号，因此，可变二极管62C和电容器62D的连接点的电位根据立 体声复合信号的振幅进行变化时，振荡器62A的振荡频率也随之变化。 这样一来，就进行了对于立体声复合信号的FM调制动作。
分频器86以分频比4K＝L对频率合成器60A的振荡器62A的振荡 信号进行分频并输出。分频器86的输出信号(FM调制信号)通过放 大器46进行功率放大后由天线48发送。
这样，也可以是，由DSP20A进行立体声复合信号的生成，且通 过使频率合成器60A的振荡频率按照立体声复合信号的振幅进行变 化，来进行FM调制。通过采用改变载波频率即所谓直接调制方式， 则可以利用简单的结构发送FM调制信号。
另外，在上述的实施例中，使用了具有32.768kHz的固有振荡频率 的晶体谐振器70，但是可以想到，晶体谐振器70的固有振荡频率可以 根据基准频率信号fr1、fr2和FM广播波的频率分配的间隔的关系进行 种种变形。对这些变形进行了研究，将本发明的适用范围的各种频率 的关系表示如下：(1)晶体谐振器70的固有振荡频率与FM广播波的 频率分配间隔或者该频率分配间隔的整数分之一不一致的场合：
FM广播波的频率分配间隔为100kHz，考虑在频率合成器60的输 出侧连接有整体的分频比为“4K”的分频器78、80、82、84的情况， 作为频率合成器60所要求的振荡频率的间隔，为(4K×100)kHz。因 而，所谓(1)的情况是指晶体谐振器70的固有振荡频率与(4K×100) kHz不一致，或者，与(4K×100)kHz的整数分之一不一致。例如， 在K＝1的情况下，采用具有与400kHz或者400kHz的整数分之一的值 不一致的固有振荡频率的晶体谐振器70。如图1所示的晶体谐振器70 的固有振荡频率(32.768kHz)相当于(1)的情况。另外，在图5所 示的结构中，可以省略分频器86，由于在该情况下4K＝1，因此，采用 具有与100kHz或者100kHz的整数分之一的值不一致的固有振荡频率 的晶体谐振器70。
另外，在本实施例中，由于通过DSP20的数字处理进行立体声调 制动作，因此，不需要现有方式的19kHz和38kHz的信号，作为晶体 谐振器70的固有振荡频率的条件，可以增加与19kHz的整数倍不一致 的条件。换言之，在设定(选择)晶体谐振器70的固有振荡频率时， 不需要19kHz的整数倍的条件。由此，可以进一步放宽可使用的晶体 谐振器所要求的频率条件，从而，能够提高部件选择的自由度。
(2)晶体谐振器70的固有振荡频率与FM广播波的频率分配间 隔或者该频率分配间隔的整数分之一一致的情况：
与上述(1)的情况相反，也可以是晶体谐振器70的固有振荡频 率与(4K×100)kHz或者(4K×100)kHz的整数分之一一致的方式。 由此，对于用FM接收机可接收的频率，可以生成没有频率误差的FM 调制信号并进行发送，因此能够提高使用FM接收机接收FM调制信号 时的接收品质。
另外，在上述实施例中，使用了连接有晶体谐振器70的振荡器72， 也可以取代这些晶体谐振器70和振荡器72而连接外部电路(未图示)， 将由外部电路供给的信号作为基准频率信号fr1、fr2输入到时钟发生电 路50及频率合成器60。在FM发射机和FM接收机等作为一个芯片部 件形成的情况下等，由于通过采用由FM接收机等的一部分(外部电 路)生成的信号，能够省略晶体谐振器70和振荡器72，因此，可以实 现结构的简单化。
根据本发明，由于是通过半导体加工工艺将除了晶体谐振器以外 的全部部件的各个功能作为一个芯片部件形成，所以可以实现FM发 射机的小型化、制造的容易化和功耗的降低。尤其是，通过采用作为 半导体加工工艺的CMOS加工工艺，可以使这些效果更为显著。