1.一种大功率开关模式电压调整器电路，包括：
金属氧化物半导体开关晶体管的阵列，即MOS开关晶体管的阵列，所述MOS开关晶体管通过它们的源极和源极、漏极和漏极彼此相连接；以及
多个栅极驱动电路，其中，每个栅极驱动电路和每个MOS开关晶体管一一对应，且每个栅极驱动电路电连接并驱动与其对应的MOS开关晶体管，从而形成栅极驱动电路和MOS开关晶体管对，
其中，通过电连接到每个MOS开关晶体管的开关节点汇集来自每个MOS开关晶体管的电流。
2.如权利要求1所述的大功率开关模式电压调整器电路，其中每个所述MOS开关晶体管尺寸被物理地限制，以获得充分减小的耦合阻容乘积，并且其中每个所述栅极驱动电路紧靠于并连接到每个MOS开关晶体管的栅极，以使每个所述栅极驱动电路和MOS开关晶体管对的互联阻抗充分减小。
3.如权利要求1所述的大功率开关模式电压调整器电路，其中每个所述MOS开关晶体管由n-沟道双扩散金属氧化物半导体晶体管构成。
4.如权利要求3所述的大功率开关模式电压调整器电路，其中所述开关节点电连接到每个MOS开关晶体管的源极。
5.如权利要求1所述的大功率开关模式电压调整器电路，进一步包括多个输入/输出电气节点，电连接于所述MOS开关晶体管的阵列的漏极和源极以及所述多个栅极驱动电路，以方便外部电路与所述栅极驱动电路和MOS开关晶体管对之间的通信。
6.如权利要求5所述的大功率开关模式电压调整器电路，其中所述开关节点电连接到每个MOS开关晶体管的源极，并且所述输入/输出电气节点包括：
输入电压节点，电连接到每个MOS开关晶体管的漏极以及每个栅极驱动电路，用以传导输入电压至每个MOS开关晶体管的漏极以及每个栅极驱动电路；以及
至少一个电源电压节点，电连接到所述栅极驱动电路和MOS开关晶体管对以提供电源电压。
7.如权利要求6所述的大功率开关模式电压调整器电路，其中每个所述开关节点、所述输入电压节点和所述至少一个电源电压节点进一步包括焊盘，适合接收倒装芯片凸焊点，以给所述栅极驱动电路和MOS开关晶体管对与外围电路的通信提供电连接。
8.如权利要求1所述的大功率开关模式电压调整器电路，进一步包括浮置自举驱动充电电路，电连接到所述MOS开关晶体管的阵列和所述多个栅极驱动电路，用以将跨接在每个所述栅极驱动电路和MOS开关晶体管对上的电压调整至正确电压电平。
9.如权利要求8所述的大功率开关模式电压调整器电路，其中所述浮置自举驱动充电电路进一步包括多个传导电路，电连接并传导所述正确电压电平至每个所述栅极驱动电路和MOS开关晶体管对，以使所述栅极驱动电路正确导通和关断相应的所述MOS开关晶体管。
10.如权利要求9所述的大功率开关模式电压调整器电路，其中每个所述传导电路包括p沟道金属氧化物半导体场效应晶体管，即PMOS晶体管，以及包括串联连接于所述PMOS晶体管的二极管，所述PMOS晶体管的栅极电连接到所述浮置自举驱动充电电路，所述PMOS晶体管的漏极电连接到所述二极管的阳极，所述PMOS晶体管的源极电连接到MOS开关晶体管的阵列，所述二极管的阴极端电连接到所述多个栅极驱动电路，所述多个栅极驱动电路电连接并驱动所述MOS开关晶体管的阵列。
11.如权利要求10所述的大功率开关模式电压调整器电路，其中所述浮置自举驱动充电电路进一步包括低压差电压调整器电路。
12.如权利要求11所述的大功率开关模式电压调整器电路，其中所述低压差电压调整器电路包括：
误差放大器，具有用以驱动所述多个传导电路的输出端，并且提供所述正确电压电平到所述多个栅极驱动电路；以及
负反馈电路，将所述MOS开关晶体管的阵列的漏极电连接到所述误差放大器的输入端。
13.如权利要求12所述的大功率开关模式电压调整器电路，其中所述误差放大器包括：
第一双极结型晶体管和电连接到所述第一双极结型晶体管的第二双极结型晶体管，所述第一双极结型晶体管的发射极端电连接到所述第二双极结型晶体管的发射极，所述第一双极结型晶体管的基极端电连接到参考电压，所述第二双极结型晶体管的基极端电连接到所述负反馈电路；
第一偏置电阻器，包括第一端和第二端，所述第一端电连接到所述第一双极结型晶体管和所述第二双极结型晶体管的发射极端，所述第二端电连接到电气地；以及电流镜电路，包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的栅极电连接到所述第二PMOS晶体管的栅极和漏极，所述第一PMOS晶体管和所述第二PMOS晶体管的源极共同电连接到所述多个传导电路，所述第一PMOS晶体管的漏极电连接到所述第一双极结型晶体管的集电极端，形成所述误差放大器的输出端，所述第二PMOS晶体管的漏极电连接到所述第二双极结型晶体管的集电极端。
14.如权利要求13所述的大功率开关模式电压调整器电路，其中所述负反馈电路包括：
第一电阻器，所述第一电阻器的第一端电连接到所述多个栅极驱动电路的每一个栅极驱动电路；
PMOS晶体管，所述负反馈电路中的PMOS晶体管的源极电连接到所述第一电阻器的第二端，所述负反馈电路中的PMOS晶体管的栅极电连接到所述MOS开关晶体管的阵列；以及第二电阻器，所述第二电阻器的第一端电连接到所述负反馈电路中的PMOS晶体管的漏极，所述第二电阻器的第二端电连接到电气地。
15.如权利要求1所述的大功率开关模式电压调整器电路，其中所述MOS开关晶体管的阵列包括：
上端MOS开关晶体管的阵列；以及
下端MOS开关晶体管的阵列，
其中，所述上端MOS开关晶体管的阵列和所述下端MOS开关晶体管的阵列被设置成由所述多个栅极驱动电路互补性地导通和关断。
16.如权利要求15所述的大功率开关模式电压调整器电路，其中每个所述上端MOS开关晶体管包括n-沟道双扩散金属氧化物半导体晶体管，并且每个所述下端MOS开关晶体管包括n-沟道双扩散金属氧化物半导体晶体管。
17.如权利要求16所述的大功率开关模式电压调整器电路，其中所述开关节点电连接到每个上端MOS开关晶体管的源极以及电连接到每个下端MOS开关晶体管的漏极。
18.如权利要求15所述的大功率开关模式电压调整器电路，所述多个栅极驱动电路进一步包括：
多个上端栅极驱动电路，其中，每个所述上端栅极驱动电路和每个上端MOS开关晶体管一一对应，且每个所述上端栅极驱动电路电连接到与其对应的上端MOS开关晶体管中，从而形成上端栅极驱动电路和MOS开关晶体管对；
多个下端栅极驱动电路，其中，每个所述下端栅极驱动电路和每个下端MOS开关晶体管一一对应，且每个所述下端栅极驱动电路电连接到与其对应的下端MOS开关晶体管中，从而形成下端栅极驱动电路和MOS开关晶体管对。
19.如权利要求18所述的大功率开关模式电压调整器电路，进一步包括多个输入/输出电气节点，电连接于所述上端MOS开关晶体管的阵列的漏极和源极，所述下端MOS开关晶体管的阵列的漏极和源极以及所述多个栅极驱动电路，以方便外部电路与所述栅极驱动电路和MOS开关晶体管对之间的通信。
20.如权利要求19所述的大功率开关模式电压调整器电路，其中所述开关节点电连接到每个上端MOS开关晶体管的源极和每个下端MOS开关晶体管的漏极，并且所述输入/输出电气节点包括：
输入电压节点，电连接到每个上端MOS开关晶体管的漏极以及每个上端栅极驱动电路，用以传导输入电压至每个上端MOS开关晶体管的漏极以及每个上端栅极驱动电路；以及
至少一个电源电压节点，电连接到所述栅极驱动电路和MOS开关晶体管对以提供电源电压。
21.如权利要求20所述的大功率开关模式电压调整器电路，其中每个所述开关节点、所述输入电压节点和所述至少一个电源电压节点进一步包括焊盘，适合接收倒装芯片凸焊点，以给所述栅极驱动电路和MOS开关晶体管对与外围电路的通信提供电连接。
22.如权利要求18所述的大功率开关模式电压调整器电路，进一步包括浮置自举驱动充电电路，电连接到所述上端MOS开关晶体管的阵列和所述多个上端栅极驱动电路，用以将跨接在每个所述上端栅极驱动电路和MOS开关晶体管对上的电压调整至正确电压电平。
23.如权利要求22所述的大功率开关模式电压调整器电路，其中所述浮置自举驱动充电电路进一步包括多个传导电路，电连接并传导所述正确电压电平至每个所述上端栅极驱动电路和MOS开关晶体管对，以使所述上端栅极驱动电路正确导通和关断相应的所述上端MOS开关晶体管。
24.如权利要求23所述的大功率开关模式电压调整器电路，其中每个所述传导电路包括p沟道金属氧化物半导体场效应晶体管，即PMOS晶体管，以及包括串联连接于所述PMOS晶体管的二极管，所述PMOS晶体管的栅极电连接到所述浮置自举驱动充电电路，所述PMOS晶体管的漏极电连接到所述二极管的阳极，所述PMOS晶体管的源极电连接到上端MOS开关晶体管的阵列，所述二极管的阴极端电连接到所述多个上端栅极驱动电路，所述多个上端栅极驱动电路电连接并驱动所述上端MOS开关晶体管的阵列。
25.如权利要求24所述的大功率开关模式电压调整器电路，其中所述浮置自举驱动充电电路进一步包括低压差电压调整器电路。
26.如权利要求25所述的大功率开关模式电压调整器电路，其中所述低压差电压调整器电路包括：
误差放大器，具有用以驱动所述多个传导电路的输出端，并且提供所述正确电压电平到所述多个上端栅极驱动电路；以及
负反馈电路，将所述上端MOS开关晶体管的阵列的漏极电连接到所述误差放大器的输入端。
27.如权利要求26所述的大功率开关模式电压调整器电路，其中所述误差放大器包括：
第一双极结型晶体管和电连接到所述第一双极结型晶体管的第二双极结型晶体管，所述第一双极结型晶体管的发射极端电连接到所述第二双极结型晶体管的发射极，所述第一双极结型晶体管的基极端电连接到参考电压，所述第二双极结型晶体管的基极端电连接到所述负反馈电路；
第一偏置电阻器，包括第一端和第二端，所述第一端电连接到所述第一双极结型晶体管和所述第二双极结型晶体管的发射极端，所述第二端电连接到电气地；以及电流镜电路，包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的栅极电连接到所述第二PMOS晶体管的栅极和漏极，所述第一PMOS晶体管和所述第二PMOS晶体管的源极共同电连接到所述多个传导电路，所述第一PMOS晶体管的漏极电连接到所述第一双极结型晶体管的集电极端，形成所述误差放大器的输出端，所述第二PMOS晶体管的漏极电连接到所述第二双极结型晶体管的集电极端。
28.如权利要求27所述的大功率开关模式电压调整器电路，其中所述负反馈电路包括：
第一电阻器，所述第一电阻器的第一端电连接到所述每个上端栅极驱动电路；
PMOS晶体管，所述负反馈电路中的PMOS晶体管的源极电连接到所述第一电阻器的第二端，所述负反馈电路中的PMOS晶体管的栅极电连接到所述上端MOS开关晶体管的阵列；
以及
第二电阻器，所述第二电阻器的第一端电连接到所述负反馈电路中的PMOS晶体管的漏极，所述第二电阻器的第二端电连接到电气地。
29.如权利要求18所述的大功率开关模式电压调整器电路，其中所述下端MOS开关晶体管的阵列进一步包括：
充电电路，电连接并调整所述下端MOS开关晶体管的阵列的所有下端栅极驱动电路至正确电压电平。
30.如权利要求29所述的大功率开关模式电压调整器电路，其中所述充电电路包括：
第一双极结型晶体管和电连接到所述第一双极结型晶体管的第二双极结型晶体管，所述第一双极结型晶体管的发射极端电连接到所述第二双极结型晶体管的发射极，所述第一双极结型晶体管的基极端电连接到参考电压，所述第二双极结型晶体管的基极端电连接到负反馈电路，并通过所述负反馈电路连接至与电源电压Vcc成正比的电压，其中所述负反馈电路包括第一电阻和第二电阻；
第一偏置电阻器，包括第一端和第二端，所述第一端电连接到所述第一双极结型晶体管和所述第二双极结型晶体管的发射极，所述第二端电连接到电气地；以及电流镜电路，包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的栅极电连接到所述第二PMOS晶体管的栅极和漏极，所述第一PMOS晶体管的漏极电连接到所述第一双极结型晶体管的集电极端，所述第二PMOS晶体管的漏极电连接到所述第二双极结型晶体管的集电极端；以及
PMOS传导晶体管，其栅极电连接到所述电流镜电路，所述PMOS传导晶体管的源极电连接到第一和第二PMOS晶体管的源极，所述PMOS传导晶体管的漏极电连接到下端栅极驱动电路。
31.如权利要求1所述的大功率开关模式电压调整器电路，进一步包括电连接到所述MOS开关晶体管的阵列的输出滤波器电路，所述输出滤波器电路进一步包括电感和串联连接于所述电感的电容。
32.如权利要求1所述的大功率开关模式电压调整器电路，其中所述栅极驱动电路包括逻辑电路，该逻辑电路用以产生逻辑高电平信号和逻辑低电平信号以分别导通和关断所述MOS开关晶体管的阵列。
33.如权利要求32所述的大功率开关模式电压调整器电路，进一步包括电连接到所述多个栅极驱动电路的脉冲宽度调制电路。
34.一种大功率开关模式电压调整器电路的配置方法，包括：
提供作为开关元件的MOS开关晶体管的阵列，所述MOS开关晶体管通过它们的源极和源极、漏极和漏极彼此相连接，且每个所述MOS开关晶体管的尺寸被物理地限制，以获得充分减小的耦合阻容乘积；
提供多个栅极驱动电路，其中，每个所述栅极驱动电路和每个MOS开关晶体管一一对应，且使每个栅极驱动电路仅电连接并驱动一个所述MOS开关晶体管；以及通过电连接到每个MOS开关晶体管的开关节点汇集来自每个MOS开关晶体管的电流。
35.如权利要求34所述的方法，其中所述MOS开关晶体管的阵列包括：
上端MOS开关晶体管的阵列；以及
下端MOS开关晶体管的阵列，
其中，所述上端MOS开关晶体管的阵列和所述下端MOS开关晶体管的阵列被设置成由所述多个栅极驱动电路互补性地导通和关断。
36.如权利要求34所述的方法，进一步包括这样一个步骤：紧靠所述MOS开关晶体管放置每个栅极驱动电路，以充分减小所述栅极驱动电路和所述MOS开关晶体管间的互联阻抗。
37.如权利要求34所述的方法，进一步包括将正确电压电平电连接至所述MOS开关晶体管的阵列。
38.如权利要求34所述的方法，进一步包括为所述栅极驱动电路和相应MOS晶体管构成的对与外围电路提供通信。
39.如权利要求34所述的方法，其中所述MOS开关晶体管的阵列中的MOS开关晶体管的源极与源极、漏极与漏极彼此连接。