一种基于SOPC的交错并联APFC装置 |
|||||||
| 申请号 | CN201710557392.5 | 申请日 | 2017-07-10 | 公开(公告)号 | CN107317475A | 公开(公告)日 | 2017-11-03 |
| 申请人 | 遵义师范学院; | 发明人 | 阎昌国; 刘小雍; 敖邦乾; 熊中刚; 杨航; 张强; 曲详君; | ||||
| 摘要 | 本 发明 公开了一种基于SOPC的交错并联APFC装置，涉及 电能 质量 优化技术领域。所述基于SOPC的交错并联APFC装置，以并行运算 控制器 作为基底，以NiosⅡ软核处理器作为系统数字控制 微处理器 ，有效解决了现有APFC装置响应速度慢，在系统中编程能 力 弱，抗干扰能力差，设计更换能力低与体积笨重的问题；本发明的输入 电流 能很好地 跟踪 输入 电压 ，并与输入电压保持同 相位 ，具有良好的功率因数校正功能。 | ||||||
| 权利要求 | 1.一种基于SOPC的交错并联APFC装置，其特征在于：包括主电路、霍尔传感器、信号调理电路+AD7874单元、SOPC控制单元以及驱动电路； |
||||||
| 说明书全文 | 一种基于SOPC的交错并联APFC装置技术领域背景技术[0002] 随着电力电子控制技术的高速发展，越来越多的电力电子装置被应用到电力系统中，但同时也导致电网谐波污染问题日益突出，并对电力系统的安全稳定运行构成严重威胁。研究已表明，有源功率因数校正(APFC)电路是遏制电网谐波污染的有效方法之一。APFC电路是一类高功率因数整流器，在获得直流电压的同时，其输入电流波形和相位跟踪输入电压，提高了功率因数，减小了网侧电流谐波，其功率因数校正效果明显。 [0003] 为了实现功率因数校正，控制器作为核心，在提升系统性能与提高转换效率等方面发挥着至关重要的作用。就目前的APFC装置来说，常采用模拟式或其控制器为串行结构的数字式，例如单片机、ARM、高性能的DSP。而这类APFC装置存在以下缺陷： [0004] 1、模拟式架构的APFC装置存在元器件参数偏差大、老化问题以及热漂移等缺陷； 发明内容[0006] 针对现有技术的不足，本发明提供一种基于SOPC的交错并联APFC装置，交错并联APFC装置具有功率因数高、输入电流纹波小、转换效率高以及控制能力强等优点，更能适合电力电子装置高大功率场合发展的现状需求。 [0008] 所述主电路包括依次连接的交流电源、整流桥、交错并联Boost变换器以及负载电阻Ro；所述主电路，用于对交流电源整流并向霍尔传感器提供整流后的输出电压Vg、流经交错并联Boost变换器的电感电流iL1、iL2以及交错并联Boost变换器的输出电压Vo，实现电路的输入电流在相位和波形上与整流后的输出电压一致，实现功率因数的校正； [0009] 所述霍尔传感器，与所述主电路连接，用于对整流后的输出电压Vg、输入电流iL1、iL2以及直流输出电压Vo四路信号进行采集； [0010] 所述信号调理电路+AD7874单元，与所述霍尔传感器的输出端连接，用于对霍尔传感器采集到的四路信号进行滤波、电平转换、模数转换处理，并将处理后的数据传送给所述SOPC控制单元； [0011] 所述SOPC控制单元，与所述信号调理电路+AD7874单元连接，包括A/D控制存储模块、电压比较器、电流比较器、乘法器、PI控制器以及PWM模块；所述A/D控制存储模块，与所述信号调理电路+AD7874单元连接，用于对AD7874的模数转换进行有序控制，并将转换后的数据存储到A/D控制存储模块的FIFO中，以便后续的处理与分析；所述PI控制器，为自定制的符合Avalon总线接口的PI控制器，用于实现双环PI控制算法，保证所述APFC装置在既定控制策略下有序地工作；所述PWM模块，为自定制的符合Avalon总线接口的PWM信号发生器，用于输出PWM信号； [0012] 所述驱动电路，与所述PWM模块连接，用于将PWM模块输出的信号进行放大，再输出给交错并联Boost变换器中的两个功率MOSFET管，以满足功率MOSFET管所需的驱动电压，控制两个功率MOSFET管的导通与关断，对主电路并联的Boost变换器进行交错控制，从而减少了开关器件的应力，降低了电子器件选取及系统设计的难度，提高了系统的输出功率等级。 [0013] 进一步的，所述交错并联Boost变换器包括第一电感L1、第二电感L2、第一二极管D1、第二二极管D2、第一功率MOSFET管S1、第二功率MOSFET管S2和输出电容Co；所述整流后的输出电压Vg的正极分别连接第一电感L1的第一端和第二电感L2的第一端；所述第一电感L1的第二端分别连接第一二极管D1的正极和第一功率MOSFET管S1的漏极，所述第二电感L2的第二端分别连接第二二极管D2的正极和第二功率MOSFET管S2的漏极；第一二极管D1和第二二极管D2的负极均连接所述输出电容Co的第一端，所述输出电容Co的第二端以及所述第一功率MOSFET管S1、第二功率MOSFET管S2的源极均连接至所述整流后的输出电压Vg的负极；所述输出电容Co的两端与所述负载电阻Ro连接。 [0014] 进一步的，所述第一电感L1和第二电感L2均包括环形磁芯和绕组，所述绕组包括第一绕组和第二绕组；在所述环形磁芯的外环表面沿纵向均匀分布四个截面为梯形的切槽；在对称两边的两个梯形切槽上分别绕制相同匝数的第一绕组和第二绕组，所述第一绕组和第二绕组之间形成两段隔离处；所述第一绕组和第二绕组分别从中间起头向两侧各绕相同匝数的圈，形成蝶形绕线结构。 [0015] 进一步的，所述霍尔传感器包括霍尔电流传感器和霍尔电压传感器；所述霍尔电流传感器为闭环霍尔电流传感器，包括带有容纳腔的绝缘壳体和外表面设有线圈的圆形磁芯，所述圆形磁芯置于所述容纳腔内；在所述圆形磁芯上开设有贯穿圆形磁芯的平行开口，在所述平行开口内安装有霍尔元件；在所述圆形磁芯中部设置有贯穿绝缘壳体的圆形安装部，在绝缘壳体内还安装有线路板，所述线路板的一端分别与霍尔元件和线圈连接，另一端延伸形成排针，所述排针向下伸出绝缘壳体；在所述绝缘壳体内填充灌封胶；在所述绝缘壳体的两侧对称设置有两个安装脚；在所述绝缘壳体上凸起形成两个定位部。 [0016] 进一步的，所述SOPC控制单元是以NiosⅡ软核处理器作为系统数字控制微处理器，以FPGA作为基底；在NiosⅡ开发环境中完成主程序、中断程序及各协调所需IP硬核的设计与调试。 [0017] 进一步的，所述FPGA的芯片型号为Altera-EP2C8Q208C，采用VHDL语言编程，在FPGA中完成AD7874的时序控制，PI控制器的控制以及PWM信号的产生。 [0018] 进一步的，所述PI控制器包括两个电流PI控制器和一个电压PI控制器，实现双闭环PI控制策略。 [0019] 与现有技术相比，本发明所提供的基于SOPC的交错并联APFC装置，以并行运算控制器作为基底，以NiosⅡ软核处理器作为系统数字控制微处理器，有效解决了现有APFC装置响应速度慢，在系统中编程能力弱，抗干扰能力差，设计更换能力低与体积笨重的问题；本发明的输入电流能很好地跟踪输入电压，并与输入电压保持同相位，具有良好的功率因数校正功能；本发明实现并联交错控制，提高峰值限流能力，提高系统功率因数等级；交错并联Boost变换器中采用蝶形绕线结构的输入电感，能够更好的抑制电磁干扰信号，提高APFC装置的抗干扰能力。 附图说明 [0020] 为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一个实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0021] 图1是本发明一种基于SOPC的交错并联APFC装置的结构框图； [0022] 图2是本发明输入电感的结构示意图； [0023] 图3是本发明闭环霍尔电流传感器的结构示意图； [0024] 图4是本发明闭环霍尔电流传感器的剖视图； [0025] 图5是本发明SOPC系统构建图； [0026] 图6是本发明AD7874与A/D控制存储模块的部分原理图； [0027] 图7是本发明A/D控制存储模块的控制时序图； [0028] 图8是本发明自定制Avalon总线的外设； [0029] 图9是本发明一种基于SOPC的交错并联APFC装置的控制系统框图； [0030] 图10是本发明校正前后Gi(s)的频率响应图； [0031] 图11是本发明校正前后Gv(s)的频率响应图； [0032] 图12(a)是本发明交错并联Boost变换器低压满载下的交流侧输入电压电流波形； [0033] 图12(b)是本发明交错并联Boost变换器高压满载下的交流侧输入电压电流波形； [0034] 图12(c)是本发明交错并联Boost变换器低压满载下的第一功率MOSFET管S1和第二功率MOSFET管S2的漏源电压与电流波形； [0035] 图12(d)是本发明交错并联Boost变换器高压满载下的第一功率MOSFET管S1和第二功率MOSFET管S2的漏源电压与电流波形； [0036] 图12(e)是本发明低压带0-2A动态负载下的输出电压、输出电流波形； [0037] 图12(f)是本发明高压带0-2A动态负载下的输出电压、输出电流波形； [0038] 其中，1-环形磁芯，2-绕组，3-梯形切槽，4-隔离处，5-绝缘壳体，6-圆形安装部，7-圆形磁芯，8-线路板，9-线圈，10-排针，11-灌封胶，12-安装脚，13-定位部。 具体实施方式[0039] 下面结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0040] 如图1所示，本发明所提供的一种基于SOPC的交错并联APFC装置，包括主电路、霍尔传感器、信号调理电路+AD7874单元、SOPC控制单元以及驱动电路。 [0041] 主电路包括依次连接的交流电源、整流桥、交错并联Boost变换器以及负载电阻Ro；主电路，用于对交流电源整流并向霍尔传感器提供整流后的输出电压Vg、流经交错并联Boost变换器的电感电流iL1、iL2以及交错并联Boost变换器的直流输出电压Vo，实现电路的输入电流在相位和波形上与整流后的输出电压一致，实现功率因数的校正。 [0042] 交错并联Boost变换器包括第一电感L1、第二电感L2、第一二极管D1、第二二极管D2、第一功率MOSFET管S1、第二功率MOSFET管S2和输出电容Co；整流后的输出电压Vg的正极分别连接第一电感L1的第一端和第二电感L2的第一端；第一电感L1的第二端分别连接第一二极管D1的正极和第一功率MOSFET管S1的漏极，第二电感L2的第二端分别连接第二二极管D2的正极和第二功率MOSFET管S2的漏极；第一二极管D1和第二二极管D2的负极均连接输出电容Co的第一端，输出电容Co的第二端以及第一功率MOSFET管S1、第二功率MOSFET管S2的源极均连接至整流后的输出电压Vg的负极；输出电容Co的两端与负载电阻Ro连接。 [0043] 如图2所示，第一电感L1和第二电感L2包括环形磁芯1和绕组2，绕组2包括第一绕组和第二绕组；在环形磁芯1的外环表面沿纵向均匀分布四个截面为梯形的切槽3在对称两边的两个梯形切槽3上分别绕制相同匝数的第一绕组和第二绕组，第一绕组和第二绕组之间形成两段隔离处4；第一绕组和第二绕组分别从中间起头向两侧各绕相同匝数的圈，形成蝶形绕线结构；第一绕组和第二绕组的匝数根据所需的电感量来确定；梯形切槽3将第一绕组和第二绕组隔离开，降低第一绕组和第二绕组之间的寄生电容和分布电容对滤波电感的影响；梯形切槽3将绕组2均匀分布，使得绕线不易松动，分布均匀；蝶形绕线结构使输入电感能够更好的抑制电磁干扰信号，提高APFC装置的抗干扰能力。 [0044] 霍尔传感器，与主电路连接，用于对整流后的输出电压Vg、输入电流iL1、iL2以及直流输出电压Vo四路信号进行采集；霍尔传感器能在电隔离条件下对直流、交流、脉冲及各种不规则的电流信号进行测量；统一采用霍尔传感器，有助于提高后续信号调理电路的一致性，降低设计难度。 [0045] 如图3和图4所示，霍尔传感器包括霍尔电流传感器和霍尔电压传感器，霍尔电流传感器为闭环霍尔电流传感器，包括带有容纳腔的绝缘壳体5和外表面设有线圈的圆形磁芯7，圆形磁芯7置于容纳腔内；在圆形磁芯7上开设有贯穿圆形磁芯7的平行开口，在平行开口内安装有霍尔元件；在圆形磁芯7中部设置有贯穿绝缘壳体5的圆形安装部6，在绝缘壳体5内还安装有线路板8，线路板8的一端分别与霍尔元件和线圈9连接，另一端延伸形成排针 10，排针10向下伸出绝缘壳体5；在绝缘壳体5内填充灌封胶11；在绝缘壳体5的两侧对称设置有两个安装脚12；在所述绝缘壳体5上凸起形成两个定位部13；采用闭环霍尔电流传感器，能够提高数据采集精度，减少被测环境所产生的静电和噪声的电场干扰，提高抗干扰能力。 [0046] 信号调理电路+AD7874单元，与霍尔传感器的输出端连接，用于对霍尔传感器采集到的四路信号进行滤波、电平转换、模数转换处理，并将处理后的数据传送给SOPC控制单元。 [0047] SOPC控制单元，与信号调理电路+AD7874单元连接，SOPC控制单元包括A/D控制存储模块、一个电压比较器、两个电流比较器、一个乘法器、PI控制器以及PWM模块；两个电流比较器分别为第一电流比较器和第二电流比较器。 [0048] SOPC控制单元以NiosⅡ软核处理器作为系统数字控制微处理器，以FPGA作为协处理器，在NiosⅡ开发环境中完成主程序、中断程序及各协调所需IP硬核的设计与调试；FPGA采用VHDL语言编程，在FPGA中完成AD7874的时序控制，PI控制器的控制以及PWM信号的产生。FPGA芯片型号采用Altera-EP2C8Q208C，不仅拥有丰富的I/O端口和强大的并行运算能力，而且还支持Nios Ⅱ软核处理器，为整个系统的开发提供了良好的平台，如图5所示为SOPC系统构建图。 [0049] A/D控制存储模块，在FPGA上构建，与信号调理电路+AD7874单元连接，用于对AD7874的模数转换进行有序控制，并将转换后的数据存储到A/D控制存储模块的FIFO中，以便后续的处理与分析，如图6所示；AD7874为四通道十二位同步数据采集器，用于采集四路信号；而NiosⅡ的工作时钟通常在5MHz或以上，远远大于AD7874的工作时钟，导致两者间时钟严重不匹配的问题；因而，采用一个异步高速的FIFO对AD7874转换所得的数据进行缓冲存储，使AD7874能够正确按照A/D控制存储模块的工作时序完成外部数据的采集、转换及存储，如图7所示。 [0050] 基于NiosⅡ软核处理器设计的SOPC系统是靠Avalon总线对外设进行访问，因此，自定制了符合Avalon总线接口的PI控制器和PWM模块，PI控制器和PWM模块是SOPC系统Nios Ⅱ软核处理器的外设，将PI控制器和PWM模块添加到SOPC系统中，保证APFC装置在既定控制策略下有序地工作，如图8所示。 [0051] 驱动电路，与PWM模块连接，用于将PWM模块输出的信号进行放大，再输出给交错并联Boost变换器中的两个功率MOSFET管，以满足功率MOSFET管所需的驱动电压，控制两个功率MOSFET管的导通与关断，对主电路并联的Boost变换器进行交错控制，从而减少了开关器件的应力，降低了电子器件选取及系统设计的难度，提高了系统的输出功率等级。 [0052] PI控制器包括两个电流PI控制器和一个电压PI控制器，实现双闭环PI控制策略。将A/D控制存储模块转换所得的直流输出电压Vo与预设定电压Vr输入到电压比较器中进行比较，将电压比较器的输出结果输入到电压PI控制器进行处理，处理后的结果与A/D控制存储模块转换所得的整流后的输出电压Vg在乘法器中进行处理，并将乘法器处理后的结果分别输入到第一电流比较器和第二电流比较器中；两路电感电流iL1、iL2分别通过A/D控制存储模块转换后输入到第一电流比较器和第二电流比较器中，且分别与乘法器处理后的结果进行比较；经第一电流比较器和第二电流比较器比较处理后的结果分别输入到两个电流PI控制器进行处理，处理后的结果分别送入到PWM模块中。 [0053] 如图9所示为本发明APFC装置的控制系统框图，内环为电流环，用于使输入电流按正弦规律跟踪输入电压变化；外环为电压环，用于维持输出电压稳定。图9中，ki、kv分别为电流、电压采样系数，Gvc(s)、Gic(s)分别为电压、电流PI控制器的传递函数，Gpwm(s)为PWM信号发生器的增益， 为各支路输入电感电流与相应占空比之间的传递函数，Gvi(s)为输出电压与总的输入电感电流之间的传递函数。 [0054] 在双环PI控制下，电流内环必须具有较快的相应速度，一般要求其穿越频率fci为开关频率fs的1/5-1/12倍为宜，且在fci处的相角裕度要大于45°，本发明取fci为6KHz，根据现有文献可知，输入电感电流与相应输出占空比之间的传递函数 为： [0055] [0056] 其中，L为输入电感，Co为输出电容，Ro为负载电阻，Vo为输出电压，D为相应输出占空比。 [0057] 根据本发明APFC装置的控制系统框图(图9)可知，校正后电流内环的开环传递函数Gi(s)为： [0058] [0059] 其中，ki为电流采样系数，取0.1，Gpwm(s)为PWM信号发生器的增益，由SOPC系统软件设置，本发明取1，Gic(s)为电流PI控制器的传递函数；将各参数值代入式(2)，当Gic(s)的比例系数取0.034，积分系数取80.8，可得Gi(s)的频率响应，如图10所示。由图10可知，经校正后，电流环低频增益有所提升，穿越频率为6KHz，且相角裕度为68°，满足设计要求。 [0060] 在双环PI控制下，电压外环的响应速度远小于电流内环，但在APFC装置中，为防止直流输出电压vo中2倍工频电压纹波引起输入电流畸变，一般要求其穿越频率fcv尽可能地小于5Hz为宜。本发明选取fcv为10Hz，根据现有文献可知，输出电压对总的输入电感电流的传递函数Gvi(s)为： [0061] [0062] 其中，L为输入电感，Co为输出电容，Ro为负载电阻，D为输出占空比。 [0063] 因电流内环带宽远大于电流外环带宽，因而，可认为电流内环能及时响应电压外环的变化。在设计电压外环时，可以将已设计好的电流内环等效为一个1/ki的比例环节。根据APFC装置的控制系统框图(图9)可知，校正后电压外环的开环传递函数Gv(s)为： [0064] Gv(s)＝kvGvc(s)Gvi(s)/ki (4) [0065] 其中，kv为电压采样系数，取0.1，将各参数值代入式(4)，当Gvc(s)的比例系数取0.04，积分系数取1.88，可得Gv(s)的频率响应，如图11所示。由图11可知，经校正后，电压环低频增益有所提升，穿越频率为10KHz，且相角裕度为80°，满足设计要求。 [0066] 实施例 [0067] 在1KW的本发明APFC装置样机中，以输入为交流全电压85-265V，直流输出电压Vo＝395V，开关频率fs＝65KHz，输出电容Co＝390uF，输入电感L＝L1＝L2＝250uH，得到本发明APFC装置的实测波形，如图12所示。其中，图12(a)、图12(b)分别为交错并联Boost变换器低压、高压满载下的交流侧输入电压电流波形，可知输入电流能很好地跟踪输入电压，并与输入电压保持同相位，表明本发明具有良好的功率因数校正功能；图12(c)、图12(d)分别为低压、高压满载下第一功率MOSFET管S1和第二功率MOSFET管S2的漏源电压与电流波形，可知S1和S2的导通与关断呈现出相互交错的状态，且在电流上升到峰值时，MOSFET管会迅速关断，表明本发明能正确实现交错控制，具有较强的峰值限流能力；图12(e)、图12(f)分别为低压、高压带0-2A动态负载下的输出电压、输出电流波形，可知输出电压在输出电流切换的瞬间能快速响应，且无明显的过冲现象，波动峰峰值小于输出电压的5％，表明本发明具有动态响应快、输出电压波动小的特点。 |
||||||
