多相功率开关模式电压调节器 |
|||||||
| 申请号 | CN201010511245.2 | 申请日 | 2010-10-19 | 公开(公告)号 | CN101976951A | 公开(公告)日 | 2011-02-16 |
| 申请人 | 成都芯源系统有限公司; | 发明人 | 邢正人; 安东尼奥·巴克; | ||||
| 摘要 | 本 发明 公开了一种多相 电压 调节器，涉及电压调节器，目的是提供能够满足 低电压 、大 电流 的多相电压调节器，其每一相包括集成于单个衬底上的一个高位晶体管阵列和一个低位晶体管阵列。本发明还公开了一种将电压调节器安装到倒装晶片和引线框上的系统，其中，源极金属线和漏极金属线形成交叉指形结构。 | ||||||
| 权利要求 | 1.一种多相功率开关模式电压调节器，包括： |
||||||
| 说明书全文 | 多相功率开关模式电压调节器技术领域[0001] 本发明涉及电压调节器，更具体的说是涉及使用单片解决方案的多相直流-直流调节器。 背景技术[0003] 图1所示为多相开关模式电压调节器电路100的示意图，包含控制器和n相电路(11-1n)，其中每相电路又包括：高位开关管101、低位开关管102、高位开关管101的栅极驱动电路103、低位开关管102的栅极驱动电路104以及电感(L1…Ln)，其中高位开关管101和低位开关管102可以是金属氧化物半导体场效应晶体管(MOSFET)。控制器发送栅极驱动信号到各相高位栅极驱动电路103和各相低位栅极驱动电路104。高位栅极驱动电路103根据栅极驱动信号来开通或关断高位开关管101；低位栅极驱动电路104根据栅极驱动信号来开通或关断低位开关管102。 [0004] 在图1所示的第一相电路11中，高位栅极驱动电路103的输入端接收反相栅极驱动信号 来驱动高位开关管101，低位栅极驱动电路104的输入端接收栅极驱动信号PWM来驱动低位开关管102。图1所示的实施例中高位栅极驱动电路103和低位栅极驱动电路104都是反相器。因此，当 信号为逻辑低时，高位开关管101的栅极被上拉到节点BST1处的电压，高位栅极驱动电路103开通高位开关管101；并且，当 信号为逻辑高时，高位开关管101被关断，其栅极被下拉到节点SW1处的电压。同时，当 为逻辑低时，PWM为逻辑高，低位开关管102关断；当PWM为逻辑低时，低位开关管102导通。高位开关管101的漏极接收未经调整的输入电压VIN，高位开关管101的源极在第一开关节点SW1处与低位开关管102的漏极连接，低位开关管102的源极耦接到电气地GND。节点SW1处的电压经过电感105和输出电容COUT滤波后，与其他各相电压一起作为输出电压VOUT。 [0006] 另一方面，将驱动电路尽量靠近开关管集成(DrMOS)，可以减小寄生电感和栅极耦合阻容值，进而提高变换器效率。多芯片模块(Multi-Chip Modules，MCM)是常用的一种DrMOS技术，它将驱动芯片和开关芯片连接在同一个引线框上以减小寄生电感。但是，这种方法还是不够紧凑，电流承载能力有限，并且，当DrMOS多芯片模块MCM技术被运用在多相系统中时，整个系统的尺寸很大。 [0007] 多相系统的另一个缺点是多个电感、开关管、输入陶瓷电容以及大尺寸的封装增加了成本。因此，在多相变换器中，保持多相优点的同时，还希望具有小尺寸、高效率和低成本。 发明内容[0008] 为了满足大电流、低电压的应用场合，本发明提供了一种多相功率开关模式电压调节器。该多相功率开关模式电压调节器包括多个相电路，每相电路包括至少一个开关器件阵列，每个开关器件阵列相互并联连接，开关器件阵列中的每个开关器件又包括开关管和栅极驱动，其中每个开关管具有较小的导通电阻，同时将驱动该开关管的栅极驱动靠近该开关管布置，以减小栅极耦合阻容值。 [0009] 本发明所述的多相功率开关模式电压调节器，所述每一相电路包括：并联连接的高位开关器件阵列，每个高位开关器件包括高位开关管和高位栅极驱动；以及并联连接的低位开关器件阵列，每个低位开关器件包括低位开关管和低位栅极驱动。每一相电路中高位开关器件和位开关器件均被设置为互补导通和关断。 [0011] 本发明所述的多相功率开关模式电压调节器，所述栅极驱动包括第一沟道类型的高位晶体管和与之串联的第二沟道类型的低位晶体管，第一沟道类型的高位晶体管和第二沟道类型的低位晶体管的栅极接收栅极驱动信号，并为同一个开关器件中的开关管提供栅极信号。 [0012] 本发明所述的多相功率开关模式电压调节器，还包括一组输入/输出电气端子：输入电压端子，电气耦接到高位开关管的漏极；开关端子，对于每相电路均有一个，电气耦接到该相电路中高位开关管的源极和低位开关管的漏极；接地端子，电气耦接到低位开关管的源极；至少一个驱动信号端子，电气耦接到栅极驱动的栅极；至少一个供电端子，电气耦接为栅极驱动提供电压。 [0013] 本发明所述的多相功率开关模式电压调节器，还包括以下部分或全部的输入/输出电气端子：死区时间控制端子；电流采样端子；至少一个相电路的控制端子，电气耦接用于控制各相电路的状态。 [0014] 本发明所述的多相功率开关模式电压调节器，所述每个端子包含适合与倒装晶片凸点连接的电气焊盘，电气耦接以使开关器件与外部电路通信。 [0015] 本发明所述的多相功率开关模式电压调节器，还包括至少一个以下电路：控制逻辑电路；欠压保护电路；电流采样电路；浮动自举充电电路，电气耦接到高位开关器件，用以调节通过MOSFET管和栅极驱动的电压；充电电路，用以调节所有所述低位栅极驱动的电压；带隙电路；第一电平转换电路；或第二电平转换电路。 [0016] 本发明所述的多相功率开关模式电压调节器，所述每一相电路还包括电气耦接在高位开关管和低位开关管之间的输出滤波电路，该输出滤波电路包括电感和与该电感串联的电容。 [0017] 本发明所述的多相功率开关模式电压调节器，所述开关管为MOSFET。 [0018] 本发明所述的多相功率开关模式电压调节器，所述开关管为N型双扩散金属氧化物半导体场效应管。 [0019] 本发明所述的多相功率开关模式电压调节器，还包括控制器，用以给每相电路的高位栅极驱动提供反相栅极驱动信号和低位栅极驱动提供栅极驱动信号。 [0020] 本发明提供了一种多相功率开关模式电压调节器，该多相功率开关模式电压调节器包括半导体倒装晶片和引线框结构。半导体倒装晶片包括多相开关模式电压调节器电路，该多相开关模式电压调节器电路每相包括至少一个开关器件阵列，每个开关器件阵列包括MOSFET管和用以驱动该MOSFET管的栅极驱动；引线框结构用以连接所述半导体倒装晶片，包括至少两个部分，每部分都有数个单方向向外延伸的指形结构，这两部分形成一个交叉指形结构。 [0021] 本发明所述的多相功率开关模式电压调节器，所述每个MOSFET管包括多个并联连接的分立DMOS元件。 [0022] 本发明所述的多相功率开关模式电压调节器，所述半导体倒装晶片的每一相还包括：至少一根供电金属总线，用以电气耦接供电电压到多个栅极驱动；至少一根输入信号金属总线，用以电气耦接多个栅极驱动。 [0023] 本发明所述的多相功率开关模式电压调节器，所述每个开关器件还包括栅极驱动金属总线，用以电气耦接多个分立DMOS元件的栅极。 [0024] 本发明所述的多相功率开关模式电压调节器，所述每个开关器件还包括：漏极金属线，连接到多个分立DMOS器件的漏极；源极金属线，连接到多个分立DMOS器件的源极。所述源极与所述的漏极完全平行，进而形成所述的交叉指形结构。 [0025] 本发明所述的多相功率开关模式电压调节器，所述的至少一个开关器件阵列还包括高位开关器件阵列和低位开关器件阵列。每个高位开关阵列包括输入接触焊盘，电气耦接到所述漏极金属线上；开关接触焊盘，电气耦接到所述源极金属线上。每个低位开关器件阵列包括开关焊盘，电气耦接到所述漏极金属线上；接地焊盘，电气耦接到所述源极金属线上。 [0026] 本发明所述的多相功率开关模式电压调节器，所述引线框结构还包括：第一部分，包括向第一边单方向延伸的第一指形结构，此处可与有输入接触焊盘的高位开关器件进行电气连接；每一相至少有一个第二部分，第二部分包括向第二边单方向延伸的第二指形结构，此处可与有开关接触焊盘的高位开关器件电气连接，以及第三指形结构，向第一边单方向延伸，此处可与有开关接触焊盘的低位开关器件电气连接；第三部分，包括向第二边单方向延伸的第四指形结构，此处可与有接地接触焊盘的低位开关器件电气连接。此处，第一指形结构和第二指形结构形成交叉指形结构。 [0027] 本发明所述的多相功率开关模式电压调节器，所述的多个指形结构与输入接触焊盘、开关接触焊盘、接地焊盘完全平行。因此多个指形结构可与倒装晶片凸点电气耦接，通过输入接触总线来选择每个开关器件产生的电流，以及通过输入接触总线来传送输入电压至开关器件。 [0028] 本发明所述的多相功率开关模式电压调节器，所述半导体倒装晶片和所述引线框结构用复合成型材料封装成无引线四方扁平式封装。 [0029] 本发明所述的多相功率开关模式电压调节器，所述半导体倒装晶片装置和所述引线框结构用复合成型材料封装成小外形封装。 [0030] 本发明所述的多相功率开关模式电压调节器，每相中所述半导体倒装晶片还包括多个平行的淀积的凸点下金属化层，电气耦接到开关器件阵列，同时还包括一个有互连球几何图形的厚金属层。 [0031] 本发明所述的多相功率开关模式电压调节器，还包括至少两个半导体倒装晶片，每个晶片上制作有多个开关器件，所述至少两个半导体倒装晶片和所述引线框结构都封装在复合成型材料中。 [0032] 本发明所述的多相功率开关模式电压调节器，所述至少两个半导体倒装晶片都放置在引线框的一边。 [0033] 本发明所述的多相功率开关模式电压调节器，所述至少两个半导体倒装晶片垂直堆叠并放置在引线框的两边。 [0036] 图1所示为示例性多相开关模式电压调节器电路框图，其栅极驱动电路和开关管均为分立元件。 [0037] 图2所示为本发明的一个多相开关模式电压调节器系统的实施例框图，其中每相电路包括高位开关器件阵列和低位开关器件阵列。 [0038] 图3所示为本发明的一个开关元器件实施例框图，其中包括栅极驱动和MOSFET管。 [0039] 图4所示为本发明的一个两相功率开关模式电压调节器集成电路实施例框图。 [0040] 图5A所示为在一相电路中的浮动自举充电电路实施例框图，该浮动自举充电电路用以调节高位开关器件的电压等级。 [0041] 图5B所示为在一相电路中的充电电路实施例框图，该充电电路用以调节所有的低位栅极驱动电路的电压等级。 [0042] 图6所示为本发明的一个开关器件实施例的俯视图。 [0043] 图7A所示为本发明的一个两相开关模式电压调节器实施例俯视图，其中该调节器包括半导体倒装晶片和引线框结构，该引线框结构包括多个用以连接芯片的指形结构。 [0044] 图7B所示为图7A中倒装晶片集成电路沿AB轴的截面图。 [0045] 图8所示为本发明的一个两相开关模式电压调节器实施例俯视图，该调节器包括至少两个半导体倒装晶片和引线框结构。 [0046] 图9所示为本发明的一个实施例俯视图，图中所示为多相开关模式电压调节器一相电路中的倒装晶片的一部分，其中凸点下金属化层UBM(Under Bump Metallurgy，UBM)和互连球淀积在上面。 具体实施方式[0047] 本发明将在下文中结合附图进行全面描述。虽然本发明结合实施例进行阐述，但应理解为这并非意指将本发明限定于这些实施例中，相反，本发明意在涵盖由所附权利要求所界定的本发明精神和范围内所定义的各种可选项、可修改项和等同项。此外，在下面对本发明的详细描述中，为了更好的理解本发明，阐述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。在其他的一些实施例中，为了便于凸显本发明的主旨，对于大家熟知的方案、流程、元器件以及电路未作详细的描述。 [0048] 现在请参考图2，图2所示为根据本发明一个实施例的多相功率开关模式电压调节器系统200的示意图，其包括控制器、n相栅极驱动器和开关部件211-21n、n相电感L1-Ln以及输出电容COUT。调节器的每一相又包括高位开关器件阵列21和低位开关器件阵列22，高位开关器件阵列21包括多个并联的、并按行列排布的高位开关器件201，低位开关器件阵列22包括多个按行列并行排列的低位开关器件202。在开关器件阵列21和22中，一个方格表示一个开关器件。在具体实施例中，所有开关器件均被制造成一样的结构，每一个开关器件201或202包括栅极驱动和与之串联的MOSFET管。高位开关器件阵列21功能等同于现有技术中高位栅极驱动103和高位开关管101的功能；低位开关器件阵列22功能等同于现有技术中低位栅极驱动104和低位开关管102的功能。在本发明中，与现有技术中的分立元件相比，开关器件中的栅极驱动和MOSFET管的尺寸非常小，并且栅极驱动被充分的靠近MOSFET集成。因此，栅极驱动和MOSFET管之间的内部连接电阻变小，同时，小尺寸使得耦合阻容值也变小，这样就减小了开关的耗散，增加了效率。 [0049] 继续参考图2，对于第一相电路211，高位开关器件阵列21接收栅极驱动信号并在节点VIN接收输入电压，在节点BST1接收自举电压VBST1，在节点VDD接收供电电压VDD，同时在节点SW1提供开关信号；低位开关器件阵列22接收栅极驱动信号PWM1，并在节点VDD接收供电电压，在节点GND接收地信号，同时在节点SW1进一步提供开关信号。在一个实施例中，多相功率开关模式调节器系统200的其他各相电路共用相同端子VIN、VDD、GND。端子VDD和端子BST1-BSTn都是供电端，电气耦合用以给高位栅极驱动和低位栅极驱动传送准确的电压。在其他一些实施例中，供电端可以以其他形式给栅极驱动供电。 [0050] 运行时，对于第一相电路211，高位开关器件201和低位开关器件202互补导通或关断。在开关节点SW1处，高位开关器件201的输出电流和低位开关器件202的输出电流相加，总电流被传送至输出电感L1，并对输出电容COUT进行充放电。在一个实施例中，其他各相电路212-21n的工作原理和第一相电路211相同。在一个实施例中，栅极驱动信号PWM2-PWMn的占空比和栅极驱动信号PWM1的占空比相同，同时可由可编程控制器提前设定好各相的相位差。这样，负载平均输出电压与栅极驱动信号的占空比和输入电压VIN成比例。 [0051] 图3所示为在一个实施例中，高位开关器件201或低位开关器件202的结构框图。开关器件300包括栅极驱动31和与之串联的MOSFET管Q，其中栅极驱动31的输出控制Q的栅极。在一个实施例中，栅极驱动31是一个反相器，包括一个P型高位管T1和N型低位管T2。T1和T2的栅极相连，在节点303接收栅极驱动信号；T1和T2的漏极相连作为栅极驱动31的输出，并与MOSFET管Q的栅极相连；T2的源极和Q的源极相连。如果开关器件 300为高位开关器件201，则T1和T2的栅极在节点303接收一个反相栅极驱动信号，例如对于第一相电路211，为 Q的漏极301、源极302以及T1的源极304各自连接到VIN、SW1和BST1端。如果开关器件300为低位开关器件202，则T1和T2的栅极在节点303接收栅极驱动信号，例如对于第一相电路211，为PWM1；Q的漏极301、源极302以及T1的源极 304各自连接到SW1、GND和VDD端。在另外的实施例中，栅极驱动31包括一些并联连接的反相器。 [0053] 在一个实施例中，控制器和多相电路211-21n的开关器件制作在同一半导体基底上，作为多相功率开关模式电压调节器集成电路20，该多相功率开关模式电压调节器集成电路20有多个与外部电路进行电气通信的输入/输出端子，包括输入端VIN、开关节点SW1-SWn、接地端GND、供电端VDD以及BST1-BSTn。另外，该集成电路20还可有其他的一些输入/输出端子。 [0054] 图4所示为本发明一个实施例的两相功率开关模式电压调节器集成电路400的示意图，该两相功率开关模式电压调节器集成电路400只是示例性的，下面结合附图描述的内容同样适合不违背本发明精神和保护范围的三相或者更多相电路。该集成电路400包括控制器401和开关单元402。开关单元402又包括第一相开关器件41和第二相开关器件42，第一相开关器件41和第二相开关器件42具有与图2中所示的211相或21n相电路相同的结构。在一个实施例中，不同相电路有不同的结构或者不同数目的开关器件。在一个实施例中，每一相电路还包括一个肖特基二极管D或普通二极管D或开关D用作自举充电电路。在一个实施例中，控制器401还包括控制逻辑电路(Logic)，欠压保护电路(UVLO)以及电流采样电路(CS)。欠压保护电路和采样电路都连接至控制逻辑电路，电流采样电路CS耦接在CS端和AGND端，采样输出电流用于例如电流监控或者自适应死区时间控制。控制逻辑电路电气耦接于输入端子SYNC1、DT、PWM2、PWM1、EN2用以接收外部信号，同时输出反相栅极驱动信号 给第一相电路41的高位栅极驱动电路，输出栅极驱动信号PWM1给第一相电路41的低位栅极驱动，输出反相栅极驱动信号 给第二相电路42的高位栅极驱动，输出栅极驱动信号PWM2给第二相电路42的低位栅极驱动。 [0055] 在一个实施例中，控制逻辑电路可编程控制多相电路，开关单元402包括多个输入端子：用以传送自举电压的自举电路端子BST1和BST2，栅极驱动供电端子VDD，与第一相电路41和第二相电路42的高位MOSFET管漏极相连的输入电压端子VIN。开关单元402还包括输出端子SW1和SW2，用以传送开关信号至各相电路的输出电感。除上述端子VIN、VDD、GND、SW1、SW2、BST1、BST2以外，多相功率开关模式电压调节器还可以包括至少一个驱动信号端子PWM1、PWM2接收来自控制逻辑电路的栅极驱动信号，用以控制每相的栅极驱动；至少一个死区时间控制端子DT，设定死区时间；一个电流采样端子CS，连接电流采样电路CS采样输出电流；至少一相控制端子EN2、SYNC1，控制第一相电路41和第二相电路42的状态。在一个实施例中，每个端子包含电气焊盘，用以连接倒装晶片凸点，将集成电路400电气连接至外部电路。 [0056] 在又一实施例中，第一相电路41或第二相电路42还包含一个电气连接在高位开关器件201上的浮动自举充电电路，用以调节流过每一对MOSFET和栅极驱动的电压。图5A示出了一个实施例的浮动自举充电电路501，其中方框中的VIN、BST、SW分别代表每一相的输入电压端、自举端和开关节点端。在一个实施例中，第一相电路41或第二相电路42还包括一个充电电路，其电耦接用以调节每一相低位栅极驱动电路的电压。图5B示出了一个实施例的充电电路502，其中方框中的VIN和VDD分别代表低位开关器件202的输入电压端和供电端。 [0057] 现在参考图6，图6所示为在本发明一个实施例中，高位开关器件201的版图俯视图。在本发明的一个实施例中，所有高位开关器件201和所有低位开关器件202都采用相同的制作工艺。因此，图6所示的示例性开关器件201的版图可以代表高位开关器件201和低位开关器件202。在一个实施例中，开关器件MOSFET管是N型双扩散金属氧化物半导体场效应管(NDMOS)，如图6所示。 [0058] 每一个DMOS开关器件201包含大量分立的、顺序排列的DMOS晶体管(元件)610，其作用等同于图3所示的MOSFET管。具体地，在图6中，分立的DMOS晶体管610以南北朝向互相并联连接。每一个分立的DMOS晶体管610包含源极电极605，栅极电极608和漏极电极607。栅极电极608是多晶硅材料制成(栅晶硅)，也是以南北朝向相互并行排布。在一个实施例中，栅极电极608还包括许多拉长的栅极岛(未示出)，以使每一个分立的DMOS晶体管610更小。源极电极605是由西向东(图6中从左向右)相互并行排布的，且具有一个指形结构。类似地，漏极电极607是由东向西(图6中从右向左)相互并行排布的，同样也具有一个指形结构。从而，源极电极605和漏极电极607在栅极电极608上形成了一个金属交叉指形结构(metallization inter-digital pattern)。源极电极605起始于源极金属线605S，该源极金属线可电气耦接于源极金属电源总线604上。 [0059] 开关接触焊盘(SW)611被放置在源极金属电源总线604上，将高位开关器件201所有的源极605连接到一起，因此，开关接触焊盘(SW)611表现为一个可与源极电极605相通的开关端子。漏极电极607起始于漏极金属线607D，该漏极金属线可电气耦接到漏极金属电源总线606上。输入接触焊盘(IN)612被放置在漏极金属电源总线606上，用以将高位开关器201所有的漏极607连接到一起，因此，输入接触焊盘(IN)作为可与源极电极607相通的输入电压端子。 [0060] 继续参考图6，如图3所示的栅极驱动31和每个高位DMOS开关器件201被集成到同一个半导体晶片中。在一个实施例中，栅极驱动31是一个反相器，包含上拉PMOS管T1和与之相连的下拉NMOS管T2。电源金属总线601横跨该相整个半导体晶片，为所有单个高位栅极驱动31提供电压VBST。输入信号金属总线602同样横跨该相整个半导体晶片，与栅极驱动31的输入端相连，提供栅极驱动信号(PWM或 )给高位DMOS开关器件201中的每个栅极驱动31。栅驱动金属总线603连接至栅极驱动器31的输出，用于驱动高位DMOS开关器件201中的所有分立DMOS晶体管610。在本发明的一个实施例中，源极电极605和漏极电极607的交叉指形结构与多晶硅栅线608是互相垂直放置的。 [0061] 对于低位DMOS开关器件202，与源极电极605相通信的接触焊盘611作为接地焊盘(GND)，接触焊盘612作为开关接触焊盘(SW)。 [0062] 图7A所示为本发明一个实施例的两相开关模式电压调节器700的俯视图，其包括半导体倒装晶片702和引线框701。半导体倒装晶片702和引线框701都被封装在复合成型材料703中，并在复合成型材料表面留出与外部电路通信的电气引线7101-71014、7111、7121、7221和7131。 [0063] 在半导体倒装晶片702上，制造有第一相电路71和第二相电路72各自的高位开关器件201和低位开关器件202。另外，在半导体倒装晶片702上还可以制造有一些外围电路70(未示出)，比如控制器，该控制器可包括部分或全部以下电路：如图4所示的控制逻辑电路、欠压保护电路、电流采样电路，如图5A所示的自举充电电路，如图5B所示的充电电路、带隙电路、第一电平转换电路以及第二电平转换电路等。在半导体倒装晶片702上形成接触焊盘用来接收倒装晶片凸点，此处半导体晶片可通过引线框701与外部电路进行电气耦接和通信。 [0064] 引线框701是一个“金属骨架”，为半导体倒装晶片702提供机械支持以及为半导体倒装晶片702与外部电路之间提供电气通信途径。引线框701包括711、712、722、713几个部分，每一部分都有多个向外延伸的指形结构。在两相开关模式电压调节器700的第一相电路71区域，引线框701包括第一部分711、第二部分712和第三部分713。在两相开关模式电压调节器700的第二相电路72区域，引线框701包括第一部分711、第二部分722和第三部分713。第一相电路71和第二相电路72具有相同的第一部分711和第三部分713，分别作为输入电压端子(VIN)和接地端子(GND)。第一部分711包括一个单方向向左延伸的第一指形结构7112，此处高位开关器件201的输入接触焊盘(IN)201D可通过倒装晶片凸点进行电气连接。第二部分712包括一个单方向向右延伸的第二指形结构7122，此处高位开关器件201的开关接触焊盘(SW)201S可通过倒装晶片凸点进行电气连接。第二部分712还包括一个单方向向左延伸的第三指形结构7123，此处低位开关器件202的开关接触焊盘(SW)202D可通过倒装晶片凸点进行电气连接。第三部分713包括一个单方向向右延伸的第四指形结构7132，此处低位开关器件202的接地焊盘(GND)202S可通过倒装晶片凸点进行电气连接。第一指形结构7112和第二指形结构7122形成交叉指形结构，第三指形结构7123和第四指形结构7132也形成交叉指形结构，在第二相电路72区域，结构与第一相电路相同。 [0065] 引线框上有电气引线7101-71014、7111、7121、7221、7131，这些引线暴露在复合成型材料的表面并通过倒装晶片凸点与外部电路连接。在第一部分711，电气引线7111作为输入电压端子VIN用以接收输入电压。在第二部分712和722，电气引线7121作为第一相电路71的开关端子(SW1)，电气引线7221作为第二相电路72的开关端子(SW2)。在第三部分713，电气引线7131作为接地端。其他电气引线7101-71014作为其他I/O端子电气连接到开关器件的栅极驱动和其他外围电路上，比如：通过横跨在半导体晶片702上的输入信号金属总线602的栅极驱动信号端子PWM1和PWM2；通过横跨在半导体晶片702上的电源金属总线601，用以给栅极驱动供电的供电端子(VDD，BST1，BST2)；死区时间控制端子(DT)；电流采样端子(CS)；相控端子(EN2，SYNC1)等等。 [0066] 对于包括多于两相电路的多相开关模式电压调节器，整个芯片版图包括更多重复的如71所示的部分。换言之，引线框结构包括多个重复的第一部分711，第二部分712(或722)和第三部分713，每一部分包括多个指形结构，其中每两个指形结构形成交叉指形结构，每一相开关器件在此通过倒装晶片凸点连接到引线框上，如图7A所示。 [0067] 现在参考图7B，图7B是图7A中倒装芯片集成电路700沿AB轴的截面图。半导体倒装晶片702的顶面702T倒装朝下，通过倒装晶片凸点704与引线框701结合。所示引线框701的第一部分711、第二部分712、第三部分713以及用作I/O电气引线71011的结构，通过倒装晶片凸点704与半导体倒装晶片702结合。半导体倒装晶片702和引线框701均被封装在复合成型材料703中，并在表面留出电气引线7111和71011。在一个实施例中，多相开关模式电压调节器的倒装芯片集成电路700可以被封装成无引线四方扁平式(Quad Flat，QFN)封装形式，引线框701也可封装成有引线结构，比如小外形封装(Small Outline Package，SOP)、窄间距小外形封装(Shrink Small-Outline Package，SOP)、薄型窄间距小外形封装(Thin Shrink Small-Outline Package，TSSOP)或其他合适的封装形式。 [0068] 图8所示为本发明一个两相开关模式电压调节器800的实施例俯视图，包括至少两个半导体倒装晶片802、803和一个引线框801。如图所示，第一相81的开关器件和第二相82的开关器件都分别制作在两个分立的半导体倒装晶片802和803上。在一个实施例中，对于两相开关模式电压调节器的多芯片封装，半导体倒装晶片802和803都放置在引线框的一边，在其他实施例中，半导体倒装晶片802和803同样可以垂直堆叠并放置在引线框的两边。 [0069] 图9所示为多相开关模式电压调节器倒装晶片900的俯视图。在多相开关模式电压调节器倒装晶片上，每一相都制作有高位开关器件阵列201和低位开关器件阵列202。每一个开关器件包含源极金属电源总线604和漏极金属电源总线606，首先沿着每个源极金属电源总线604和漏极金属电源总线606刻蚀开孔，形成接触焊盘911。接下来再将凸点下金属化层(UBM)电源总线放置在接触焊盘911上，每一个凸点下金属化层(UBM)电源总线包含一大块厚的覆铜层906，如图中交叉阴影部分所示。在一个实施例中，在厚的覆铜层906表面上形成许多应力释放槽910，应力释放槽可起散热和释放机械应力的作用。 [0070] 针对上面的发明技术，可能会有很多改进和变换例。因此必须明白，在本发明所附权利要求范围内，可采用与以上公开的具体描述不同的其他方式来实施本发明。当然，应意识到，以上公开的内容只是本发明的一个或多个优选实施例，在所附权利要求书提出的本发明的精神和范围内尚可进行很多修改，这种修改是可以预见的，对于本领域的普通技术人员来说它们显然未超出与所附权利要求定义的本发明的精神和范围。 [0072] 我们应该理解到以上公开的内容只是对本发明的一个优选实施例进行的描述，在不违背本发明精神和保护范围内还有可修改的方案，因此本发明不被限制在所附权利要求书的范围里。 |
||||||
QQ群二维码
意见反馈
意见反馈