近来，微机械工艺已经取得了很大发展。MEMS技术是已知的 微机械工艺的一种技术。MEMS技术是一种通过半导体加工工艺来精 细地生产可移动的三维结构的技术。
作为通过MEMS技术形成的器件(称作MEMS器件)，主要研 究和开发了可变电容器、开关、加速传感器、压力传感器、RF(射频) 滤波器、陀螺仪、镜面器件等。
下面将说明使用致动器的可变电容器。致动器是一种能够将各种 能量(例如电能、化学能等)转换成动态动能来做机械功的装置。
当形成可变电容器时，可变电容器包含的上电极和下电极需要分 开几微米。因此，需要在一部分的可变电容器形成区域中形成具有几 微米深度的空腔，并且需要在空腔下形成下电极。
空腔的形成例如需要以下的步骤：淀积具有几微米厚度的绝缘 层，蚀刻以便在绝缘层中形成具有几微米深度的凹槽，在凹槽中淀积 牺牲层。基于此原因，在制造过程中花费了较长的时间，因此降低了 产量。而且，由于凹槽不用于形成CMOS(互补金属氧化物半导体) 的过程，因此很难混合安装CMOS。
作为这种相关的技术，已经公开一种用作可变电容器的压电 MEMS元件(见美国专利No.6,359,374和美国专利No.6,377,438)。

按照本发明的第一方面，提供一种半导体器件，包括：半导体衬 底；提供在半导体衬底上方以便向上地移动的致动器；通过致动器移 动的第一电极层；和提供在第一电极层上方并包括第二电极层的盖部 分。
按照本发明的第二方面，提供一种制造半导体器件的方法，包括： 在半导体衬底中形成第一绝缘层；在半导体衬底和第一绝缘层上形成 第二绝缘层；在第二绝缘层上形成向上移动的致动器和通过致动器移 动的第一电极层；蚀刻第二绝缘层下面的半导体衬底，由此在第二绝 缘层下的半导体衬底中形成空腔；以及在第一电极层上方形成包括第 二电极层的盖部分。
按照本发明的第三方面，提供一种制造半导体器件的方法，包括： 在半导体衬底中形成第一绝缘层；在半导体衬底中形成牺牲层；在第 一绝缘层和牺牲层上形成第二绝缘层；在第二绝缘层上形成向上移动 的致动器和通过致动器移动的第一电极层；蚀刻牺牲层，由此在第二 绝缘层下的半导体衬底中形成空腔；以及在第一电极层上方形成包括 第二电极层的盖部分。
按照本发明的第四方面，提供一种制造半导体器件的方法，包括： 在半导体衬底上形成牺牲层；在牺牲层和半导体衬底上形成第一绝缘 层；在第一绝缘层上形成向上移动的致动器和通过致动器移动的第一 电极层；蚀刻牺牲层，由此在半导体衬底与第一绝缘层之间形成空腔； 以及在第一电极层上方形成包括第二电极层的盖部分。
按照本发明的第五方面，提供一种制造半导体器件的方法，包括： 在半导体衬底上形成层间绝缘层；在层间绝缘层中形成牺牲层；在层 间绝缘层和牺牲层上形成第一绝缘层；在第一绝缘层上形成向上移动 的致动器和通过致动器移动的第一电极层；蚀刻牺牲层，由此在第一 绝缘层下的层间绝缘层中形成空腔；以及在第一电极层上方形成包括 第二电极层的盖部分。
按照本发明的第六方面，提供一种制造半导体器件的方法，包括： 在半导体衬底上形成层间绝缘层；在层间绝缘层上形成牺牲层；在层 间绝缘层和牺牲层上形成第一绝缘层；在第一绝缘层上形成向上移动 的致动器和通过致动器移动的第一电极层；蚀刻牺牲层，由此在层间 绝缘层与第一绝缘层之间形成空腔；以及在第一电极层上方形成包括 第二电极层的盖部分。
附图说明
图1是按照本发明第一实施例的MEMS器件的平面图；
图2是沿图1中线II-II看去的MEMS器件的剖视图；
图3是按照本发明第二实施例的MEMS器件的平面图；
图4是沿图3中线IV-IV看去的MEMS器件的剖视图；
图5是按照本发明第三实施例的MEMS器件的平面图；
图6是沿图5中线VI-VI看去的MEMS器件的剖视图；
图7是图5和图6中所示的MEMS器件的电路图；
图8是应用了本发明的VCO电路的电路图；
图9是按照本发明第四实施例的半导体器件的制造步骤的剖视 图；
图10是接着图9步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图11是接着图10步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图12是接着图11步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图13是接着图12步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图14是接着图13步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图15是接着图14步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图16是接着图15步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图17是接着图16步骤的按照本发明第四实施例的半导体器件的 制造步骤的剖视图；
图18是沿着图17的XVIII-XVIII线看去的剖视图；
图19是按照本发明第五实施例的半导体器件的制造步骤的剖视 图；
图20是接着图19步骤的按照本发明第五实施例的半导体器件的 制造步骤的剖视图；
图21是接着图20步骤的按照本发明第五实施例的半导体器件的 制造步骤的剖视图；
图22是接着图21步骤的按照本发明第五实施例的半导体器件的 制造步骤的剖视图；
图23是按照本发明第六实施例的半导体器件的制造步骤的剖视 图；
图24是接着图23步骤的按照本发明第六实施例的半导体器件的 制造步骤的剖视图；
图25是接着图24步骤的按照本发明第六实施例的半导体器件的 制造步骤的剖视图；
图26是接着图25步骤的按照本发明第六实施例的半导体器件的 制造步骤的剖视图；
图27是按照本发明第七实施例的半导体器件的制造步骤的剖视 图；
图28是接着图27步骤的按照本发明第七实施例的半导体器件的 制造步骤的剖视图；
图29是接着图28步骤的按照本发明第七实施例的半导体器件的 制造步骤的剖视图；
图30是接着图29步骤的按照本发明第七实施例的半导体器件的 制造步骤的剖视图；
图31是按照本发明第八实施例的半导体器件的制造步骤的剖视 图；
图32是接着图31步骤的按照本发明第八实施例的半导体器件的 制造步骤的剖视图；
图33是接着图32步骤的按照本发明第八实施例的半导体器件的 制造步骤的剖视图。

下面将参照附图说明本发明的实施例。由类似的参考标记表示具 有相同或类似功能和结构的元件。如果必要则对其重复说明。
首先说明MEMS器件的结构的实施例。
(第一实施例)
图1是按照本发明第一实施例的MEMS器件的平面图。图2是 沿图1中线II-II看去的MEMS器件的剖视图。在平面图中，为了 容易理解本发明，由实线绘制稍后将说明的盖部分27的内部结构。
在半导体衬底11上提供绝缘层12。作为半导体衬底11，例如可 以使用Si、Ge等的本征半导体，GaAs、ZnSe等的化合物半导体，或 通过给这些半导体掺杂杂质而获得的高导电的半导体。半导体衬底11 可以是SOI(绝缘体上硅)衬底。
例如由SiO2形成绝缘层12。在半导体衬底11上部分地提供绝缘 层12。在绝缘层12中提供凹槽21。凹槽21成为稍后将说明的致动器 25能够在其中移动的空腔21。空腔21的深度没有特别的限制。例如， 空腔21可以是浅的。具体地，致动器25向上移动。如果致动器25 能够自由地移动，则空腔21的深度不是很重要。例如，能够按照绝缘 层12的厚度来调整空腔21的深度。
在绝缘层12和空腔21上提供绝缘层13。具体地，绝缘层13的 一个端部分提供在绝缘层12上。绝缘层13从绝缘层12突出到空腔 21的上部。绝缘层13的另一个端部分(远端)提供在空腔21上方并 未被固定。因此，绝缘层13能够按照致动器25的移动简单地移动。 作为绝缘层13，可以使用单层的SiN、单层的SiO2、单层的Al2O3、 叠层的SiN/SiO2、叠层的SiN/Al2O3等。
在绝缘层13上提供致动器25。致动器25由例如压电元件构成。 致动器25包括下电极层14、上电极层16和夹在下电极层14与上电 极层16之间的压电层15。在下电极层14、上电极层16和压电层15 中，至少压电层15基本上是平坦的。理想的是这三层都应是平坦的。
下电极层14的面积可以基本上等于上电极层16的面积，或者可 以大于或小于上电极层16的面积。当如图所示下电极层14的面积大 于上电极层16的面积时，优点是连接到下电极层14的接触插块19a 能够容易地向上延伸。
压电层15的面积可以基本上等于下电极层14的面积，或者可以 大于或小于下电极层14的面积。而且，压电层15的面积可以基本上 等于上电极层16的面积，或者可以大于或小于上电极层16的面积。 换句话说，压电层15、下电极层14和上电极层16可以具有相等的平 面形状，或者它们中的至少一个可以具有不同的平面形状。
可以变化地设置压电层15、下电极层14和上电极层16的平面形 状。例如，平面形状可以是多边形(正方形、长方形、四边形、六边 形等)或者圆形。上电极层16的平面形状可以是具有钝角的五边形或 更多边形。在此情况下，具有能够防止上电极层16变形或从压电层 15上剥落的优点。
可变电容器26的第一电极层17形成在致动器25的至少一端。 理想的是，绝缘层12应当在与第一电极层17相对的致动器25另一端 之下。换句话说，理想的是，致动器25应当部分地位于绝缘层12上 方，而不是整体地位于空腔12上方。其原因是如果在致动器25运动 时绝缘层12用作支点，则可增强对运动的控制。
作为致动器25的下电极层14和上电极层16的材料，例如能够 使用(a)选自于由Pt、Sr、Ru、Cr、Mo、W、Ti、Ta、Al、Cu和 Ni组成的材料组中的任何一种材料，(b)含有选自于该材料组的至 少一种材料的氮化物，(c)含有选自于该材料组的至少一种材料的导 电的氧化物(例如，SrRuO)，(d)选自于该材料组的材料的化合 物，(e)选自于(a)至(d)中的材料的叠层等。
作为致动器25的压电层15的材料，例如，可以使用诸如PZT (Pb(Zr、Ti)O3)、AlN、ZnO、PbTiO、BTO(BaTiO3)等的陶 瓷压电材料，诸如PVDF(聚偏二氟乙烯)的聚合物压电材料等。
在绝缘层13和绝缘层12上提供绝缘层18以覆盖致动器25。可 以使用由SiO2等形成的单层作为绝缘层18。
顺便提及，将提供在致动器25上的绝缘层18a的厚度设置为小 于绝缘层13的厚度。例如，将绝缘层18a的厚度设置为基本上等于绝 缘层13的一半。但是，绝缘层18a的厚度不限于此，甚至可以稍小于 绝缘层13的厚度。因此，能够改变从上侧施加到致动器25的压电层 15的应力的幅度以及从下侧施加到其上的应力的幅度。换句话说，从 上侧施加的应力变得小于从下侧施加的应力。
如果在压电层15的两端施加偏置电压，则压电层15扭曲(更具 体地，压电层15在横向上收缩)。此时，由于从上侧施加到压电层 15的应力与从下侧施加其上的应力之间的差，所以致动器25能够向 上移动。
此外，绝缘层18a和绝缘层13的厚度可以相等，致动器的下电 极层14和上电极层16的厚度可以不同。换句话说，将上电极层16 的厚度设为小于下电极层14的厚度。例如，上电极层16的厚度是 50nm，下电极层14的厚度是200nm。如果在压电层15的两端施加偏 置电压，则压电层15在横向上收缩。此时，如果上电极层16的厚度 小于下电极层14的厚度，则致动器25能够向上移动。
而且，绝缘层13和下电极层14的总厚度可以不同于绝缘层18a 和上电极层16的总厚度。换句话说，将绝缘层18a和上电极层16的 总厚度设为小于绝缘层13和下电极层14的总厚度。在此情况下，致 动器25也能够向上移动。
在绝缘层18中，在绝缘层13的远端上提供接触插块17a。在绝 缘层13的远端上方的绝缘层18上提供第一电极层17，使其连接到接 触插块17a。作为第一电极层17和接触插块17a的材料，可以使用 Al、Cu、W等。布线层17b连接到第一电极层17。例如，经过布线 层17b将高频信号提供给第一电极层17。
在绝缘层18上提供布线层19和布线层20。布线层19经过接触 插块19a电连接到下电极层14。布线层20经过接触插块20a电连接 到上电极层16。
在致动器25和第一电极层17上方提供用作可变电容器26的第 二电极层的盖部分27。盖部分27包括导电层24、绝缘层23和支撑层 22。盖部分27例如通过绝缘粘合剂粘结到衬底。
在致动器25和第一电极层17上提供导电层24。更具体地，导电 层24与第一电极层17间隔预定的距离，同时覆盖致动器25和第一电 极层17。在导电层24下提供绝缘层23，以防止第一电极层17与导电 层24之间的电接触。
而且，为了使第一电极层17与导电层24(第二电极层)彼此隔 开预定的距离，提供支撑导电层24和绝缘层23的支撑层22。更具体 地，在绝缘层12、布线层19和20以及绝缘层18上提供支撑层22， 使其包围致动器25和第一电极层17。结果，盖部分27密封含有致动 器25、第一电极层17等的芯片。
例如，将导电层24的平面形状设为正方形，只要导电层24能够 覆盖致动器25和第一电极层17，则导电层24的平面形状可以是任何 形状。换句话说，导电层24可以形成为多边形或圆形。例如，绝缘层 23的平面形状基本上与导电层24的平面形状相同。例如，支撑层22 的外围基本上与导电层24的外围相同。
例如，盖部分27的内部是抽真空的。盖部分27的内部压力和供 应到其内的气体没有限制。例如，内部压力可以等于大气压。气体可 以主要含有氮气或可以等于大气的气体。在使用氮气的情况下，能够 防止盖部分27内的元件的腐蚀。
作为导电层24，可以使用掺有高浓度杂质的Si、Al、Cu等。作 为绝缘层23，可以使用诸如玻璃、SiO2、SiN、AlN、氧化铪、Al2O3 等绝缘体。作为支撑层22，可以使用诸如SiO2、SiN等绝缘体。
例如，盖部分27用作物理和化学地保护内部元件的封装。下面 是形成盖部分27的一种方法。在晶片上形成多个MEMS器件。通过 在晶片状态下实施封装的晶片级封装来形成封装(盖部分27)。之后， 晶片经过切割，由此形成多个芯片。通过使用晶片级封装能够制造大 量的芯片。
形成盖部分27的方法不限于晶片级封装。在切割晶片之后，可 以对多个芯片中的每个形成盖部分27。
在一个芯片中，可以单独形成MEMS器件作为分离的产品，或 者可以与例如CMOS器件一起形成MEMS器件。
例如，在导电层24上提供键合线28，以便将地电位提供给导电 层24。提供给导电层24的电位不限于地电位，也可以是其它的固定 电位(例如，电源电位)。
在布线层19上提供键合线29，以便将电压V1提供给布线层19。 在布线层20上提供键合线29，以便将电压V2提供给布线层20。
将说明具有上述结构的MEMS器件的操作。首先，将说明致动 器25不在移动状态情况下的操作。当致动器25的下电极层14和上电 极层16的电压V1和电压V2例如是地电位(0V)时，致动器25不 移动并保持在图2所示的状态。当致动器25处于图2所示的状态时， 可变电容器26的电容值Cv变得最小。
接下来，说明致动器25在移动状态情况下的操作。如果将致动 器25的下电极层14的电压V1设为例如地电位(0V)，上电极层16 的电压V2从0V上升到例如3V，则致动器25的压电层15在横向上 收缩。如上所述，绝缘层18a的厚度变得小于绝缘层13的厚度。因此， 由于来自绝缘层18a的应力很小，所以致动器25向上移动。
结果，可变电容器26的第一电极层17与第二电极层(导电层24) 之间的距离变小。如果致动器25移动并且第一电极层17与绝缘层23 接触，则可变电容器26的电容值Cv变成最大。
因此，通过调整分别施加给致动器25的下电极层14和上电极层 16的电压V1和V2，能够移动致动器25，从而，能够通过改变可变 电容器26的两个电极层之间的距离来改变可变电容器26的电容值 Cv。
在本实施例中，如上详细所述，当形成可变电容器26时，不需 要在空腔21下形成可变电容器26的下电极。如果构成可变电容器的 电极层形成在致动器25下，则需要多个制造步骤。但是如上所述，由 于不需要在空腔21下形成下电极，所以能够减少制造成本。而且，也 能够降低寄生电容。
盖部分27用作可变电容器26的第二电极层和封装。因此，能够 减少部件的数量并降低制造成本。
致动器25被配置成向上移动。因此，在绝缘层13下的空腔21 的深度可以非常小。换句话说，空腔21的深度没有限制。由于空腔 21不需要形成为具有高精度，因此能够降低制造成本。
形成绝缘层13以及比绝缘层13更薄的绝缘层18a的制造步骤比 形成绝缘层13以及比绝缘层13更厚的绝缘层18a的制造步骤要简单。 而且，在层叠了下电极层14、压电层15和上电极层16之后，能够按 照绝缘层18a的厚度来调整致动器25的移动范围。换句话说，能够容 易地控制致动器25的移动。
将地电位提供给盖部分27的导电层24。因此，能够限制来自盖 外部的噪声的影响。提供给盖部分27的导电层24的电位不限于地电 位，可以是其它的固定电位(例如，电源电位)。在此情况下，也能 够限制噪声的影响。
通过使用盖部分27来密封致动器25。因此，由于能够保护致动 器25不受外部环境影响，所以能够防止致动器25劣化。
在本实施例中，采用封装(即，盖部分)作为可变电容器26的 第二电极层，但是不限于此。盖部分27可以不密封致动器25或第一 电极层17。换句话说，例如在第一电极层17上方提供与第一电极层 17基本具有相同平面形状的导电层24(第二电极层)，并在导电层 24下提供绝缘层23。然后，在衬底上提供支撑导电层24和绝缘层23 的支撑层22。例如，形成支撑层使其部分地支撑导电层24和绝缘层 23。在此结构中，也能够形成可变电容器26。
(第二实施例)
在第二实施例中，开关形成有致动器25。图3是按照本发明第二 实施例的MEMS器件的平面图。图4是沿图3中线IV-IV看去的 MEMS器件的剖视图。
开关中包含的致动器25和第一电极层17的结构与第一实施例中 的相同。
在致动器25和第一电极层17上方提供用作开关的第二电极层的 盖部分27。除了没有绝缘层23之外，盖部分27的形状与第一实施例 中的相同。盖部分27例如通过绝缘粘合剂粘结到衬底。在本实施例中， 可以使用例如SiO2、SiN等绝缘体作为支撑层31。支撑层31可以是 导电元件。在此情况下，支撑层31由与导电层24相同的材料形成。
下面说明具有上述结构的MEMS器件的操作。首先，将说明致 动器25不在移动状态情况下的操作。当致动器25的下电极层14和上 电极层16的电压V1和电压V2例如是地电位(0V)时，致动器25 不移动并保持在图4所示的状态。由于开关的第一电极层和第二电极 层不彼此接触，因此开关变成OFF状态。
接下来，将说明致动器25在移动状态情况下的操作。如果将致 动器25的下电极层14的电压V1设为例如地电位(0V)，上电极层 16的电压V2从0V上升到例如3V，则致动器25向上地移动。开关 的第一电极层和第二电极层彼此接触，开关变成ON状态。
按照本实施例，如上所述，开关能够形成为MEMS器件。其它 的优点与第一实施例的相同。
(第三实施例)
在第三实施例中，LC储能电路(LC串联谐振电路)形成有致动 器25。图5是按照本发明第二实施例的MEMS器件的平面图。图6 是沿图5中线VI-VI看去的MEMS器件的剖视图。除了盖部分27 之外，所示的结构与第一实施例中的相同。因此，致动器25和第一电 极层17没有显示在图5的平面图中。
提供盖部分27以便包围和覆盖致动器25和第一电极层17。盖部 分27包括由绝缘体形成的支撑层22、绝缘层32、可变电容器26的第 二电极层33、绝缘层34和电感器35、接触插块36和接线端37。
在第一电极层17上方提供第二电极层33。第二电极层33的面积 可以大于或小于或等于第一电极层17的面积。第二电极层33的平面 形状可以与第一电极层17的平面形状不同或基本上相同。作为第二电 极层33的材料，例如可以使用Al、Cu、W等。
在第二电极层33的下表面和侧表面上提供绝缘层34。可以只在 第二电极层33的下表面上提供绝缘层34。作为绝缘层34，可以使用 例如玻璃、SiO2、SiN、AlN、氧化铪、Al2O3的绝缘体等。
在第二电极层33和支撑层22上提供绝缘层32，以覆盖致动器 25和第一电极层17。作为绝缘层32，使用例如SiO2、SiN等绝缘体。
在绝缘层32上提供电感器35。电感器35的形状可以是正方形、 螺旋形、曲折形等。作为电感器35，例如使用Al、Cu、W等。
在绝缘层32中形成接触孔。在接触孔内提供接触插块36，以使 第二电极层33与电感器35的一个端部之间电连接。接触插块36例如 由与电感器35相同的材料形成。
在绝缘层32上，在电感器35的另一个端部提供接线端37。接线 端37例如由与电感器35相同的材料形成。接线端37例如经过键合线 (没有显示)连接到外部电路。
图7是图5和图6中所示的MEMS器件的电路图。该MEMS器 件用作LC储能电路。通过使可变电容器26与电感器35之间串联来 形成LC储能电路。
更具体地，可变电容器26的第二电极层33连接到电感器35的 一个接线端。可变电容器26的第一电极层17经过布线层17b连接到 外部电路。电感器35的另一个接线端经过接线端37连接到外部电路。
此外，通过在MEMS器件上混合安装MOS晶体管和电阻器能 够形成VCO(压控振荡器)电路。图8是显示VCO电路的电路图。
VCO电路包括两个电感器35、两个可变电容器26、六个MOS 晶体管41和两个电阻器42。这些元件形成在公共的半导体衬底11上。
按照本实施例，如上所述，LC储能电路或VCO电路能够形成 为MEMS器件。其它的优点与第一实施例相同。
接下来，将说明MEMS器件制造方法的实施例(第四至第八实 施例)。
(第四实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器 件的方法的第一示例。
首先，在半导体衬底11上形成凹槽，在凹槽中嵌入绝缘体以形 成STI(浅沟槽隔离)12，如图9所示。STI对应于图2中所示的绝 缘层12。半导体衬底11具有形成MOS晶体管的第一区域和形成 MEMS器件的第二区域。绝缘层12的一部分被设置为以使第一区域 和第二区域彼此电隔离。
接下来，在半导体衬底11的第一区域中形成MOS晶体管51。 换句话说，在半导体衬底11上形成栅极绝缘膜。在栅极绝缘膜上形成 栅极电极。通过使用栅极电极作为掩模将杂质引入半导体衬底11，并 在栅极电极两侧的半导体衬底11中形成源极区和漏极区。
接下来，通过例如CVD(化学气相淀积)法在第二区域的半导 体衬底11上淀积绝缘层13，如图10所示。通过光刻和RIE(反应离 子蚀刻)法以预期的形状蚀刻绝缘层13。此时，在绝缘层12上形成 绝缘层13的一个端部分。因此，即使空腔12形成在绝缘层13下面， 通过使用绝缘层12作为支点，绝缘层13也能够支撑致动器25。
接下来，如图11所示，形成将电连接到MOS晶体管51的布线 层53。换句话说，在MOS晶体管51上淀积层间绝缘层52。层间绝 缘层52例如由SiO2形成。然后，形成接触孔，以露出例如MOS晶 体管51的源极区和漏极区。在接触孔中嵌入导体，以形成电连接到源 极区和漏极区的接触插块54。形成布线层53，使其电连接到接触插块 54。
接下来，例如通过溅射在绝缘层13上按顺序淀积下电极层14、 压电层15和上电极层16，如图12所示。然后，图形化上电极层16 和压电层15，以露出部分的下电极层14。而且，以预期形状图形化下 电极层14、压电层15和上电极层16。因此，形成了包括下电极层14、 压电层15和上电极层16的压电致动器25。
接下来，例如通过CVD法在致动器25和绝缘层13上淀积绝缘 层18，如图13所示。在绝缘层18中形成布线凹槽以便露出部分绝缘 层13。在布线凹槽中嵌入导体，由此在布线凹槽中形成接触插块17a。 在接触插块17a和绝缘层18上淀积第一电极层17。图形化第一电极 层17。由此形成了预期形状的第一电极层17。与第一电极层17同时 地形成布线层17b。
接下来，形成接触孔以便部分地露出下电极层14和上电极层16， 分别在接触孔中嵌入导体，由此形成了接触插块19a和20a，如图14 所示。在绝缘层18上形成布线层19和20，其分别连接到接触插块19a 和20a。
接下来，例如通过RIE法部分地蚀刻绝缘层18和绝缘层13，由 此在绝缘层13的边缘部分形成凹槽55，以便露出第一区域中的部分 半导体衬底11，如图15所示。可以在形成每个绝缘层18和绝缘层13 的同时形成凹槽55。
接下来，通过使用氟基气体(含氟气体)的CDE(化学干法蚀 刻)法蚀刻绝缘层13下的半导体衬底11，如图16所示。作为氟基气 体，可以使用XeF2等。结果，在绝缘层13下形成空腔21。因此，第 一电极层17按照致动器25的移动而移动。
接下来，形成包括导电层24、绝缘层23和支撑层22的盖部分 27，如图17(平面图)和图18(沿着图17的XVIII-XVIII线看去 的剖视图)所示。形成盖部分27，使其尺寸大得足够包围致动器25 和MOS晶体管51。盖部分27例如通过绝缘粘合剂粘结到衬底。因此， 形成图17和图18所示的半导体器件。
按照本实施例，如上所述，能够减少形成空腔21的制造步骤。 换句话说，在不使用用于形成空腔21的牺牲层的情况下，能够形成预 期形状的空腔。
在本发明中能够采用这样的制造方法，其中电极等没有形成在空 腔21中，或者通过沿向上方向移动致动器25，空腔21的深度未受到 限制。结果，能够降低制造成本。
(第五实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器 件的方法的第二示例。
首先，在半导体衬底11上形成凹槽，在凹槽中嵌入绝缘体以形 成STI(绝缘层)12，如图19所示。通过采用STI形成步骤，在将要 形成空腔21的区域中形成了凹槽，在凹槽中嵌入绝缘体(例如，SiO2) 以形成牺牲层56。然后，在半导体衬底11的第一区域中形成MOS 晶体管51。
接下来，通过例如CVD法在第二区域的半导体衬底11上，在牺 牲层56和绝缘层12上淀积绝缘层13，如图20所示。通过光刻和RIE 法以预期的形状蚀刻绝缘层13。
接下来，类似于第四实施例形成致动器25、第一电极层17和布 线层19。然后，例如通过RIE法部分地蚀刻绝缘层18和绝缘层13， 由此在绝缘层13的边缘部分形成凹槽55，以便露出绝缘层13的边缘 部分下的牺牲层56，如图21所示。可以在形成每个绝缘层18和绝缘 层13的步骤中形成凹槽55。
接下来，通过使用氟基气体的CDE法蚀刻牺牲层56，如图22 所示。结果，在绝缘层13下形成空腔21。之后，通过盖部分27覆盖 衬底。
按照本实施例，如上所述，能够通过采用STI处理步骤形成用于 形成空腔21的牺牲层56。因此，形成牺牲层56的特殊制造步骤是不 必要的。结果，能够减少制造成本。
(第六实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器 件的方法的第三示例。
首先，在半导体衬底11的第一区域中形成MOS晶体管51，如 图23所示。然后，在半导体衬底11上淀积与MOS晶体管51的栅极 电极(例如，由多晶硅形成)材料相同的牺牲层57。通过光刻和RIE 法蚀刻牺牲层57，使其与将形成空腔21的区域具有相同的形状。在 与MOS晶体管51的栅极电极处理相同的步骤中执行牺牲层57的蚀 刻。牺牲层57和栅极电极可以是硅化物层。
接下来，通过例如CVD法在牺牲层57和绝缘层12上淀积绝缘 层13，如图24所示。通过光刻和RIE法以预期的形状蚀刻绝缘层13。 然后，形成致动器25、第一电极层17和布线层19、20。
然后，例如通过RIE法部分地蚀刻绝缘层18和绝缘层13，以便 露出绝缘层13的边缘部分下的牺牲层57，由此在绝缘层13的边缘部 分形成凹槽55，如图25所示。可以在形成每个绝缘层18和绝缘层13 的同时形成凹槽55。
接下来，通过使用氟基气体(含氟气体)的CDE法蚀刻牺牲层 57，如图26所示。作为氟基气体，可以使用XeF2等。结果，在绝缘 层13下形成空腔21。之后，通过盖部分27覆盖衬底。
按照本实施例，如上所述，能够通过采用栅极电极处理步骤形成 用于形成空腔21的牺牲层57。因此，形成牺牲层57的特殊制造步骤 是不必要的。结果，能够降低制造成本。
(第七实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器 件的方法的第四示例。
首先，形成MOS晶体管51，如图27所示。然后，通过例如CVD 法在半导体衬底11上淀积层间绝缘层52(例如由SiO2形成)。例如 通过双镶嵌法形成接触插块54和布线层53。
接下来，在层间绝缘层52的将形成空腔21的区域中形成凹槽， 例如在凹槽中嵌入有机材料以形成牺牲层58，如图28所示。牺牲层 58的材料不限于有机材料，也可以是例如Cu等的金属、多晶硅、氧 化物膜等。换句话说，任何材料能够用于牺牲层58，只要其对于层间 绝缘层52的绝缘材料具有高的选择比。此外，能够通过与布线层53 相同的材料，在布线层53的形成步骤中形成牺牲层58。
接下来，在牺牲层58和层间绝缘层52上形成致动器25、第一电 极层17和布线层19、20，如图29所示。此时，在绝缘层13的边缘 部分事先部分地暴露了牺牲层58。
接下来，通过CDE法蚀刻牺牲层58，如图30所示。结果，在 绝缘层13下的层间绝缘层52中形成空腔21。之后，通过盖部分27 覆盖衬底。
按照本实施例，如上所述，能够在晶体管布线层处理步骤中形成 用于形成空腔21的牺牲层58。
对层间绝缘层52可以用具有小的介电常数的低k膜。作为低k 膜，例如可以使用多孔膜。由于使用低k膜能够减小布线电容，所以 能够提高晶体管的操作速度。
(第八实施例)
下面说明制造包括例如MOS晶体管和MEMS器件的半导体器 件的方法的第五示例。
首先，在层间绝缘层52的将形成空腔21的区域中形成牺牲层59， 如图31所示。作为牺牲层59的材料，可以使用有机材料、诸如Cu等的金属、多晶硅、氧化物膜等。此外，任何材料能够用于牺牲层59， 只要其对于层间绝缘层52的绝缘材料具有高的选择比。
接下来，在牺牲层59和层间绝缘层52上形成致动器25、第一电 极层17和布线层19、20，如图32所示。此时，在绝缘层13的边缘 部分事先部分地暴露了牺牲层59。
接下来，通过CDE法蚀刻牺牲层59，如图33所示。结果，在 绝缘层13下的层间绝缘层52中形成空腔21。之后，通过盖部分27 覆盖衬底。
按照本实施例，如上所述，能够在晶体管布线层处理步骤中形成 用于形成空腔21的牺牲层59。由此形成了本实施例的半导体器件。
对于本领域技术人员来讲，其它的优点和修改将是很容易的。因 此，本发明在其较宽的方面不限于此处所示和说明的具体细节和代表 性实施例。因此，在不脱离由后附权利要求及其等价物定义的一般发 明概念的精神和范围的情况下，可以进行各种修改。
相关申请的交叉引用
本申请是以2005年6月27日提交的日本专利申请No. 2005-186854为基础并要求其优先权，该申请的全部内容以引用方式 并入本文。