共模扼流圈 |
|||||||
| 申请号 | CN201380014681.0 | 申请日 | 2013-02-21 | 公开(公告)号 | CN104170034B | 公开(公告)日 | 2016-11-02 |
| 申请人 | 株式会社村田制作所; | 发明人 | 加藤登; | ||||
| 摘要 | 在最下层(0)的底面形成有输入输出 端子 (P1～P4)的 电极 。在基材层(1)～(14)形成有第一线状导体(L1a～L1n)以及第二线状导体(L2a～L2n)。由第一线状导体(L1a～L1n)和将其连接的过孔导体构成初级线圈。此外，由第二线状导体(L2a～L2n)和将其连接的过孔导体构成次级线圈。从初级线圈和次级线圈的卷绕轴方向俯视时，在俯视方向上相邻的多个第一线状导体以及第二线状导体包括：由第一线状导体夹持第二线状导体的第一区域；以及由第二线状导体夹持第一线状导体的第二区域。利用该结构，构成一种标准模式 信号 的损耗较少、去除共模噪声的能 力 较高的小型的共模扼流圈。 | ||||||
| 权利要求 | 1.一种共模扼流圈，其特征在于，包括： |
||||||
| 说明书全文 | 共模扼流圈技术领域背景技术[0002] 例如在USB(Universal Serial Bus：通用串行总线)、HDMI(High Definition Multimedia Interface：高清多媒体接口)等高速接口中使用由一对信号线路(＝平衡线路)传输相位相差180°的信号的“差动传输方式”。由于差动传输方式利用平衡线路使辐射噪声、外来噪声相互抵消，因此不易受这些噪声的影响。然而，实际上特别在高速接口用的信号线路中，会因信号线路的不对称性而产生共模噪声电流。因此，为了抑制该共模噪声，使用共模扼流圈。 [0003] 通常，共模扼流圈如专利文献1的图1、专利文献2的图2等所揭示的那样，作为具备向相同方向卷绕的两个线圈(初级线圈、次级线圈)的小型的层叠型贴片元器件来构成。此处，初级线圈以及次级线圈在层叠坯体的内部沿层叠方向排列。 [0004] 图18是专利文献1所示的共模扼流圈的剖视图。该共模扼流圈具有如下结构：具备在层叠元件1中卷绕在同轴上，且在轴方向上分离设置的两个线圈(层叠型线圈)2、3，各线圈2、3的始端部及终端部引出到层叠元件1的两侧端面，与规定的外部电极相连接。 [0005] 现有技术文献 [0006] 专利文献 [0007] 专利文献1：日本专利特开2003-068528号公报 [0008] 专利文献2：日本专利特开2008-098625号公报 发明内容[0009] 发明所要解决的技术问题 [0010] 然而，若仅将初级线圈和次级线圈在层叠坯体的内部单纯地沿层叠方向排列，则难以提高初级线圈和次级线圈的耦合度。若初级线圈和次级线圈的耦合度较低，则标准模式信号的通过损耗会增加。另一方面，在为了提高耦合度而将初级线圈和次级线圈接近配置的情况下，初级线圈和次级线圈之间产生的电容(寄生电容)会增大。若该电容变大，则共模扼流圈的差动阻抗变低，无法与平衡线路的阻抗相匹配。 [0011] 此外，在将初级线圈和次级线圈在层叠坯体的内部沿层叠方向排列的结构中，因工艺上的问题会产生线圈图案的形成位置偏移、片材的层叠偏移。此外，在搭载于印刷布线板时，由于各线圈与印刷布线板上的接地导体之间的耦合量不同等结构上的问题，初级线圈-接地导体间的电容和次级线圈-接地导体间的电容会变得不均衡。因此，不能确保初级线圈和次级线圈的对称性，共模噪声会转换为标准模式信号。即，去除共模噪声的能力有所下降。 [0012] 此外，有时利用磁性体作为层叠坯体，但磁性体具有比较大的频率依赖性，因此尤其在高频带中标准模式信号的损耗容易变大。尤其在高频带中，在初级线圈和次级线圈之间不能获得充分的耦合值，标准模式信号的损耗容易变大。 [0013] 本发明是为了解决上述问题而完成的，其目的在于，提供一种标准模式信号的损耗较少、去除共模噪声的能力较高的小型的共模扼流圈。 [0014] 解决技术问题的技术方案 [0015] 本发明的共模扼流圈的特征在于，包括： [0016] 多个第一线状导体以螺旋状卷绕以及连接而构成的初级线圈；以及多个第二线状导体以螺旋状卷绕以及连接而构成的、与上述初级线圈发生磁耦合的次级线圈，[0017] 从上述初级线圈和上述次级线圈的卷绕轴方向俯视时，包括：由上述第一线状导体夹持上述第二线状导体的第一区域；以及由上述第二线状导体夹持上述第一线状导体的第二区域， [0018] 在所述第一区域以及所述第二区域中，从所述初级线圈以及所述次级线圈的卷绕轴方向俯视时，所述第一线状导体与所述第二线状导体不重叠。 [0019] 发明效果 [0020] 根据本发明，无需增大初级线圈和次级线圈之间的电容性耦合，就能以高耦合度使初级线圈和次级线圈磁耦合。因此，能获得一种初级线圈和次级线圈的耦合度较高、标准模式信号的通过损耗较小、但难以产生差动阻抗的降低的小型的共模扼流圈。附图说明 [0021] 图1(A)是实施方式1的共模扼流圈101的外观立体图，图1(B)是侧视图。 [0022] 图2(A)、图2(B)是共模扼流圈101的等效电路图。 [0023] 图3是表示实施方式1的共模扼流圈的各基材层的导体图案等的分解俯视图。 [0024] 图4是对共模扼流圈101的各导体图案进行俯视透视而得的图。 [0025] 图5是第3、图4中的A1-A2线的剖视图。 [0026] 图6是第3、图4中的B1-B2线的剖视图。 [0027] 图7是表示共模电流流动时的电流方向的图。 [0028] 图8是表示标准模式电流流动时的电流方向的图。 [0029] 图9是表示共模扼流圈101的频率特性的图。 [0030] 图10是实施方式2的共模扼流圈102的外观立体图。 [0031] 图11(A)是共模扼流圈102的剖视图，图11(B)是ESD保护元件部的剖视图。 [0032] 图12是表示包含放电电极De11、De12的部分的截面结构的示意图。 [0033] 图13是实施方式2所涉及的共模扼流圈102的等效电路图。 [0034] 图14是实施方式3所涉及的共模扼流圈103的俯视图。 [0035] 图15是表示实施方式3的共模扼流圈的各层的导体图案等的分解俯视图。 [0036] 图16是表示重叠实施方式3的共模扼流圈的两层的导体图案的俯视图。 [0037] 图17是图14、图15中的A-A线的剖视图。 [0038] 图18是专利文献1所示的共模扼流圈的剖视图。 具体实施方式[0039] 依次参照各图对本发明的各实施方式进行说明。 [0040] 《实施方式1》 [0041] 图1(A)是实施方式1的共模扼流圈101的外观立体图，图1(B)是侧视图。 [0042] 如图1所示，在层叠坯体10的外表面形成有输入输出端子P1、P2、P3、P4。 [0043] 作为基材层用的材料，在形成HF频带用的共模扼流圈的情况下，涡流损耗相对较小，因此从磁能量的封闭性这一点来看，能使用磁性体材料(磁导率较高的电介质材料)。作为该磁性体材料，可以使用六方晶体铁氧体等对应高频率的铁氧体磁性体。另一方面，在例如形成UHF频带用的共模扼流圈的情况下，为了抑制高频区域的涡流损耗，优选使用电绝缘电阻较高的电介质材料。以铁氧体为代表的磁性体在磁导率方面具有频率依赖性，因此，若基材层为磁性体，则随着利用频带的变高，损耗会增大。与此相对，由于电介质的频率依赖性较小，因此，若基材层为电介质，则能实现在宽频带中损耗较小的层叠型共模扼流圈。即，作为利用于宽频带、特别是包含高频带的高速接口中的共模扼流圈，优选使用作为非磁性体层的电介质层作为基材层。 [0044] 基材层可以是低温烧成陶瓷(LTCC“Low Temperature Co-firedCeramics”)那样的电介质陶瓷层，也可以是由热可塑性树脂、热固化树脂构成的树脂层。即，层叠坯体可以是陶瓷层叠体，也可以是树脂层叠体。此外，构成各线圈的线状导体、层间连接导体、设置于层叠坯体表面的表面导体等优选是以铜、银等电阻率较小的金属为主要成分的金属材料。 [0045] 图2(A)是共模扼流圈101的等效电路图。如后文详细阐述的那样，初级线圈L1和次级线圈L2通过流过共模电流而进行强磁场耦合。在初级线圈L1和次级线圈L2之间产生寄生电容。图2中，将该寄生电容作为集中常数电路并以电容器C1、C2来表示。此外，在初级线圈L1的线间及次级线圈L2的线间也产生寄生电容。图2中，将该寄生电容作为集中常数电路并以电容器C3、C4来表示。 [0046] 若在初级线圈(L1)、次级线圈(L2)中产生线间电容(C3、C4)，则在通频带内可能会产生自谐振。因而，优选使各线圈内的线间电容尽可能小。为了调整差动阻抗，需要初级线圈(L1)和次级线圈(L2)之间的电容(C1及C2)，但若该电容变地过大，则差动阻抗会降低。 [0047] 共模扼流圈101的等效电路能像图2(B)那样表示。图2(B)中，以电容器C11、C12、C21、C22来表示上述寄生电容。 [0048] 图3是表示实施方式1的共模扼流圈的各基材层的导体图案等的分解俯视图。图3中，(0)是最下层的底面图，(1)是最下层的俯视图，(15)是最上层的俯视图。如图3所示，在最下层(0)的底面形成有输入输出端子P1～P4的电极。在(1)～(14)所示的基材层上形成有第一线状导体L1a～L1n以及第二线状导体L2a～L2n。 [0049] 图3中的圆形图案是过孔导体的连接部(衬垫部)。双圆圈的图案是过孔导体(层间导体)。通过该结构，在层方向相邻的线状导体与线状导体在层间相连接。 [0050] 由第一线状导体L1a～L1n和将其连接的过孔导体构成初级线圈。此外，由第二线状导体L2a～L2n和将其连接的过孔导体构成次级线圈。 [0051] 图3中，第一线状导体L1a的端部与输入输出端子P1相连，第一线状导体L1n的端部与输入输出端子P2相连。第二线状导体L2a的端部与输入输出端子P3相连，第二线状导体L2n的端部与输入输出端子P4相连。 [0052] 图4是对共模扼流圈101的各导体图案进行俯视透视而得的图。图5是图4中的A1-A2线的剖视图，图6是图4中的B1-B2线的剖视图。 [0053] 图4中，第一区域Z1中，以在第一线状导体LA1X与第一线状导体LA1Y之间夹有第二线状导体LA2X、LA2Y的方式配置导体图案。第二区域Z2中，以在第二线状导体LB2X与第二线状导体LB2Y之间夹有第一线状导体LB1X、LB1Y的方式配置导体图案。 [0054] 图4中的各线状导体LA1X、LA1Y、LB1X、LB1Y、LA2X、LA2Y、LB2X、LB2Y和图3所示的各线状导体的关系如下所示。 [0055] LA1X：L1b、L1d、L1f、L1h、L1j、L1l [0056] LA1Y：L1a～L1n [0057] LB1X：L1a、L1b、L1d、L1f、L1h、L1j、L1l、L1n [0058] LB1Y：L1c、L1e、L1g、L1i、L1k、L1m [0059] LA2X(LB2X)：L2a、L2b、L2d、L2f、L2h、L2j、L2l、L2n [0060] LA2Y：L2c、L2e、L2g、L2i、L2k、L2m [0061] LB2Y：L2a～L2n [0062] 由此，以在第一区域Z1的第一线状导体LA1X与第一线状导体LA1Y之间夹有第二线状导体LA2X、LA2Y、在第二区域Z2的第二线状导体LB2X与第二线状导体LB2Y之间夹有第一线状导体LB1X、LB1Y的方式配置各导体图案。由此，第一线状导体与第二线状导体在层方向上不重叠，因此第一线状导体与第二线状导体的线间电容较小。由此，无需将螺旋状图案的外径(外形)尺寸增大到最大限度，并增大初级线圈和次级线圈之间的电容性耦合，就能以高耦合度使初级线圈和次级线圈产生磁场耦合。因而，对于标准模式信号，初级线圈和次级线圈的磁场抵消，因此共模线圈的电感分量变小，阻抗变小。其结果是，电感、电容均较小，因此标准模式信号的插入损耗较小。 [0063] 另外，如图5、图6所示，层(4)、层(6)、层(8)、层(10)、层(12)的厚度比其它层(例如25μm)要厚(例如50μm)，因此能有效地增大各线状导体的层间距离，使线间电容较小。例如，第一线状导体L1b-L1d间、L1d-L1f间、L1f-L1h间、L1h-L1j间、L1j-L1l间、L1c-L1e间、L1e-L1g间、L1g-L1i间、L1i-L1k间、L1k-L1m间的层间距离分别较大。第二线状导体也同样。另外，形成线状导体的多层中的层(2)及层(14)并不厚。这些层由于在厚度方向上相邻的线状导体仅为单侧，因此对线间容量的增大影响较小。 [0064] 在基材层是相对介电常数εr＝6～10的电介质陶瓷(以BaO-Al2O3-SiO“2 BAS”)为主要成分的低温烧结陶瓷材料)的情况下，像上述那样增加层间距离来减小线间电容是有效的。在基材层是相对介电常数较小的材料(例如εr＝3～5左右的聚酰亚胺、液晶聚合物)的情况下，基材层的厚度也可以是均匀的。 [0065] 若与图5和图6进行对比可知，除了层(1)和层(14)以外(走线布线层以外)，A1-A2截面与B1-B2截面中，初级线圈与次级线圈相反。即，构成初级线圈的各线状导体与构成次级线圈的各线状导体相对于通过图4的中心o的线圈轴180度旋转对称。若以平面形状进行观察，则相对于图4的中心o点对称。 [0066] 图7是表示共模电流流动时的电流方向的图。图8是表示标准模式电流流动时的电流方向的图。这些图中，实线箭头表示流过初级线圈的电流方向，虚线箭头表示流过次级线圈的电流方向。如图7所示，若流过共模电流，则初级线圈的磁通与次级线圈的磁通得以加强，因此作为较大的电感来起作用。因此，从输入输出端子P1、P3观察共模扼流圈101的阻抗较高，共模电流(共模噪声)被抑制。 [0067] 如图8所示，若流过标准模式电流，则初级线圈的磁通与次级线圈的磁通抵消，因此实际上不作为电感起作用。因而，标准模式信号能以低损耗进行传输。 [0068] 根据本发明，即使不对基材层使用铁氧体那样的磁性体，也能使初级线圈L1和次级线圈L2强耦合，因此通过对基材层使用电介质，特别在高频带中的标准模式信号的损耗不会增大。 [0069] 此外，从多个基材层的层叠方向俯视时，第一线状导体L1a～L1n及第二线状导体L2a～L2n相对于初级线圈以及次级线圈的中心轴实际上呈点对称，因此在输入输出端子P1-P3和输入输出端子P2-P4之间的包含寄生分量的电路的对称性较高。因此，抑制了从共模噪声到标准模式信号(噪声)的转换。 [0070] 图9是表示在将上述层叠体的平面尺寸设为1.25mm×1.0mm、厚度设为0.7mm、各层的间隔设为25μm及50μm、线状导体的线宽设为40μm、线间设为40μm时，通过对共模扼流圈101进行实测而获得的频率特性的图。此处，各特性曲线的意义如下所示。 [0071] Sdd11：标准模式的反射特性 [0072] Sdd21：标准模式的通过特性 [0073] Scc21：共模的通过特性 [0074] Scd21：从共模到标准模式的转换分量的通过特性 [0075] 从图9的Sdd11(标准模式信号的反射特性)可知，在较宽的频带中能获得对于标准模式信号的低反射特性。此外，从Scc21(共模噪声的通过特性)可知，在几百MHz以上的频率中能获得对于共模信号的较大的衰减特性。该特性在1.3GHz附近产生极值是由于共模所产生的电感的自谐振。从Scd21(从共模到标准模式的转换分量的通过量)可知，在全频带均在-25dB以下，被充分抑制。另外，Sdd21在2.7GHz附近产生缺口，这是因初级线圈L1和次级线圈L2的电感差异(线长差异)而产生的谐振点。通过适当设定该谐振频率，能具有使标准信号的规定频率衰减的滤波功能。此时，无需在共模扼流圈以外另行设置例如平衡型低通滤波器，因此能削减元器件个数而实现低成本化。 [0076] 根据本发明，第一线状导体和第二线状导体实际不在层叠方向上相邻，因此初级线圈L1和次级线圈L2之间所产生的寄生电容较小。即，为了提高初级线圈L1和次级线圈L2之间磁场耦合，即使使构成初级线圈的第一线状导体与构成次级线圈的第二线状导体之间的层间距离变小，初级线圈L1和次级线圈L2之间产生的寄生电容也较小。因此，能确保共模扼流圈的差动阻抗适当，从而能与平衡线路的阻抗相匹配。尤其从初级线圈L1和次级线圈L2的卷绕轴方向俯视时，第一区域的第二线状导体不彼此重叠，第二区域的第一线状导体不彼此重叠，因此寄生电容进一步变小，能确保共模扼流圈的差动阻抗更为适当，从而更容易与平衡线路的阻抗相匹配。 [0077] 此外，根据本发明，第一线状导体的线间电容以及第二线状导体的线间电容都较小。也就是说，能使由该线间电容和初级线圈及次级线圈的电感确定的自谐振频率(截止频率)向高频侧偏移，其结果，能确保较宽频带内的通过特性。 [0078] 根据实施方式1，形成于安装对象的印刷布线板的接地导体与第一线状导体L1a～L1n之间产生的电容几乎与上述接地导体和第二线状导体L2a～L2n之间产生的电容相等，因此确保了初级线圈和次级线圈的对称性。即，图2(B)所示的电容器C11、C12、C21、C22的值为C11≒C12、C21≒C22的关系。因此，几乎不存在因该电容器的不平衡而引起的从共模噪声到标准模式信号(噪声)的转换。 [0079] 《实施方式2》 [0080] 实施方式2中，示出了包含ESD保护元件的共模扼流圈。图10是实施方式2的共模扼流圈102的外观立体图。图11(A)是共模扼流圈102的剖视图，图11(B)是ESD(Electrostatic Discharge：静电放电)保护元件部的剖视图。 [0081] 该共模扼流圈102中，在图11(A)的层叠部LL2中形成有与实施方式1所示的共模扼流圈相同的导体图案。然后，在层叠部LL1形成有ESD保护元件Dg1、Dg3。 [0082] 图11(B)是ESD保护元件Dg1部分的剖视图。在该示例中，形成有屏蔽层Sh11、放电辅助电极Se1、放电电极De11、De12、空洞Ah1、屏蔽层Sh21。 [0083] 图12是表示包含放电电极De11、De12的部分的截面结构的示意图。屏蔽层Sh11是绝缘性陶瓷层，用于在一体烧成作为基材的LTCC生片时、防止玻璃成分从基材渗出到放电辅助电极Se1部分而设置的。 [0084] 放电辅助电极Se1包含放电辅助材料39A、39B。放电辅助材料39A包括粒子状的金属材料39A1和设置于该金属材料39A1的表面的绝缘性被膜39A2。此外，放电辅助电极Se1包括粒子状的半导体材料39B1和设置于该半导体材料39B1的表面的绝缘性被膜39B2。此处，金属材料39A1是Cu粒子，半导体材料39B1是SiC粒子。此外，绝缘性被膜39A2是氧化铝被膜，绝缘性被膜39B2是半导体材料39B1氧化后形成的SiO2被膜。 [0085] 此外，放电辅助电极Se1中以包围放电辅助材料39A、39B的方式形成有玻璃状物质40。玻璃状物质40并非有意形成，而是由于来源于牺牲层的周边构件的构成材料等的氧化等反应而形成的，该牺牲层用于形成空洞Ah1。 [0086] 根据图12所示的结构，若在放电电极De11-De12间施加高电压，则会产生如下现象：(1)放电辅助电极Se1的沿面放电、(2)放电电极De11-De12间的气体放电、(3)像飞石那样传输放电辅助材料39A、39B的放电。通过这些放电而放出静电。 [0087] 图10、图11所示的共模扼流圈102通过后文所述那样的材料以及工序制造而成。 [0088] 上述层叠部LL1部分的屏蔽层Sh11、Sh12例如使用以氧化铝粉为主要成分的氧化铝糊料。此外，用于形成放电电极的电极糊料通过在由Cu粉和乙基纤维素等构成的粘合树脂中添加溶剂，并进行搅拌、混合而获得。 [0090] 用于形成放电辅助电极Se1的混合糊料通过如下方式获得：以规定比例调和作为导电性材料的Cu粉、作为陶瓷材料的BAS粉，并添加粘合树脂和溶剂，进行搅拌、混合。 [0091] 上述屏蔽层Sh11用的糊料涂布于基底生片，之后涂布放电电极用的电极糊料，涂布空洞Ah1形成用的树脂糊料，并且涂布屏蔽层Sh21用的糊料。 [0092] 图11所示的层叠部LL2与通常的陶瓷多层基板同样，通过层叠、压接陶瓷生片而构成。 [0094] 接下来，与通常的陶瓷多层基板同样，在N2气氛中进行烧成。此外，为了降低对ESD的响应电压，将Ar、Ne等稀有气体导入空洞部，在此情况下，以陶瓷材料进行收缩、烧结的温度区域并在Ar、Ne等稀有气体气氛中进行烧成即可。在放电电极De11、De12以及外部电极是不会发生氧化的电极材料的情况下，也可以在大气气氛中进行烧成。 [0096] 然而，通常在铁氧体中的Fe氧化、电极材料的Cu未氧化的状态下进行烧成是极为困难的，因此在层叠体中使用铁氧体的情况下，需要对电极材料使用Ag。然而，若以Ag形成上述放电电极De11、De12，则明显地显现迁移，火花隙会随时间变化。与此相对，根据本发明，通过对层叠坯体使用LTCC，从而能对电极材料使用Cu。若以Cu形成上述放电电极De11、De12，则利用放电时的能量形成电极表面Cu的氧化膜，但该膜不作为放电电极材料起作用，因此即使反复进行放电，放电隙也实际上保持为固定。 [0097] 图13是共模扼流圈102的等效电路图。根据以上所述的结构，构成第一端为输入输出端子P1、第二端为输入输出端子P2的初级线圈L1和第一端为输入输出端子P3、第二端为输入输出端子P4的次级线圈L2。 [0098] 输入输出端子P1和输入输出端子P3之间例如连接有供电电路。输入输出端子P2和输入输出端子P4之间例如连接有数字信号处理电路。图13中的电容器C1、C2等效地表示初级线圈L1和次级线圈L2间的寄生电容。 [0099] 若对输入输出端子P1施加超过要保护的电压的静电，则由上述放电电极及放电辅助电极构成的放电元件Dg1进行放电(导通)并成为低阻抗。由此，施加于输入输出端子P1的静电经由放电元件Dg1而分流到接地。同样，若对输入输出端子P3施加超过要保护的电压的静电，则放电元件Dg3导通并成为低阻抗。由此，施加于输入输出端子P3的静电经由放电元件Dg3而分流到接地。 [0100] 放电元件Dg1、Dg3如图13所示那样，优选为设置在静电进入的一侧。尤其即使在与输入输出端子P2、P4相连的电路的输入阻抗较低的情况下，由初级线圈L1及次级线圈L2构成的共模扼流圈对于ESD那样的高频分量的浪涌是高阻抗，因此由共模扼流圈对浪涌进行反射，并对放电元件Dg1、Dg3施加高电压，从而放电元件Dg1、Dg3迅速地达到放电电压，开始进行放电。因此，更可靠地防止浪涌流入与输入输出端子P2、P4相连接的电路。 [0101] 由此，实施方式2的共模扼流圈102中，基材层为非磁性体层，因此能容易地将ESD保护元件装入(一体构成)层叠坯体的表面或者内层。 [0102] 另外，作为ESD保护元件，能利用变阻器等非直线性电阻元件，但利用这样的电压可变电阻方式的ESD保护元件的响应性并不优异，因此若将其配置在初级线圈、次级线圈的前级，则可能会由于冲击电流而导致该坯体自身损坏。因而，作为ESD保护元件，优选为构成分别包括形成于层叠坯体内部的空洞部和设置于空洞部内的一对放电电极的、所谓的电极间放电方式(火花隙方式)的ESD保护元件。 [0103] 另外，在图10、图11所示的例中设有两个接地端子，但也可以设置一个共用的接地端子。此外，根据目的，可以仅在输入输出端子P2和接地之间、或者仅在输入输出端子P4和接地之间设置ESD保护元件。 [0104] 另外，在以上所示的各实施方式中，以层叠体的结构图所示的线圈的匝数以及初级线圈和次级线圈的交叉次数当然为例示，各线状导体的匝数以及交叉次数并不限于这些图所示的情况。根据所希望的特性进行设定即可。初级线圈及次级线圈的匝数会影响到标准模式下的阻抗的设定。此外，初级线圈与次级线圈的交叉次数会影响到初级线圈和次级线圈的耦合度。 [0105] 尤其，若每一层的线状导体的匝数为一匝以上，则因基材层的层叠偏移而导致的电感以及耦合度的偏差会变小。若每一层的线状导体的匝数为三匝以上，则具有在层间相邻的第一线状导体与第二线状导体之间的层间电容增大的趋势。因而，每一层的线状导体的匝数优选为一匝以上三匝以下。 [0106] 在以上的实施方式中，示出了第一、第二线状导体的主要部在基材层的面方向上延伸的示例，但也可以以第一、第二线状导体的主要部在基材层的层叠方向上延伸的方式形成第一、第二线状导体。即，也可以以初级线圈以及次级线圈的卷绕轴朝向基材层的面方向的方式形成第一、第二线状导体。 [0107] 《实施方式3》 [0108] 图14是实施方式3所涉及的共模扼流圈103的俯视图。共模扼流圈103的表面形成有输入输出端子P1、P2、P3、P4。 [0109] 图15是表示实施方式3的共模扼流圈的各基材层的导体图案等的分解俯视图。(1)是第一层(最下层)的俯视图，(2)是第二层的俯视图，(3)是第三层的俯视图，(4)是最上层的俯视图。 [0110] 图16是表示关于上述四层中、在层方向上相邻的两层的组的各导体的连接关系的图。 [0111] 图17是图14、图15中的A-A线的剖视图。如图17所示，共模扼流圈103包括基板20、经由层间绝缘膜21层叠于该基板20上的多个线状导体。 [0112] 如图15、图17所示，在最下层(1)形成有第一线状导体L1d、第二线状导体L2d以及端子电极P2u、P4u。第一线状导体L1d的第一端与端子电极P2u相连接，第二线状导体L2d的第一端与端子电极P4u相连接。 [0113] 第二层(2)形成有第一线状导体L1c及第二线状导体L2c。第三层(3)形成有第一线状导体L1b及第二线状导体L2b。然后，最上层(4)形成有第一线状导体L1a、第二线状导体L2a、以及输入输出端子P1、P2、P3、P4。第一线状导体L1a的第一端与输入输出端子P1相连接，第二线状导体L2a的第一端与输入输出端子P3相连接。输入输出端子P2、P4与最下层(1)的端子电极P2u、P4u分别经由层间连接导体相连接。 [0114] 最下层(1)的导体L1d、L2d的第二端分别经由层间连接导体与第二层(2)的导体L1c、L2c的第二端相连接。第二层(2)的导体L1c、L2c的第一端分别经由层间连接导体与第三层(3)的导体L1b、L2b的第一端相连接。同样，第三层(3)的导体L1b、L2b的第二端分别经由层间连接导体与最上层(4)的导体L1a、L2a的第二端相连接。 [0115] 从图15、图16可知，由第一线状导体L1a、L1b、L1c、L1d构成初级线圈，由第二线状导体L2a、L2b、L2c、L2d构成次级线圈。然后，在输入输出端子P1和P2之间构成初级线圈(L1a、L1b、L1c、L1d)，在输入输出端子P3和P4之间构成次级线圈(L2a、L2b、L2c、L2d)。 [0116] 图17中，构成初级线圈的第一线状导体L1a、L1b、L1c、L1d以实线的椭圆来包围。构成次级线圈的第二线状导体L2a、L2b、L2c、L2d以虚线的椭圆来包围。此处，若俯视以虚线矩形包围的第一区域Z1，则该第一区域Z1中，以在第一线状导体L1a和L1b之间夹有第二线状导体L2a、L2b的方式配置这些导体图案。若俯视以虚线矩形包围的第二区域Z2，则该第二区域Z2中，以在第二线状导体L2a和L2b之间夹有第一线状导体L1a、L1b的方式配置这些导体图案。 [0117] 图17中，例示了最小部分的第一区域Z1及第二区域Z2，但关于在层方向上相邻的两层，在其它部分也同样存在第一区域Z1及第二区域Z2。 [0118] 工业上的实用性 [0119] 本发明的共模扼流圈能利用于USB、HDMI等高速接口中。此外，作为开关频率较高(例如1MHz以上)的电源电路、高速(例如传输率为600Mbit/sec)的BUS线等滤波器也有用。并且，也能应用于3GHz、5GHz、7.5GHz等GHz频带的高速接口。 [0120] 标号说明 [0121] Ah1 空洞 [0122] Dell、De12 放电电极 [0123] Dg1、Dg3 放电元件 [0124] L1 初级线圈 [0125] L1a～L1n 第一线状导体 [0126] LA1X、LA1Y 第一线状导体 [0127] LB1X、LB1Y 第一线状导体 [0128] L2 次级线圈 [0129] L2a～L2n 第二线状导体 [0130] LA2X、LA2Y 第二线状导体 [0131] LB2X、LB2Y 第二线状导体 [0132] LL1、LL2 层叠部 [0133] P1、P2、P3、P4 输入输出端子 [0134] Se1 放电辅助电极 [0135] Sh11、Sh21 屏蔽层 [0136] Z1 第一区域 [0137] Z2 第二区域 [0138] 10 层叠坯体 [0139] 20 基板 [0140] 21 层间绝缘膜 [0141] 101、102、103 共模扼流圈 |
||||||
QQ群二维码
意见反馈
意见反馈