电子部件及其制造方法 |
|||||||
| 申请号 | CN201410095217.5 | 申请日 | 2014-03-14 | 公开(公告)号 | CN104051125A | 公开(公告)日 | 2014-09-17 |
| 申请人 | TDK株式会社; | 发明人 | 渡边文男; 石川直纯; 神山浩; | ||||
| 摘要 | 本 发明 提供抑制层叠导体图案时各导体层的高度偏差并确保最上层的导体图案的上表面的平坦性的 电子 部件及其制造方法。电子部件具备包含第1导体图案（P1）的第1导体层、 覆盖 第1导体层的第1绝缘层、贯通第1绝缘层而使第1导体图案（P1）的上表面和侧面露出的第1开口（h1）、设置在第1绝缘层上且通过第1开口（h1）而连接于第1导体图案（P1）的包含第2导体图案（P2）的第2导体层。第1开口（h1）的内侧的平面区域即第1开口区域具有形成有第1导体图案（P1）的第1区域、以及未形成有第1导体图案（P1）的第2区域，第2导体图案（P2）埋入到第1开口（h1）的第1区域和第2区域的双方。 | ||||||
| 权利要求 | 1.一种电子部件，其特征在于， |
||||||
| 说明书全文 | 电子部件及其制造方法技术领域背景技术[0002] 作为电子部件之一的共模滤波器作为差动传输线的噪声应对部件而被广泛使用。随着近年来的制造技术的进步，共模滤波器也被提供为非常小型的表面安装型芯片部件（例如参照专利文献1），线圈图案也可以为非常小型且窄间隔。然而，若线圈图案的厚度过薄，则直流电阻增加，因而期望形成尽可能厚的平面线圈图案来防止直流电阻的增加。 [0003] 现有技术文献 [0004] 专利文献 [0005] 专利文献1：日本特开2011-14747号公报 发明内容[0006] 发明所要解决的技术问题 [0007] 在共模滤波器中，在与平面线圈图案同一平面上，也形成有接触孔导体或内部端子电极等的其他导体图案。在要通过镀覆形成厚的线圈图案的情况下，镀覆条件匹配于线圈图案而被最佳化。然而，在这样的镀覆条件下，若同时地形成线圈图案与其他导体图案，则面积比较大的其他导体图案的镀覆生长会过度地进行，存在相同导体层内的导体图案的高度偏差变大这样的问题。 [0008] 特别地，如图12（a）所示，在具有比线圈图案31稍宽的宽度（大的面积）的导体图案32的情况下，发现有导体图案32的上表面的中央部成为隆起的凸图案的倾向。另外，如图12（b）所示，在具有与线圈图案31相比非常宽的宽度（大的面积）的导体图案33的情况下，发现有导体图案33的上表面的外周部附近隆起且中央部相反成为沉降的凹图案的倾向。 [0009] 这样的导体图案的厚度的偏差，如图12（a）、（b）所示，线圈图案31的厚度越厚则越显著，通过重叠层而被进一步强调。若要将存在高度偏差的导体层照原样层叠并实现多层构造，则高度偏差的累积会导致最上层的导体图案的上表面的平坦性显著恶化，最上层的导体图案P2从绝缘层的上表面露出，有引起绝缘不良的担忧。 [0010] 此外，对覆盖导体图案的绝缘层曝光而形成开口时，在成为其基底面的导体图案的上表面有隆起或沉降的情况下，存在这样的问题：在该上表面会导致光的乱反射，曝光装置发生焦点偏移，图案加工精度变坏。出于以上的理由，导体层内的所有导体图案优选为与线圈图案大致相同高度，而且其上表面是平坦的，并且期望其对策。 [0011] 因此，本发明的目的在于，提供可以抑制层叠导体图案时各导体层的导体图案的上表面的高度偏差的电子部件及其制造方法。 [0012] 解决问题的技术手段 [0013] 为了解决上述问题，本发明的电子部件，其特征在于，具备包含第1导体图案的第1导体层、覆盖所述第1导体层的第1绝缘层、贯通所述第1绝缘层而使所述第1导体图案的上表面和侧面露出的第1开口、设置在所述第1绝缘层上且通过所述第1开口而连接于所述第1导体图案的所述上表面和所述侧面的双方的包含第2导体图案的第2导体层，所述第1开口的内侧的平面区域即第1开口区域具有形成有所述第1导体图案的第1区域以及未形成有所述第1导体图案的第2区域，所述第2导体图案埋入到所述第1开口区域的所述第1区域和所述第2区域的双方。 [0014] 根据本发明，第1开口区域以具有与最终的凹凸形状相反的凹凸图案的方式形成第1导体图案，在其上形成第2导体图案，因而能够通过下层的凹凸形状和上层的凹凸形状来抵消，能够抑制各导体层的导体图案的高度偏差，能够使第2导体图案的上表面尽可能平坦。另外，能够将上层的导体图案与下层的导体图案的侧面相连接，因而也能够提高双方的接合强度。 [0015] 在本发明中，优选，所述第1区域是所述开口区域中的除了至少其中央部以外的区域，所述第2区域是所述开口区域中的除了所述第1区域以外的区域。在这种情况下，优选，所述第1导体图案是闭环图案或U字图案，所述第2区域包含所述闭环图案或所述U字图案的内侧的区域。在导体形成面积稍宽的情况下，最上层的导体图案的上表面的中央部容易隆起。然而，在使第1导体图案的形状成为上述那样的情况下，能够使下层的凹形状与上层的凸形状相抵消，能够抑制各导体层的导体图案的高度偏差，能够使上层的导体图案的上表面尽可能平坦。 [0016] 在本发明中，优选，所述第2区域是从所述第1开口区域除去了至少其中央部的区域，所述第1区域是从所述第1开口区域除去了所述第2区域的区域。在这种情况下，优选，所述第1导体图案是岛状图案，所述第2区域包含所述岛状图案的周围的区域。在导体形成面积非常宽的情况下，上层的导体图案的上表面的外周部附近隆起，中央部容易下沉。然而，在使第1导体图案的形状成为上述那样的情况下，能够使下层的凸形状与上层的凹形状相抵消，能够抑制各导体层的导体图案的高度偏差，能够使上层的导体图案的上表面尽可能平坦。 [0017] 优选，所述第1导体层还包含平面线圈图案。在这种情况下，优选，所述平面线圈图案是螺旋形导体，所述第1导体图案连接于所述螺旋形导体的内周端或外周端。若为了减小直流电阻而增厚螺旋形导体等的平面线圈图案的厚度，则形成在与其同一平面上的第1导体图案的凹凸形状被进一步强调，位于其上层的第2导体图案的凹凸形状变得更显著。 然而，在使第1导体图案的形状成为上述那样的情况下，能够使下层的凹形状与上层的凸形状相抵消，并能够使上层的导体图案的上表面尽可能平坦。 [0018] 优选，本发明的电子部件还具备覆盖所述第2导体层的第2绝缘层、贯通所述第2绝缘层而使所述第2导体图案的上表面和侧面露出的第2开口、设置在所述第2绝缘层上且通过所述第2开口而连接于所述第2导体图案的上表面和侧面的双方的第3导体图案，所述第2开口的内侧的平面区域即第2开口区域具备具有在平面视图中与所述第1区域重叠的部分并形成有所述第2导体图案的第3区域、以及未形成有所述第2导体图案的第4区域，所述第3区域具有与所述第1区域不同的大小，所述第3导体图案埋入到所述第2开口区域的所述第3区域和所述第4区域的双方。在3层构造的情况下，最上层的导体图案的凹凸形状变得更显著，但根据本发明，能够通过下层的凹凸形状与上层的凹凸形状来抵消，能够使第3导体图案的上表面尽可能平坦。另外，能够将上层的导体图案与下层的导体图案的侧面相连接，因此能够提高双方的接合强度。 [0019] 在本发明中，优选，所述第1导体层还包含第1螺旋形导体，所述第2导体层还包含与所述第1螺旋形导体磁耦合的第2螺旋形导体。根据该结构，在具有2个螺旋形导体的层叠构造的共模滤波器中，能够实现导体图案的高度偏差的降低以及连接可靠性的提高。 [0020] 另外，本发明的电子部件的制造方法，其特征在于，具备形成包含第1导体图案的第1导体层的工序、形成覆盖所述第1导体层的第1绝缘层的工序、以所述第1导体图案的上表面和侧面露出的方式在所述第1绝缘层形成第1开口的工序、以及在所述第1绝缘层上形成包含第2导体图案的第2导体层并且通过所述第1开口而将所述第2导体图案连接于所述第1导体图案的工序，所述第1开口的内侧的平面区域即第1开口区域具有形成有所述第1导体图案的第1区域、以及未形成有所述第1导体图案的第2区域，所述第2导体图案埋入到所述第1开口区域的所述第1区域和所述第2区域的双方。 [0021] 根据本发明，第1开口区域以具有与最终的凹凸形状相反的凹凸图案的方式形成第1导体图案，在其上形成第2导体图案，因而能够通过下层的凹凸形状和上层的凹凸形状来抵消，能够使第2导体图案的上表面尽可能平坦。另外，能够将上层的导体图案与下层的导体图案的侧面相连接，因而也能够提高双方的接合强度。 [0022] 在本发明中，优选，形成所述第1导体层的工序包含与所述第1导体图案一起形成平面线圈图案的工序。若为了减小直流电阻而增厚螺旋形导体等的平面线圈图案的厚度，则形成在与其同一平面上的第1导体图案的凹凸形状被进一步强调，位于其上层的第2导体图案的凹凸形状变得更显著。然而，在使第1导体图案的形状成为上述那样的情况下，能够使下层的凹形状与上层的凸形状相抵消，能够抑制各导体层的导体图案的高度偏差，并能够使上层的导体图案的上表面尽可能平坦。 [0023] 发明的效果 [0025] 图1是表示本发明的第1实施方式的电子部件即线圈部件1的构造的大致立体图。 [0026] 图2是详细地表示线圈部件1的层构造的大致分解立体图。 [0027] 图3是分解线圈部件1的各层来表示的平面图。 [0028] 图4（a）～（c）是表示用于防止最上层的隆起的导体图案的2层层叠构造的大致平面图以及截面图。 [0029] 图5是表示用于防止最上层的隆起的导体图案的4层层叠构造的大致截面图。 [0030] 图6（a）～（f）是表示图1所示的下层的导体图案的平面布图的变形例的大致平面图。 [0031] 图7（a）～（c）是表示用于防止最上层的凹陷的导体图案的2层层叠构造的大致截面图。 [0032] 图8是表示用于防止最上层的隆起的导体图案的4层层叠构造的大致截面图。 [0033] 图9是表示各导体层的平面布局的其他例子的大致平面图。 [0034] 图10是表示集合基板的平面布局的大致平面图。 [0035] 图11是表示线圈部件1的制造方法的流程图。 [0036] 图12（a）和（b）是表示现有的导体图案的层叠构造的大致截面图。 具体实施方式[0037] 以下，一边参照附图一边对本发明的优选的实施方式进行详细的说明。 [0038] 图1是表示本发明的第1实施方式的电子部件即线圈部件1的构造的大致立体图。 [0039] 如图1所示，本实施方式的线圈部件1是共模滤波器，具备基板10、设置在基板10的一个主面（上表面）的包含共模滤波器元件的薄膜线圈层11、设置在薄膜线圈层11的主面（上表面）的第1～第4凸块电极12a～12d、以及设置在除了凸块电极12a～12d的形成位置以外的薄膜线圈层11的主面的磁性树脂层13。 [0040] 线圈部件1是大致长方体形状的表面安装型芯片部件，具有与长度方向（X方向）相平行的2个侧面10a,10b、以及与长度方向相正交的其他2个侧面10c,10d。第1～第4凸块电极12a～12d设置在线圈部件1的角部，在线圈部件1的外周面也以具有露出面的方式形成。其中，第1凸块电极12a在侧面10a和侧面10c的双方具有露出面，第2凸块电极12b在侧面10b和侧面10c的双方具有露出面。另外，第3凸块电极12c在侧面10a和侧面10d的双方具有露出面，第4凸块电极12d在侧面10b和侧面10d的双方具有露出面。再有，在安装时上下反转，将凸块电极12a～12d侧朝向下来使用。 [0041] 基板10确保线圈部件1的机械强度，并且起到作为共模滤波器的闭磁路的作用。作为基板10的材料，可以使用例如烧结铁氧体等的磁性陶瓷材料。虽然没有特别限定，但芯片尺寸为0605型（0.6×0.5×0.5（mm））时，基板10的厚度可以为0.1～0.3mm左右。 [0042] 薄膜线圈层11是包含设置在基板10与磁性树脂层13之间的共模滤波器元件的层。虽然详细内容在后面叙述，但薄膜线圈层11具有交替地层叠绝缘层和导体图案而形成的多层结构。如此，本实施方式的线圈部件1是所谓的薄膜型，与具有在磁性芯卷绕了导线的构造的绕组型有区别。 [0043] 磁性树脂层13是构成线圈部件1的安装面（底面）的层，与基板10一起保护薄膜线圈层11，并且起到作为线圈部件1的闭磁路的作用。但是，磁性树脂层13的机械强度比基板10小，因而在强度面上是起到辅助的作用的程度。作为磁性树脂层13，可以使用主要含有铁氧体粉的环氧树脂（复合铁氧体）。虽然没有特别限定，但在芯片尺寸是0605时，磁性树脂层13的厚度为0.02～0.1mm左右。 [0044] 图2是详细地表示线圈部件1的层构造的大致分解立体图。另外，图3是分解各层来表示的平面图。 [0045] 如图2所示，薄膜线圈层11具备从基板10侧向磁性树脂层13侧依次层叠的第1～第4绝缘层15a～15d、形成在第1绝缘层15a上的包含第1螺旋形导体16和内部端子电极24a～24d的第1导体层、形成在第2绝缘层15b上的包含第2螺旋形导体17和内部端子电极24a～24d的第2导体层、以及形成在第3绝缘层15c上的包含第1和第2引出导体20,21和内部端子电极24a～24d的第3导体层。在第4绝缘层15d上设置有凸块电极12a～12d，内部端子电极等的导体图案未被形成。 [0046] 第1～第4绝缘层15a～15d使设置在不同导体层的导体图案之间绝缘，并且起到确保形成有导体图案的平面的平坦性的作用。特别地，第1绝缘层15a吸收基板10的表面的凹凸，起到提高螺旋形导体图案的加工精度的作用。作为绝缘层15a～15d的材料，优选使用电气绝缘性和磁气绝缘性优异且微细加工容易的树脂，虽然没有特别限定，但可以使用聚酰亚胺树脂或环氧树脂。 [0047] 第1螺旋形导体16的内周端16a经由贯通第2和第3绝缘层15b,15c的第1接触孔导体18、第1引出导体20和第1内部端子电极24a而连接于第1凸块电极12a。另外，第1螺旋形导体16的外周端16b经由第2内部端子电极24b而连接于第2凸块电极12b。 [0048] 第2螺旋形导体17的内周端17a经由贯通第3绝缘层15c的第2接触孔导体19、第2引出导体21和第4内部端子电极24d而连接于第4凸块电极12d。另外，第2螺旋形导体17的外周端17b经由第3内部端子电极24c而连接于第3凸块电极12c。 [0049] 第1和第2螺旋形导体16,17具有实质上相同的平面形状，而且在平面视图中设置在相同位置。由于第1和第2螺旋形导体16,17重叠，因此在双方之间产生强的磁耦合。第1螺旋形导体16从其内周端16a向外周端16b是逆时针的，第2螺旋形导体17从其外周端17b向内周端17a同样是逆时针的，因而由从第1凸块电极12a向第2凸块电极12b流动的电流所产生的磁通的方向与由从第3凸块电极12c向第4凸块电极12d流动的电流所产生的磁通的方向相同，整体的磁通增强。通过以上的结构，薄膜线圈层11内的导体图案构成共模滤波器。 [0050] 第1和第2螺旋形导体16,17的外形均为圆形螺旋形。圆形螺旋形导体由于高频信号成分的衰减小，因而可以优选作为高频用电感来使用。再有，本实施方式的螺旋形导体16,17是长圆的，但可以是正圆的，也可以是椭圆的。另外，还可以是大致矩形的。 [0051] 第1和第2螺旋形导体16,17优选具有用于减小其直流电阻的某种程度的厚度。螺旋形导体的截面的纵横比（高度/宽度）优选为1以上。 [0052] 在第1～第4绝缘层15a～15d的中央区域即在第1和第2螺旋形导体16,17的内侧，设置有贯通第1～第4绝缘层15a～15d的开口hg，在开口hg的内部，设置有用于形成磁路的通孔磁性体14。通孔磁性体14优选由与磁性树脂层13相同的材料构成且与其一体地形成。 [0053] 第1和第2引出导体20,21形成在第3绝缘层15c的表面。第1引出导体20的一端连接于接触孔导体18的上端，另一端连接于内部端子电极24a。另外，第2引出导体21的一端连接于接触孔导体19的上端，另一端连接于内部端子电极24d。 [0054] 在构成薄膜线圈层11的表层的第4绝缘层15d上分别设置有第1～第4凸块电极12a～12d。第1～第4凸块电极12a～12d是外部端子电极，分别连接于内部端子电极24a～24d。再有，在本说明书中，“凸块电极”与通过使用倒装芯片（flip chip）键合来对Cu、Au等的金属球热压接而形成的电极不同，是指通过镀覆处理而形成的厚膜镀覆电极。凸块电极的厚度为与磁性树脂层13的厚度同等或其以上，可以为0.02～0.1mm左右。即，凸块电极12a～12d的厚度比薄膜线圈层11内的导体图案厚，特别地，具有薄膜线圈层11内的螺旋形导体图案的5倍以上的厚度。 [0055] 第1～第4凸块电极12a～12d的平面形状实质上是相同的。根据该结构，线圈部件1的底面的凸块电极图案具有对称性，因而能够提供在安装的方向性上无制约且外表美观的端子电极图案。 [0056] 在第4绝缘层15d上，与第1～第4凸块电极12a～12d一起形成有磁性树脂层13。磁性树脂层13以埋在凸块电极12a～12d的周围的方式设置。与磁性树脂层13相接的凸块电极12a～12d的侧面优选是无边缘的曲面形状。磁性树脂层13在形成凸块电极12a～12d后通过流入复合铁氧体的膏体而形成，但若此时在凸块电极12a～12d的侧面存在边缘起作用了的角部则在凸块电极的周围未完全填充有膏体，容易处于包含气泡的状态。然而，在凸块电极12a～12d的侧面是曲面的情况下，具有流动性的树脂一直遍布到角落，因而能够形成不包含气泡的致密的磁性树脂层13。而且，磁性树脂层13与凸块电极 12a～12d的紧贴性提高，因而能够提高对凸块电极12a～12d的加强性。 [0057] 在第2绝缘层15b还设置有与第1～第4内部端子电极24a～24d相对应的开口ha～hd和与第1接触孔导体18相对应的开口he。开口ha～he是为了确保上下导体层间的电连接而设置的开口。形成在第2绝缘层15b上的内部端子电极24a～24d的一部分埋入到设置在其正下方的第2绝缘层15b的开口ha～hd的内部（参照图4（c）），由此与第1绝缘层15a上的内部端子电极24a～24d电连接。再有，在第1绝缘层15a不设置与内部端子电极相对应的开口ha～hd。 [0058] 在第3绝缘层15c，除了开口ha～he，还设置有与第2接触孔导体19相对应的开口hf。形成在第3绝缘层15c上的内部端子电极24a～24d的一部分埋入到设置在其正下方的第3绝缘层15c的开口ha～hd的内部（参照图4（c）），由此与第2绝缘层15b上的内部端子电极24a～24d电连接。 [0059] 在第4绝缘层15d设置有开口ha～hd，但不设置与第1和第2接触孔导体18,19相对应的开口he,hf。凸块电极12a～12d的一部分埋入到第4绝缘层15d的开口ha～hd的内部。由此，凸块电极12a～12d经由形成在第4绝缘层15d的开口ha～hd而分别连接于第3绝缘层15c上的内部端子电极24a～24d的上表面。 [0060] 如图3所示，形成在第3的绝缘层15c上的接触孔导体18,19以及内部端子电极24a～24d形成在其所期望的形成区域的整个面。相对于此，形成在第2绝缘层15b上的接触孔导体18,19以及内部端子电极24a～24d，与形成在第3的绝缘层15c上的相比，成为排除了中央部的导体的甜甜圈（doughnut）形状。此外，形成在作为下层的第1绝缘层15a上的接触孔导体18,19以及内部端子电极24a～24d，与形成在第2绝缘层15b上的相比，环的导体宽度变细（中央的导体非形成区域的面积变大）。 [0061] 接触孔导体18,19以及内部端子电极24a～24d是具有比较宽的面积的导体图案，因而镀层容易在其中央部生长，若在从最下层到最上层的所有导体层形成在所期望的形成区域的整个面，则导体图案的厚度的增加被强调，在最上层的导体图案的上表面容易产生隆起。特别地，为了减小直流电阻而增加螺旋形导体16,17的厚度（提高纵横比）的情况下，与其同时形成的接触孔导体18,19或内部端子电极24a～24d的厚度也变厚，其面内偏差也容易变大。即，最上层的导体图案的上表面的隆起变得显著。然而，如本实施方式所述通过在下层的导体图案的平面方向的中央部设置空洞且越往上层越缓慢地减小空洞的平面尺寸，能够提高最上层的上表面的平坦性。 [0062] 以下，就用于防止最上层的隆起的导体图案的层叠构造进行详细的说明。 [0063] 图4（a）～（c）是表示用于防止最上层的隆起的导体图案的2层层叠构造的大致平面图以及截面图，（a）是下层（第1层）的导体图案的平面形状，（b）是上层（第2层）的导体图案的平面形状，（c）是沿着（a）和（b）的X1-X1’线的截面图。再有，虽然在以下的例子中令导体图案的形状为矩形，但如图2和图3所示的接触孔导体18,19或内部端子电极24a～24d那样，导体图案的平面形状不限定于矩形，可以匹配于其功能或配置来任意设定。 [0064] 如图4（a）～（c）所示，下层（第1导体层LC1）的导体图案P1（第1导体图案）形成在规定的导体形成区域S1内，其平面形状是在其中央具有空洞部C1的甜甜圈形状（闭环形状）。导体图案P1的周围由绝缘层LI1覆盖，从贯通绝缘层LI1的开口h1（第1开口）露出。 [0065] 在图4（a）中，由虚线表示的开口h1的内侧的平面区域（第1开口区域）具有形成有由阴影表示的导体图案P1的区域（第1区域）、以及未形成有导体图案P1的区域（第2区域）。第1区域是第1开口区域中除了其中央部的空洞部C1以外的区域，第2区域是开口区域中除了第1区域以外的区域即空洞部C1。 [0066] 重叠设置于下层的导体图案P1的上层（第2导体层LC2）的导体图案P2（第2导体图案）形成在其导体形成区域S2的整个面，导体图案P2在平面视图中覆盖导体图案P1的整个面。导体图案P2的一部分也埋入到导体图案P1的中央的空洞部C1的内部。即，导体图案P2埋入到开口h1的第1区域和第2区域的双方。在导体图案P2的周围填充有绝缘层LI2。 [0067] 如图12（a）所示，在将各导体层的导体图案形成在其形成区域的整个面的情况下，因镀覆电流的集中而容易产生隆起，成为越往上层隆起越被强调的形状。然而，如图4所示，在下层的导体图案P1的中央设置空洞部C1且导体图案P1的中央凹陷的情况下，下层的凹陷与上层的隆起相抵消，因而能够使上层的导体图案P2的上表面大致平坦。 [0068] 在图4所示的层叠构造的形成中，首先，在第1导体形成区域S1形成导体图案P1，在其上形成绝缘层LI1，在绝缘层LI1形成开口h1而使导体图案P1露出。此时，导体图案P1的上表面和侧面从开口h1露出。接着，在绝缘层LI1的上表面中的在平面视图中与第1导体形成区域S1重叠的第2导体形成领域S2，形成导体图案P2。导体图案P2在平面视图中以覆盖导体图案P1的整个面的方式形成，由此将第1导体图案P1与第2导体图案P2相连接。 [0069] 图5是表示用于防止最上层的隆起的导体图案的4层层叠构造的大致截面图。 [0070] 如图5所示，在导体图案的层叠数更多的情况下，只要导体图案的空洞部的面积越往上层越缓慢缩小即可。即，第1～3层的导体图案P1～P3的平面形状是在其中央分别具有空洞部C1～C3的甜甜圈形状，第2层的导体图案P2的空洞部C2的大小比第1层的小，第3层的导体图案P3的空洞部C3的大小比第2层的小。最上层即第4层的导体图案P4形成在其形成区域S4的整个面，其一部分埋入到导体图案P3的空洞部C3的内部。如此，即使在导体图案的层叠数增加的情况下，最下层的有意图的凹陷随着往上层而慢慢平坦化，因而能够使最上层的导体图案的上表面大致平坦。 [0071] 图6（a）～（f）是表示图4所示的下层的导体图案的平面布图的变形例的大致平面图。 [0072] 图6（a）和（b）所示的下层的导体图案P1与图4（a）同样地是在矩形图案的中央具有空洞部C1的闭环图案。其中，图6（a）中，形成在导体图案P1上的绝缘层LI1的开口h1不向导体图案P1的外周的外侧突出而收纳在内侧。另外，图6（b）中，形成在其上的绝缘层的开口h1以比导体图案P1的外周更向外侧突出的方式形成。这里，开口h1突出的方向是与导体图案P1的长度方向相正交的方向（Y方向）。 [0073] 图6（c）和（d）所示的下层的导体图案P1是与矩形图案的长度方向相平行的一边被切开而成的大致U字图案。该U字图案也可以视为在矩形图案的中央具有空洞部C1的图案之一。其中，图6（c）中，形成在其上的绝缘层的开口h1以收纳在导体图案P1的外周的内侧的方式形成。另外，图6（d）中，形成在其上的绝缘层的开口h1以比导体图案P1的外周更向外侧突出的方式形成。这里，开口h1突出的方向是存在导体图案P1的切口的方向。 [0074] 图6（e）和（f）所示的下层的导体图案P1是与矩形图案的长度方向相正交的一边被切开而成的大致U字图案。该U字图案也可以视为在矩形图案的中央具有空洞部C1的图案之一。其中，图6（e）中，形成在其上的绝缘层的开口h1以收纳在导体图案P1的外周的内侧的方式形成。另外，图6（f）中，形成在其上的绝缘层的开口h1以比导体图案P1的外周更向外侧突出的方式形成。这里，开口h1突出的方向是存在导体图案P1的切口的方向。 [0075] 图6（a）～（f）的任一个中，下层的导体图案P1均成为在其中央具有空洞部C1的形状，因而即使将重叠设置在其上的上层的导体图案形成在该形成区域的整个面，上层的导体图案的上表面的隆起也会被抑制，因而能够使最上层的导体图案的上表面大致平坦。另外，上层的导体图案不仅与下层的导体图案的上表面相接而且也与侧面相接，因而能够提高双方的接合强度。特别地，在图6（b）、（d）、（f）中，扩大开口h1而不仅使下层的导体图案P1的内侧的侧面露出而且使外侧的侧面也露出，因而能够进一步提高双方的接合强度。 [0076] 以下，就用于防止最上层的凹陷的导体图案的层叠构造进行详细地说明。 [0077] 图7（a）～（c）是表示用于防止最上层的凹陷的导体图案的2层层叠构造的大致截面图，（a）是下层（第1层）的导体图案的平面形状，（b）是上层（第2层）的导体图案的平面形状，（c）是沿着（a）和（b）的X1-X1’线的截面图。再有，在以下的例子中也令导体图案的形状为矩形，但如图2和图3所示的接触孔导体18,19或内部端子电极24a～24d那样，导体图案的平面形状不限定于矩形，可以匹配于其功能或配置来任意设定。 [0078] 如图7（a）～（c）所示，下层（第1导体层LC1）的导体图案P1（第1导体图案）形成在规定的导体形成区域S1内，其平面形状是仅形成在导体形成区域S1的大致中央的岛状图案。再有，该岛状图案不是全周由绝缘区域包围的孤岛状图案而是半岛状图案。岛状图案朝向其形成区域的外层而向一个方向引出。由于仅在形成区域的中央形成有导体图案，因此可以说在周围具有空洞部C1。导体图案P1的周围由绝缘层LI1覆盖，并从贯通绝缘层LI1的开口h1（第1开口）露出。 [0079] 在图7（a）中，由虚线表示的开口h1的内侧的平面区域（第1开口区域）具有形成有由阴影表示的导体图案P1的区域（第1区域）、以及未形成有导体图案P1的区域（第2区域）。第2区域是第1开口区域中的除了至少其中央部以外的区域即空洞部C1，第1区域是开口区域中的除了第2区域以外的区域。 [0080] 重叠设置在下层的导体图案P1的上层（第2导体层LC2）的导体图案P2（第2导体图案）形成在其导体形成区域S2的整个面，导体图案P2在平面视图中覆盖导体图案P1的整个面。导体图案P2的一部分埋入到导体图案P1的周围的空洞部C1的内部。即，导体图案P2埋入到开口h1的第1区域和第2区域的双方。在导体图案P2的周围填充有绝缘层LI2。 [0081] 如图12（b）所示，在将各导体层的导体图案形成在该宽的形成区域的整个面的情况下成为在中央容易产生凹陷且越往上层凹陷越被强调的形状。然而，如图7所示，在下层的导体图案P1的周围设置空洞部C1，在导体图案P1的中央相对隆起的情况下，下层的隆起与上层的凹陷相抵消，因而能够使上层的导体图案P2的上表面大致平坦。 [0082] 图8是表示用于防止最上层的凹陷的导体图案的4层层叠构造的大致截面图。 [0083] 如图8所示，在导体图案的层叠数更多的情况下，只要导体图案的面积越往上层越慢慢扩大即可。即，第1～3层的导体图案P1～P3的平面形状是仅形成在其中央且在其周围分别具有空洞部C1～C3的隆起形状，第2层的导体图案P2的大小比第1层的大，第3层的导体图案P3的大小比第2层的更大。最上层即第4层的导体图案P4形成在该形成区域S4的整个面，其一部分也埋入到导体图案P3的周围的空洞部C3的内部。即使像这样在导体图案的层叠数增加的情况下，最下层的有意图的凹陷随着往上层而慢慢平坦化，因而能够使最上层的导体图案的上表面大致平坦。 [0084] 导体图案的高度的面内偏差随着其平面尺寸而不同。在导体图案的平面尺寸（特别是最小宽度）是比螺旋形导体的线宽稍宽的程度的情况下，导体图案的最上层的上表面，中央部容易隆起。然而，在导体图案的平面尺寸足够大的情况下，导体图案的最上层的上表面，中央部容易凹陷。若面积过大，则镀覆电流有流到端部的倾向，因而镀层向端部集中而厚度增加。因此，成为端部隆起且中央部相对凹陷的形状。在任一种情况下，仅单单层叠导体图案均难以使其最上层的上表面平坦，因此，在本发明中，通过使下层的导体图案成为以下所示的适当形状（隆起防止图案或凹陷防止图案）来确保最上层的平坦性。 [0085] 采用图4～图6所示的隆起防止图案以及图7和图8所示的凹陷防止图案的哪一个，只要根据按现有的方法实际上进行试做时的结果来进行判断即可，例如，就相对于螺旋形导体的线宽具有1.5～4倍左右的宽度的导体图案，可以采用“隆起防止图案（闭环图案或U字图案）”，就相对于螺旋形导体的线宽具有4倍以上的宽度的导体图案，可以采用“凹陷防止图案”。 [0086] 接触孔导体18,19是形成在螺旋形导体16,17的内层这样非常受限的范围内的导体，在设置通孔磁性体14的情况下其形成范围被进一步限定。因此，接触孔导体18,19的面积比较小，在最上层容易产生隆起。因此，优选在接触孔导体18,19采用隆起防止图案。 [0087] 相对于此，内部端子电极24a～24d设置在螺旋形导体16,17的外侧，可以比接触孔导体18,19形成得更大。另外，在集合基板上形成多个元件的量产工艺中，在相邻接的元件间形成共同大小的内部端子电极的情况下，内部端子电极的面积变得非常大。如此，内部端子的面积比较大，在最上层容易产生凹陷的情况下，优选在内部端子电极24a～24d采用凹陷防止图案。 [0088] 但是，在增大螺旋形导体16,17的环尺寸或省略通孔磁性体14的情况下，能够形成比较大的接触孔导体18,19，因而在这种情况下，优选在接触孔导体18,19采用凹陷防止图案。另外，在增大螺旋形导体16,17的环尺寸而使内部端子电极24a～24d的形成区域非常受限定的情况下，内部端子电极24a～24d的面积变小，因而在这种情况下，优选在内部端子电极24a～24d采用隆起防止图案。 [0089] 图9是表示各导体层的平面布局的其他例子的大致平面图。如图所示，在省略螺旋形导体16,17的内侧的通孔磁性体14（参照图3）而增大接触孔导体18,19的尺寸的情况下，优选在接触孔导体18,19采用凹陷防止图案。 [0090] 图10是表示集合基板的平面布局的大致平面图。如图所示，在内部端子电极24a～24d位于相邻接的4个元件的角部的情况下，作为它们被一体化了的集合端子电极BB而形成，其面积变得非常大。在这种情况下，优选对于集合端子电极BB采用凹陷防止图案。 [0091] 图11是表示线圈部件1的制造方法的流程图。 [0092] 线圈部件1的制造中，首先准备磁性晶片（步骤S11），在磁性晶片的表面形成布局有多个共模滤波器元件的薄膜线圈层11（步骤S12）。 [0093] 薄膜线圈层11在形成绝缘层后，可以通过重复在绝缘层的表面形成导体图案的工序来形成。以下，就薄膜线圈层11的形成工序进行详细的说明。 [0094] 在薄膜线圈层11的形成中，首先在形成绝缘层15a后，在绝缘层15a上形成第1螺旋形导体16和内部端子电极24a～24d。接着，在绝缘层15a上形成绝缘层15b后，在绝缘层15b上形成第2螺旋形导体17和内部端子电极24a～24d。接着，在绝缘层15b上形成绝缘层15c后，在绝缘层15c上形成第1和第2引出导体20,21和内部端子电极24a～24d。此外，在绝缘层15c上形成绝缘层15d（参照图2）。 [0095] 这里，各绝缘层15a～15d可以通过在基底面旋涂感光性树脂或粘贴感光性树脂并对其曝光和显影来形成。特别地，在第1绝缘层15a形成有开口hg，在第2绝缘层15b形成有开口ha～he,hg，在第3绝缘层15c形成有开口ha～hg，在第4绝缘层15d形成有开口ha～hd和开口hg。 [0097] 此时，用于形成触孔导体18,19的开口（贯通孔）he,hf的内部由镀覆材料填埋，由此形成有接触孔导体18,19。另外，用于形成内部端子电极24a～24d的开口ha～hd的内部也由镀覆材料填埋，由此形成有内部端子电极24a～24d。 [0098] 接着，在薄膜线圈层11的表层即绝缘层15d上形成凸块电极12a～12d的集合体即凸块电极12（步骤S13）。凸块电极12的形成方法中，首先在绝缘层15d的整个面由溅射法形成基底导体层。作为基底导体层的材料，可以使用Cu等。其后，通过粘贴干膜并进行曝光和显影，选择性地除去位于要形成凸块电极12a～12d和第1和第2引出导体20,21的位置的干膜并形成干膜层，使基底导体层露出。再有，凸块电极的形成不限定于使用了干膜的方法。 [0099] 此外，通过进行电解镀，使基底导体层的露出部分生长，从而形成壁厚的凸块电极12a～12d的集合体。此时，形成在绝缘层15d的开口ha～hd的内部由镀覆材料填埋，由此凸块电极12a～12d与内部端子电极24a～24d被电连接。 [0100] 其后，通过除去干膜层，蚀刻整个面并除去不要的基底导体层，从而完成大致柱状的凸块电极12。在该例子中，大致柱状的凸块电极12作为共同的电极形成于在X方向和Y方向上相邻接的4个芯片部件，但也可以分别形成凸块电极。凸块电极12被后面所述的切割（dicing）分割成4部份，由此形成有与各元件相对应的各个凸块电极12a～12d。 [0101] 接着，在形成有凸块电极12的磁性晶片上填充复合铁氧体的膏体，并使其硬化，形成磁性树脂层13（步骤S14）。另外，通过将复合铁氧体的膏体也填充于开口hg的内部，从而同时形成通孔磁性体14。此时，为了可靠地形成磁性树脂层13而填充有大量的膏体，由此凸块电极12处于埋没在磁性树脂层13内的状态。因此，直至凸块电极12的上表面露出为止研磨磁性树脂层13并成为规定的厚度，并且将表面平滑化（步骤S15）。此外，对于磁性晶片也以成为规定的厚度的方式进行研磨（步骤S15）。 [0102] 其后，通过磁性晶片的切割将各共模滤波器元件单片化（芯片化）（步骤16）。此时，如图10所示，在X方向上延伸的切断线D1和在Y方向上延伸的切断线D2通过凸块电极12的中央，所得到的凸块电极12a～12d的切断面露出于芯片化后的部件（芯片部件）的侧面。凸块电极12a～12d的2个侧面在安装时成为焊料圆角的形成面，因而能够提高焊料安装时的固着强度。 [0103] 接着，进行芯片部件的滚筒研磨来除去边缘后（步骤S17），进行电镀（步骤S18），由此完成图1所示的凸块电极12a～12d。通过像这样对芯片部件的外表面进行滚筒研磨，能够制造不易产生芯片切口等的破损的线圈部件。另外，由于对露出于芯片部件的外周面的凸块电极12a～12d的表面进行镀覆处理，因此，能够使凸块电极12a～12d的表面成为平滑面。 [0104] 如以上说明的那样，根据本实施方式的电子部件及其制造方法，能够简易且低成本地制造可以抑制层叠导体图案时各导体层的导体图案的上表面的高度偏差的电子部件。另外，在凸块电极12a～12d的周围形成磁性树脂层13，因而能够加强凸块电极12a～12d，并能够防止凸块电极12a～12d的剥离等。另外，本实施方式的线圈部件1的制造方法通过对凸块电极12a～12d进行镀覆而形成，因而能够提供比例如由溅射形成的情况加工精度更高且更稳定的外部端子电极。此外，能够谋求工数的削减和低成本化。 [0105] 本发明不限定于以上的实施方式，可以在不偏离本发明的主旨的范围内增加各种变更，可以说这些也包含在本发明中。 [0106] 例如，在上述实施方式中，在凸块电极的周围填充磁性树脂层，但在本发明中，不限定于磁性树脂层，也可以是无磁性的单纯的绝缘体层。另外，也可以省略通孔磁性体14。 [0107] 另外，在上述实施方式中，列举了3层导体层构造的薄膜线圈层11作为例子，但在本发明中，导体层的层叠数可以是几个，不限定于3层构造。另外，在上述实施方式中，作为线圈部件，列举了共模滤波器为例，但本发明不限定于共模滤波器，可以应用于例如变压器或电源系线圈等其他各种线圈部件。此外，不限于线圈部件，也可以应用于由镀覆形成有薄膜图案的各种电子部件。 [0108] 符号的说明 [0109] 1 线圈部件（电子部件） [0110] 10 基板 [0111] 10a,10b,10c,10d 侧面 [0112] 11 薄膜线圈层 [0113] 12,12a～12d 凸块电极 [0114] 13 磁性树脂层 [0115] 14 通孔磁性体 [0116] 15a～15d 绝缘层 [0117] 16,17 螺旋形导体 [0118] 16a,17a 螺旋形导体的内周端 [0119] 16b,17b 螺旋形导体的外周端 [0120] 18,19 接触孔导体 [0121] 20,21 引出导体 [0122] 24a～24d 内部端子电极 [0123] BB 集合端子电极 [0124] C1-C3 空洞部 [0125] D1,D2 切断线 [0126] LC1,LC2 导体层 [0127] LI1,LI2 绝缘层 [0128] P1～P4 导体图案 [0129] S1～S4 导体形成区域 [0130] h1 开口 [0131] ha～hg 开口 |
||||||
QQ群二维码
意见反馈
意见反馈