1.一种集成结构，其特征在于包括：
衬底；
第一MOS晶体管，覆在所述衬底之上并且包括通过第一栅极电介质与所述衬底分离的第一可控栅极区域；
第二MOS晶体管，邻近所述第一MOS晶体管并且包括通过所述第一栅极电介质与所述衬底分离的第二可控栅极区域；以及
公共传导区域，覆在第一栅极区域和第二栅极区域之上并且通过第二栅极电介质与所述第一栅极区域和所述第二栅极区域分离，所述公共传导区域包括定位在所述第一栅极区域和所述第二栅极区域的部分之上的连续元件以及从所述连续元件朝向所述衬底向下延伸直到所述第一栅极电介质的分支，所述分支被定位在所述第一栅极区域与所述第二栅极区域之间并且与所述第一栅极区域和所述第二栅极区域二者都间隔开。
2.根据权利要求1所述的结构，其特征在于所述第一栅极区域和所述第二栅极区域对准。
3.根据权利要求1所述的结构，其特征在于到所述第一栅极区域和所述第二栅极区域的两个面对的轮廓的衬底上的正交突出不具有圆形部分。
4.根据权利要求1所述的结构，其特征在于所述第二栅极电介质包括夹置在两个二氧化硅层之间的氮化硅层。
5.根据权利要求1所述的结构，其特征在于所述第一栅极区域和所述第二栅极区域以及所述公共传导区域包括多晶硅。
6.根据权利要求1所述的结构，其特征在于每个栅极区域横向地延伸到所述公共传导区域的所述连续元件之外。
7.根据权利要求6所述的结构，其特征在于进一步包括与所述第一栅极区域进行电接触的第一导电接触焊盘以及与所述第二栅极区域进行电接触的第二导电接触焊盘，所述公共传导区域被定位在 所述第一导电接触焊盘和所述第二导电接触焊盘之间。
8.根据权利要求7所述的结构，其特征在于进一步包括与所述公共传导区域电接触的附加导电接触焊盘。
9.一种存储器设备，其特征在于包括：
存储器平面，包含存储器单元的行和列，每个存储器单元包括耦合在一起的SRAM基本存储器单元和非易失性基本存储器单元；以及
控制器，被配置为管理所述存储器平面；
其中每个非易失性基本存储器单元包括浮置栅极晶体管；以及
其中每个SRAM基本存储器单元和/或所述控制器包括集成结构，所述集成结构包括：
第一MOS晶体管，包括覆在第一栅极电介质之上的分离的第一可控栅极区域；第二MOS晶体管，邻近所述第一MOS晶体管并且包括覆在所述第一栅极电介质之上的第二可控栅极区域；以及公共传导区域，覆在第一栅极区域和第二栅极区域之上并且通过第二栅极电介质与所述第一栅极区域和所述第二栅极区域分离，所述公共传导区域包括定位在所述第一栅极区域和所述第二栅极区域的部分之上的连续元件以及从所述连续元件向下延伸直到所述第一栅极电介质的分支，所述分支被定位在所述第一栅极区域和所述第二栅极区域之间并且与所述第一栅极区域和所述第二栅极区域间隔开。
10.根据权利要求9所述的设备，其特征在于每个SRAM基本存储器单元包括所述集成结构。
11.根据权利要求10所述的设备，其特征在于每个SRAM基本存储器单元包括两个交叉耦合的反相器，所述第一MOS晶体管和所述第二MOS晶体管形成所述交叉耦合的反相器的两个pMOS晶体管。
12.根据权利要求11所述的设备，其特征在于所述集成结构的每个栅极区域横向地延伸到所述公共传导区域的所述连续元件之外，所述集成结构进一步包括与所述第一栅极区域进行电接触的第 一导电接触焊盘、与所述第二栅极区域进行电接触的第二导电接触焊盘以及与所述公共传导区域进行电接触的第三导电接触焊盘，所述公共传导区域被定位在所述第一导电接触焊盘与所述第二导电接触焊盘之间。
13.根据权利要求12所述的设备，其特征在于所述第三导电接触焊盘被连接到配置为提供电源电压或者地的参考电压节点。
14.根据权利要求9所述的设备，其特征在于所述控制器包括所述集成结构。
15.根据权利要求14所述的设备，其特征在于所述控制器包括解码器，所述解码器包括所述集成结构。
16.根据权利要求15所述的设备，其特征在于所述解码器包括行解码器。
17.根据权利要求15所述的设备，其特征在于所述解码器包括列解码器。
18.根据权利要求9所述的设备，其特征在于每个存储器单元包括耦合在电源端与所述SRAM基本存储器单元之间的单个非易失性基本存储器单元，所述非易失性基本存储器单元的所述浮置栅极晶体管是可控的，使得在用于将存储在所述SRAM基本存储器单元中的数据编程到所述非易失性基本存储器单元中的操作期间所述浮置栅极晶体管被关断。
19.根据权利要求9所述的设备，其特征在于每个存储器单元包括两个非易失性基本存储器单元，每个所述非易失性基本存储器单元包括浮置栅极晶体管，所述浮置栅极晶体管具有连接到电源端的第一传导电极和耦合到第一控制线的控制电极，所述非易失性基本存储器单元的所述浮置栅极晶体管的第二传导电极通过可控互连级被分别耦合到所述SRAM基本存储器单元的两个反相器的输出，所述浮置栅极晶体管是可控的，使得在用于将存储在所述SRAM基本存储器单元中的数据编程到所述非易失性基本存储器单元中的差异操作期间所述浮置栅极晶体管被关断。