掩膜板、采用掩膜板制作阵列基板的方法、阵列基板 |
|||||||
| 申请号 | CN201210306678.3 | 申请日 | 2012-08-24 | 公开(公告)号 | CN102819183A | 公开(公告)日 | 2012-12-12 |
| 申请人 | 京东方科技集团股份有限公司; 北京京东方显示技术有限公司; | 发明人 | 廖燕平; 吕敬; 邵喜斌; 尹大根; 王英; 张振宇; | ||||
| 摘要 | 本 发明 提供一种掩膜板、采用掩膜板制作阵列 基板 的方法、阵列基板，属于 液晶 显示领域。其中，该掩膜板应用于拼接曝光制作阵列基板，所述掩膜板包括相互平行的2n+1个掩膜图形，每个掩膜图形包括有对应阵列基板的数据 信号 线的遮光图案，其中，相邻掩膜图形之间的所述遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的所述遮光图案为非对称的。本发明的技术方案能实现数据信号线在阵列基板中间断开，从而把一 块 完整的显示屏从驱动上分成相独立的上半部分和下半部分，实现在 像素 充电时间一定的条件下，提高液晶 显示面板 的图像扫描 帧 速，或者在液晶显示面板的图像扫描帧速一定的条件下，增大像素充电时间。 | ||||||
| 权利要求 | 1.一种掩膜板，应用于拼接曝光制作阵列基板，其特征在于，所述掩膜板包括依次排布、相互平行的2n+1个掩膜图形，n为任一自然数，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的所述遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的所述遮光图案为非对称的。 |
||||||
| 说明书全文 | 掩膜板、采用掩膜板制作阵列基板的方法、阵列基板技术领域背景技术[0002] 在通常的液晶显示面板阵列设计中，阵列图形是完全被包含在一张掩模板内的。在曝光过程中，一次曝光就能形成一个完整的阵列图形，并且所形成的阵列图形与掩膜板中的图形一致。 [0003] 在采用现有技术中的掩膜板制作阵列基板时，阵列基板的数据信号线是相连的，这样采用该阵列基板的液晶显示面板一次只能输入一个数据信号，导致在像素充电时间一定的条件下，液晶显示面板的图像扫描帧速比较低；或者在液晶显示面板的图像扫描帧速一定的条件下像素充电时间比较短。 发明内容[0004] 本发明要解决的技术问题是提供一种掩膜板、采用掩膜板制作阵列基板的方法及阵列基板，能够在像素充电时间一定的条件下，提高液晶显示面板的图像扫描帧速；或者在液晶显示面板的图像扫描帧速一定的条件下，增大像素充电时间。 [0005] 为解决上述技术问题，本发明的实施例提供技术方案如下： [0006] 一方面，提供一种掩膜板，应用于拼接曝光制作阵列基板，其特征在于，所述掩膜板包括依次排布、相互平行的2n+1个掩膜图形，n为任一自然数，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的所述遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的所述遮光图案为非对称的。 [0007] 进一步地，所述掩膜板包括依次排布的第一掩膜图形、第二掩膜图形和第三掩膜图形，所述第二掩膜图形两侧的所述遮光图案为非对称的。 [0008] 本发明实施例还提供了一种阵列基板，所述阵列基板包括依次排布、相互平行的2m个与掩膜图形对应的图形区域，m为任一自然数，相邻图形区域之间存在拼接区域；所述阵列基板中间两图形区域之间的拼接区域中，所述阵列基板的数据信号线为断开的。 [0009] 进一步地，所述阵列基板包括依次排布的第一图形区域、第二图形区域、第三图形区域和第四区域，在所述第二图形区域和第三图形区域之间的拼接区域中，所述阵列基板的数据信号线为断开的。 [0010] 进一步地，所述阵列基板由掩膜板拼接曝光形成，所述掩膜板包括依次排布、相互平行的2n+1个掩膜图形，n为任一自然数，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的所述遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的所述遮光图案为非对称的。 [0011] 进一步地，所述掩膜板包括依次排布的第一掩膜图形、第二掩膜图形和第三掩膜图形，所述第二掩膜图形两侧的所述遮光图案为非对称的。 [0012] 本发明实施例还提供了一种采用掩膜板制作阵列基板的方法， [0013] 所述掩膜板包括依次排布、相互平行的2n+1个掩膜图形，n为任一自然数，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的所述遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的所述遮光图案为非对称的，所述制作阵列基板的方法包括： [0014] 利用前n个掩膜图形依次完成n次曝光，得到阵列基板的n个第一图形区域，每个第一图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0015] 利用第n+1个掩膜图形进行曝光，得到阵列基板的第二图形区域，所述第二图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0016] 再次利用第n+1个掩膜图形进行曝光，得到阵列基板的第三图形区域，所述第三图形区域的遮光图案与所述第二图形区域的遮光图案不存在重叠； [0017] 利用第n+2个到第2n+1个掩膜图形依次完成n次曝光，得到阵列基板的n个第四图形区域，所述第三图形区域的遮光图案与相邻的第四图形区域的遮光图案存在重叠。 [0018] 进一步地，所述制作阵列基板的方法具体包括： [0019] 步骤a：遮挡住其他2n个掩膜图形，利用第一个掩膜图形进行曝光； [0020] 步骤b：移动掩膜板，遮挡住其他2n个掩膜图形，利用下一个掩膜图形进行曝光； [0021] 步骤c：重复上述步骤b，直至利用前n个掩膜图形依次完成n次曝光，得到阵列基板的n个第一图形区域，每个第一图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0022] 步骤d：移动掩膜板，遮挡住其他2n个掩膜图形，利用第n+1个掩膜图形进行曝光，得到阵列基板的第二图形区域，所述第二图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0023] 步骤e：移动掩膜板，遮挡住其他2n个掩膜图形，再次利用第n+1个掩膜图形进行曝光，得到阵列基板的第三图形区域，所述第三图形区域的遮光图案与所述第二图形区域的遮光图案不存在重叠； [0024] 步骤f：移动掩膜板，遮挡住其他2n个掩膜图形，利用第n+2个掩膜图形进行曝光； [0025] 步骤g：移动掩膜板，遮挡住其他2n个掩膜图形，利用下一个掩膜图形进行曝光； [0026] 步骤h：重复上述步骤g，直至利用第n+2个到第2n+1个掩膜图形依次完成n次曝光，得到阵列基板的n个第四图形区域，所述第三图形区域的遮光图案与相邻的第四图形区域的遮光图案存在重叠。 [0027] 进一步地， [0028] 所述掩膜板包括依次排布的第一掩膜图形、第二掩膜图形和第三掩膜图形组成，所述第二掩膜图形两侧的所述遮光图案为非对称的，所述制作阵列基板的方法包括： [0029] 第一次曝光工艺，遮挡住第二掩膜图形和第三掩膜图形，利用第一掩膜图形进行曝光，得到阵列基板的第一图形区域； [0030] 第二次曝光工艺，移动掩膜板，遮挡住第一掩膜图形和第三掩膜图形，利用第二掩膜图形进行曝光，得到阵列基板的第二图形区域，所述第二图形区域的遮光图案与所述第一图形区域的遮光图案存在部分重叠； [0031] 第三次曝光工艺，移动掩膜板，遮挡住第一掩膜图形和第三掩膜图形，利用第二掩膜图形进行曝光，得到阵列基板的第三图形区域，所述第二图形区域的遮光图案与所述第三图形区域的遮光图案不存在重叠； [0032] 第四次曝光工艺，移动掩膜板，遮挡住第一掩膜图形和第二掩膜图形，利用第三掩膜图形进行曝光，得到阵列基板的第四图形区域，所述第三图形区域的遮光图案与所述第四图形区域的遮光图案存在部分重叠。 [0033] 本发明的实施例具有以下有益效果： [0034] 上述方案中，能够采用掩膜板制作大尺寸的阵列基板，并且能够实现数据信号线在阵列基板的中间相断开，这样采用该阵列基板的液晶显示面板的上下两部分(指数据信号线相分离后构成的两部分显示区)能同时输入不同的数据信号，达到在像素充电时间一定的条件下面板图像扫描帧速倍增的效果，或者实现在扫描帧速一定的条件下像素充电时间倍增的效果，能够实现液晶显示面板的超高分辨率以及解决了高帧速液晶显示面板设计中像素充电率较低的问题。附图说明 [0035] 图1为现有技术中的阵列基板上的数据信号线的分布示意图； [0036] 图2为本发明实施例中阵列图形的分割示意图； [0037] 图3为本发明实施例的掩膜板上的图形示意图； [0038] 图4为本发明实施例在拼接曝光中阵列基板上数据信号线在拼接曝光区的重叠示意图； 具体实施方式[0040] 为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。 [0041] 本发明的实施例针对现有技术中液晶显示面板一次只能输入一个数据信号，导致在像素充电时间一定的条件下，液晶显示面板的图像扫描帧速比较低；或者在液晶显示面板的图像扫描帧速一定的条件下像素充电时间比较短的问题，提供一种掩膜板、采用掩膜板制作阵列基板的方法及阵列基板，能够在像素充电时间一定的条件下，提高液晶显示面板的图像扫描帧速；或者在液晶显示面板的图像扫描帧速一定的条件下，增大像素充电时间。 [0042] 本发明实施例提供了一种掩膜板，应用于拼接曝光制作阵列基板，掩膜板包括依次排布、相互平行的2n+1个掩膜图形，n为任一自然数，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的遮光图案为非对称的。 [0043] 进一步地，掩膜板包括依次排布的第一掩膜图形、第二掩膜图形和第三掩膜图形，第二掩膜图形两侧的遮光图案为非对称的。 [0044] 本发明实施例还提供了一种阵列基板，阵列基板包括依次排布、相互平行的2m个与掩模图形对应的图形区域，m为任一自然数，相邻部分之间存在拼接区域；阵列基板中间两图形区域之间的拼接区域中，阵列基板的数据信号线为断开的。 [0045] 进一步地，阵列基板包括依次排布的第一图形区域、第二图形区域、第三图形区域和第四图形区域，在第二图形区域和第三图形区域之间的拼接区域中，阵列基板的数据信号线为断开的。 [0046] 进一步地，阵列基板由掩膜板拼接曝光形成，掩膜板包括依次排布、相互平行的2n+1个掩膜图形，n为任一自然数，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的遮光图案为非对称的。 [0047] 进一步地，掩膜板包括依次排布的第一掩膜图形、第二掩膜图形和第三掩膜图形，第二掩膜图形两侧的遮光图案为非对称的。 [0048] 本发明实施例还提供了一种采用掩膜板制作阵列基板的方法，掩膜板包括依次排布、相互平行的2n+1个掩膜图形组成，n为任一自然数，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的遮光图案为非对称的，制作阵列基板的方法包括： [0049] 利用前n个掩膜图形依次完成n次曝光，得到阵列基板的n个第一图形区域，每个第一图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0050] 利用第n+1个掩膜图形进行曝光，得到阵列基板的第二图形区域，第二图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0051] 再次利用第n+1个掩膜图形进行曝光，得到阵列基板的第三图形区域，第三图形区域的遮光图案与第二图形区域的遮光图案不存在重叠； [0052] 利用第n+2个到第2n+1个掩膜图形依次完成n次曝光，得到阵列基板的n个第四图形区域，第三图形区域的遮光图案与相邻的第四图形区域的遮光图案存在重叠。 [0053] 进一步地，制作阵列基板的方法具体包括： [0054] 步骤a：遮挡住其他2n个掩膜图形，利用第一个掩膜图形进行曝光； [0055] 步骤b：移动掩膜板，遮挡住其他2n个掩膜图形，利用下一个掩膜图形进行曝光； [0056] 步骤c：重复上述步骤b，直至利用前n个掩膜图形依次完成n次曝光，得到阵列基板的n个第一图形区域，每个第一图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0057] 步骤d：移动掩膜板，遮挡住其他2n个掩膜图形，利用第n+1个掩膜图形进行曝光，得到阵列基板的第二图形区域，第二图形区域的遮光图案与相邻的第一图形区域的遮光图案存在重叠； [0058] 步骤e：移动掩膜板，遮挡住其他2n个掩膜图形，再次利用第n+1个掩膜图形进行曝光，得到阵列基板的第三图形区域，第三图形区域的遮光图案与第二图形区域的遮光图案不存在重叠； [0059] 步骤f：移动掩膜板，遮挡住其他2n个掩膜图形，利用第n+2个掩膜图形进行曝光； [0060] 步骤g：移动掩膜板，遮挡住其他2n个掩膜图形，利用下一个掩膜图形进行曝光； [0061] 步骤h：重复上述步骤g，直至利用第n+2个到第2n+1个掩膜图形依次完成n次曝光，得到阵列基板的n个第四图形区域，第三图形区域的遮光图案与相邻的第四图形区域的遮光图案存在重叠。 [0062] 进一步地，掩膜板包括依次排布的第一掩膜图形、第二掩膜图形和第三掩膜图形，第二掩膜图形两侧的遮光图案为非对称的，制作阵列基板的方法包括： [0063] 第一次曝光工艺，遮挡住第二掩膜图形和第三掩膜图形，利用第一掩膜图形进行曝光，得到阵列基板的第一图形区域； [0064] 第二次曝光工艺，移动掩膜板，遮挡住第一掩膜图形和第三掩膜图形，利用第二掩膜图形进行曝光，得到阵列基板的第二图形区域，第二图形区域的遮光图案与第一图形区域的遮光图案存在部分重叠； [0065] 第三次曝光工艺，移动掩膜板，遮挡住第一掩膜图形和第三掩膜图形，利用第二掩膜图形进行曝光，得到阵列基板的第三图形区域，第二图形区域的遮光图案与第三图形区域的遮光图案不存在重叠； [0066] 第四次曝光工艺，移动掩膜板，遮挡住第一掩膜图形和第二掩膜图形，利用第三掩膜图形进行曝光，得到阵列基板的第四图形区域，第三图形区域的遮光图案与第四图形区域的遮光图案存在部分重叠。 [0067] 采用上述掩膜板和制作方法能够制作大尺寸（如110寸）的阵列基板，并且能够实现数据信号线在阵列基板的中间相断开，这样采用该阵列基板的液晶显示面板的上下两部分(指数据信号线相分离后构成的两部分显示区)能同时输入不同的数据信号，达到在像素充电时间一定的条件下面板图像扫描帧速倍增的效果，或者实现在扫描帧速一定的条件下像素充电时间倍增的效果，能够实现液晶显示面板的超高分辨率以及解决了高帧速液晶显示面板设计中像素充电率较低的问题。 [0068] 下面以掩膜板包括三个掩膜图形为例，对本发明的掩膜板、使用该掩膜板制作的阵列基板及其制作方法进行进一步地说明： [0069] 图1为现有技术中的阵列基板上的数据信号线的分布示意图，其中数据信号线沿水平方向排列（扫描信号线垂直排列,图中未标示），Dm为第m根数据信号线，Do为第o根数据信号线，Du为第u根数据信号线。 [0070] 在设计本发明的掩膜板时，如图2所示，沿着阵列基板的垂直方向（即扫描信号线方向）把该阵列图形分割成A、B、B’、C四部分，其中，中间的B部分和B’部分的图形完全一样，数据信号线Dm、Do和Du均被分割开来。 [0071] 在液晶显示面板生产中，通常掩膜板的尺寸远远小于玻璃基板的尺寸。因此，当要制作比掩膜板大的阵列图形时，就需要采用拼接曝光方式。其基本原理就是把大的阵列图形分割成几个更小的部分，然后选取其中的若干部分组成掩膜板的设计图形，为了还原原阵列图形，就需要采用拼接曝光，曝光期间会重复利用掩膜板中的部分图形，最终形成更大的原阵列图形。 [0072] 在图2分割得到的A、B、B’、C四部分中，选取均不相同的A、B和C三部分构成掩膜板中的图形，如图3所示为掩膜板上的图形示意图，为了在掩膜板的拼接曝光中还原原阵列图形，并实现数据信号线在阵列基板的中间断开,需要对掩膜板中的数据信号线对应图案进行特殊的结构设计。图形A的右侧的数据信号线的结构设计、图形B的两侧的数据信号线的结构设计和图形C左侧的数据信号线的结构设计如图3所示，其中，对图形A进行曝光，可以形成阵列基板上的A部分，对图形B进行两次曝光可以分别形成阵列基板上的B部分和B’部分，对图形C曝光可以形成阵列基板上的C部分。数据信号线的这种结构设计可以确保在拼接曝光形成阵列图形的过程中，A部分和B部分的数据信号线为相连接的，B’部分和C部分的数据信号线也是相连接的，而为了使阵列基板上B部分和B’部分的连接处的数据信号线为断开的，需要对图形B两侧的数据信号线的结构进行特殊设计，即图形B两侧的数据信号线沿着图形B的垂直方向是非对称的。 [0073] 数据信号线的结构设计具体可以如图2所示，也可以对数据信号线的结构做适当变形，只要能够确保在拼接曝光形成阵列图形的过程中，A部分和B部分的数据信号线为相连接的，B’部分和C部分的数据信号线也是相连接的，B部分和B’部分的连接处的数据信号线为断开的即可。 [0074] 在制作阵列基板时，采用如图3所示的掩膜板对玻璃基板上的光刻胶进行曝光。在第一次曝光时，遮挡住图形B和图形C，利用图形A进行曝光，得到阵列基板的A部分；在第二次曝光时，适当挪动掩膜板，遮挡住图形A和图形C，利用图形B进行曝光，得到阵列基板的B部分；在第三次曝光时，适当挪动掩膜板，遮挡住图形A和图形C，利用图形B进行曝光，得到阵列基板的B’部分；在第四次曝光时，适当挪动掩膜板，遮挡住图形A和图形B，利用图形C进行曝光，得到阵列基板的C部分。图4所示为拼接曝光后，留在玻璃基板上形成的光刻胶图形的示意图，可以看出，掩膜板中的图形B被曝光了两次，在A部分和B部分之间的拼接曝光区，实现了数据信号线图形的相互交叠，即在拼接曝光区交叠处的光刻胶没有被曝光，在接下来的显影和刻蚀工艺后，交叠处对应的金属薄膜图形得以保留，实现了A部分和B部分之间的数据信号线相连接；在B部分与B’部分之间的拼接曝光区，由于图形B两侧的数据信号线在图形B垂直方向是非对称的，因此，在B部分和B’部分之间的拼接曝光区，数据信号线的图形不相互交叠，拼接曝光区的光刻胶图形在显影后会被去掉，这样在接下来的显影和刻蚀工艺后，B部分和B’部分之间的数据信号线是不相连接，断开的；在B’部分和C部分之间的拼接曝光区，实现了数据信号线图形的相互交叠，即在拼接曝光区交叠处的光刻胶没有被曝光，在接下来的显影和刻蚀工艺后，交叠处对应的金属薄膜图形得以保留，实现了B’部分和C部分之间的数据信号线相连接，如图5所示为阵列基板上最终形成的数据信号线连接示意图。 [0075] 进一步地，作为本发明技术方案的适当变形，还可以仅利用掩膜板的图形A和图形C进行曝光：在第一次曝光时，遮挡住图形B和图形C，利用图形A进行曝光，得到阵列基板的A部分；在第二次曝光时，适当挪动掩膜板，遮挡住图形A和图形B，利用图形C进行曝光，得到阵列基板的C部分。这样得到的阵列基板上，在A部分和C部分之间的拼接曝光区，数据信号线的图形不相互交叠，拼接曝光区的光刻胶图形在显影后会被去掉，这样在接下来的显影和刻蚀工艺后，A部分和C部分之间的数据信号线是不相连接，断开的，也就是数据信号线在阵列基板的中间是断开的。 [0076] 现有阵列基板的数据信号线是相连的，这样液晶显示面板一次只能输入一个数据信号，导致在像素充电时间一定的条件下，液晶显示面板的图像扫描帧速比较低；或者在液晶显示面板的图像扫描帧速一定的条件下像素充电时间比较短。本发明的技术方案中，将阵列图形进行分割，并在分割处(也是还原阵列图形时的曝光拼接处)对数据信号线进行特殊形状的结构设计，实现了数据信号线在阵列基板的中间相断开的技术效果，这样实现了采用该阵列基板的液晶显示面板的上下两部分(指数据信号线相分离后构成的两部分显示区)能同时输入不同的数据信号，达到在像素充电时间一定的条件下面板图像扫描帧速倍增的效果，或者实现在扫描帧速一定的条件下像素充电时间倍增的效果，能够实现液晶显示面板的超高分辨率以及解决了高帧速液晶显示面板设计中像素充电率较低的问题。 [0077] 本发明所制作出的阵列基板可以应用于驱动OLED和E-book的显示。 [0078] 以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。 |
||||||
QQ群二维码
意见反馈
意见反馈