光刻技术已被用于半导体集成电路器件的制造，作为将微小的图形转 移至晶片上的方法。光刻技术主要使用投影曝光设备或系统，装在投影 曝光系统掩模上的图形被转移至晶片上，从而形成器件图形。
这种投影曝光法所用的一般掩模结构是在透明的掩模衬底上由铬等金 属膜制成各个遮光的图形以进行曝光。例如，下面是一种已知的制作过 程。首先，在透明的掩模衬底上淀积由铬等制成的金属膜作为遮光膜， 然后在金属膜上敷以电子束光敏抗蚀剂膜。随后，用电子束写入系统等 对抗蚀剂膜的一些点或局部施加电子束，接着对抗蚀剂膜显影，从而形 成抗蚀剂图形。此后，用抗蚀剂图形作腐蚀掩模来腐蚀下面的金属膜而 形成由金属膜制成的各个遮光图形。除去最终留下的电子束光敏抗蚀剂 膜而制成掩模。
然而，这种结构的掩模伴有的一个问题是加工工序增多，因而成本升 高，另一个问题是，由于遮光图形是用各向同性腐蚀制作的，加工尺寸 的精度降低。作为考虑了这种问题的一种技术，例如，未经审查的专利 申请Hei 5(1993)-289307号公开了一种技术，其掩模衬底上的遮光图 形是由抗蚀剂膜制成的，它是利用了这样一个事实，即预定的抗蚀剂膜 对ArF受激准分子激光器的透光率可设置为0％。

然而，本发明的发明者发现，用抗蚀剂膜制作遮光图形的掩模技术有 以下一些问题。
第一个问题是没有充分考虑在短期内有效地制作掩模。定制的产品如 ASIC(专用IC)等需要工时，高功能的产品开发要有必要的周期。然而， 另一方面，由于现有的产品迅速更替，每个产品的寿命很短，开发产品 并缩短其制造周期是所希望的。因此，一个重要的问题是如何在短期内 有效地制作掩模用于制造这样的产品。
第二个问题是没有充分考虑进一步降低掩模成本。近年来，半导体集 成电路器件的掩模成本日益升高。例如，这是由于以下原因引起的。即， 由于掩模制作设备领域市场规模小，将出现无盈利的状况。开发在掩模 上制作图形的写入设备和检查图形的检验设备的花费及其运行成本因在 掩模上制作的每个图形的缩小及其高集成度，将会是巨大的。因此，将 这些花费合起来，势必增大掩模的成本。而且，为改进半导体集成电路 器件性能，制造一种半导体集成电路器件所需的总掩模数目有增加的趋 势。即使由这种观点出发，一个重要的问题也是如何降低每个掩模的成 本。
本发明的一个目的是提供一种能够缩短制作掩模所需时间的技术。
本发明的另一个目的是提供一种能够缩短制造半导体集成电路器件所 需时间的技术。
本发明的再一个目的是提供一种能够降低掩模成本的技术。
本发明还有一个目的是提供一种能够降低半导体集成电路器件成本的 技术。
由本说明书的描述及附图将明显地了解本发明的上述其他目的以及新 的特点。
在本申请中公开的一些典型发明的综述将简短地描述如下：
本发明拟在同一洁净室内实现制造半导体集成电路器件及制作光掩 模，掩模的每个遮光图形都是由有机膜制成的。
本发明拟在制造半导体集成电路器件和制作由有机膜制成的遮光图形 掩模时共用工艺设备。
本发明拟在制造半导体集成电路器件和制作由有机膜制成的遮光图形 掩模时共用检验设备。
本发明拟在制造半导体集成电路器件和制作由有机膜制成的遮光图形 掩模时共用工艺设备和检验设备。
本发明包含这样一个步骤，即使用每个遮光图形都由有机膜制成的光 掩模，按照第一曝光过程，至少将一个预定图形转移至第一个半导体晶 片上，检查转移至第一个半导体晶片上的预定图形，以确定光掩模上由 有机膜制成的每个遮光图形是好的还是坏的，用通过上述检验的由有机 膜制成每个遮光图形的光掩模进行第二曝光过程，而将至少一个预定图 形转移至第二个半导体晶片上。

虽然本说明书终结部分的权利要求书明确了本发明的主旨，相信由下 面的描述结合附图将会更好地了解本发明、本发明的目的和特点及其进 一步的目的、特点及优点。在附图中：
图1为描述本发明一个实施方案的一个洁净室实例的结构图；
图2(a)为在图1所示洁净室内所用的一个光掩模实例的总平面图， 而图2(b)为沿图2(a)的X-X线取的截面图；
图3(a)为在图1所示洁净室内所用的另一个光掩模实例的总平面图， 而图3(b)为沿图3(a)的X-X线取的截面图；
图4(a)为在图1所示洁净室内所用的再一个光掩模实例的总平面图， 而图4(b)为沿图4(a)的X-X线取的截面图；
图5(a)为在图1所示洁净室内所用的又一个光掩模实例的总平面图， 而图5(b)为沿图5(a)的X-X线取的截面图；
图6(a)～6(c)分别为制作过程中掩模衬底的局部截面图，以描述 制作图2所示光掩模方法的一个实例；
图7为描述安装在图1所示洁净室中缩投影曝光系统的一个实例图；
图8为一半导体晶片各个区域进行加工的总平面图；
图9(a)为图8所示半导体晶片接着进行光刻的局部放大图，而图9 (b)为沿图9(a)X-X线取的截面图；
图10(a)为图8所示半导体晶片接着进行腐蚀的局部放大图，而图 10(b)为沿图10(a)X-X线取的截面图；
图11为表示光掩模制作过程和半导体集成电路器件制造过程的流程 图，二者均表示本发明的一个实施方案；
图12(a)～12(e)各图描述检验光掩模的一种方法，它表示本发明 的一个实施方案；
图13为描述光掩模检验过程所用检验设备的一个实例图，它表示本 发明的一个实施方案；
图14为描述本发明另一个实施方案洁净室的工作模式图。

在详细描述本申请的发明之前，对本申请中所用术语的含义说明如 下：
1.掩模(光学掩模)：掩模是在掩模衬底上形成遮光的图形和改变 其相位的图形。它包含一标线，是与每个均为实际尺寸数倍的图形一起 制作的。掩模的第一主要或重要表面意为图形表面，遮光图形和改变其 相位的图形在其上形成。其第二主要表面意为在第一主要表面对面的表 面(即，反面或背面)。
2.正常掩模：正常掩模是属于上述的那种掩模，意为一般的或普通 的掩模，其掩模图形是在掩模衬底上由金属制成的遮光图形以及透光图 形构成的。
3.抗蚀剂遮光掩模：这也是属于上述的一种掩模，意为在掩模衬底 上由有机膜制成遮光物(对应于每一个遮光膜、遮光图形和遮光区)的 一种掩模。
4.掩模(相应于每一个正常掩模和抗蚀剂遮光掩模)的图形表面被 分成以下区域或范围。它们是“集成电路图形区”的区域，其中安排有 待转移的每个集成电路图形，及其外围区域“周边区”。
5.这里所述的术语“遮光物”、“遮光区”、“遮光膜”和“遮光 图形”表示它们具有这样的光学特性，使这些区域可透过40％或更少的 曝光。一般，使用透过百分之几至30％或更少者。另一方面，这里所述 的术语“透明”、“透明膜”、“透光区”和“透光图形”表示它们的 光学特性使这些区域可透过60％或更多的曝光。一般，使用透过90％或 更多者。
6.晶片表示制造集成电路所用的单晶硅衬底(通常为圆片)，蓝宝 石衬底，玻璃衬底，其他绝缘、半绝缘或半导体衬底，及其组合衬底。 在本申请中所述的集成电路器件，只要不是特别指定的情形外，也包括 在其他绝缘衬底上制作的器件等，如类玻璃TFT(薄膜晶体管)和STN (超扭曲向列)液晶等，以及半导体或绝缘体衬底如硅片、蓝宝石衬底 等。
7.晶片处理表示从镜面抛光晶片(镜面晶片)状态开始，用某种设 备形成表面保护表面，制作引线，最后可用探头进行测试。
8.器件表面为晶片的主要表面，表示在其上用光刻制成相应于多个 芯片区的器件图形表面。
9.转移图形：这是用掩模将图形转移至晶片上。确切地讲，是将图 形置于晶片上，实际上是制作抗蚀剂图形，并用之作掩模。
10.抗蚀剂图形：这是用光刻法对光敏树脂膜刻图形而得到的薄膜图 形。顺便提及，这种图形也包括在相应部分全无窗口的纯树脂膜。
11.正常光照：这是无转换光照，意为光照的光强分布较为均匀。
12.转换光照：这是降低中心部分光强的光照，它包括多偏振光照， 如斜照射、环形区光照、四偏振光照、五偏振光照，或用等价的光孔滤 光器的超分辨技术。
13.扫描曝光：这是在垂直于狭缝的纵向(也可斜向移动)使一窄狭 缝状曝光区或带相对于晶片和掩模较连续地移动(扫描)而将掩模上的 电路图形转移至晶片上所需部分的曝光方法。执行此曝光方法的装置称 为扫描器。
14.步进和扫描曝光：这是用扫描曝光与步进曝光相结合而对整个晶 片上待曝光的部分进行曝光的方法。这种方法从属于扫描曝光。
15.分布和重复曝光：这是使晶片对于掩模上的每个电路图形的投影 图象重复进行步进曝光的方法，使掩模上的电路图形转移至晶片的所需 部分。执行此曝光方法的装置称为步进器。
16.化学机械抛光(CMP)意为待研磨或抛光的表面与由较软的布类 薄片材料等制成的抛光或擦洗板接触，在相对于表面方向移动时供给浆 液而使表面被研磨。在本申请中，化学机械抛光包括其他方法，如使待 抛光表面相对于硬的研磨表面移动而完成研磨的CML(化学机械研磨)， 使用其他固定研磨剂的方法以及不使用研磨剂的无研磨剂CMP等。
在以下的实施方案中，为方便起见，无论何种情况都将分成多个部分 或实施方案来加以描述。然而，除非特别另行指出，它们是彼此无关的。 要做的只是进行某些修改、详述和补充说明。
在以下的实施方案中，在参照元件等的数字时(包括工件号、数值、 数量、范围等)，其数字不限于指定者，可大于、小于或等于指定者， 除非特别另行指出并从原理上肯定限于指定的数字。
不用说，在以下的实施方案中所用的各个部件(包括基本的或重要的 步骤等)并不总是重要的，除非特别另行指出且从原理上考虑肯定是重 要的。
同样，在以下的实施方案中参照部件等的形状、位置关系等时，将包 含实质上与其形状等相仿或相似者，除非特别另行指出且从原理上考虑 不是这样的等等。
在描述各实施方案的所有附图中具有相同功能者都由相同的参考数字 来表示，因此省略了重复的描述。
在本实施方案所用的各个图中，遮光部分(遮光膜、遮光图形、遮光 区等)和抗蚀剂膜都用影线表示，以便于看图，即使是平面图。
本发明的优选实施方案将在下文中参照附图予以详述。
(实施方案1)
在此实施方案中，将描述掩模制作和晶片处理都在同一洁净室中进行 的情形。
图1表示本发明一个实施方案的洁净室D1结构或构造的一个实例。 掩模制作线(D2区)和半导体集成电路器件生产线(D3～D9区)都置于 洁净室D1内。在某些区，掩模制作线与晶片处理线可共用设备。这样， 与分头配备掩模制作过程和半导体集成电路器件制造过程所用的制造设 备和检验设备的情形相比，投资总额可减少一半。由于半导体集成电路 器件制造过程所用的制造和测试设备可用于掩模的制作过程，可改善这 种制造和测试设备的利用率。此外，当掩模从掩模制作线交付半导体集 成电路器件生产线时，由于掩模处于同一洁净室D1中而无须进行包装， 交货的输送路程也可缩短。因此可以削减包装和交货花费的费用和时间， 这样，掩模的成本可降低。因此可以降低半导体集成电路器件的成本。
此外，掩模制作线与半导体集成电路器件生产线之间交换信息可经， 例如，专用或独占的LAN(局域网)网线来实现。这样，图象掩模质量 信息等有关掩模的信息，例如掩模制作的进展信息、位置精度、尺寸精 度等可由掩模制作线实时提供或供给半导体集成电路器件生产线。与之 对照，也可由半导体集成电路器件生产线提供信息给掩模制作线。由于 可不用象因特网等的外线传送和接收信息，可增大在预定时间内可传送 和接收的信息量，还可避免发生泄密和感染病毒。因而也可保证安全。 当然，也可用信息储存媒体如光盘等在其间传递信息。
半导体集成电路器件的制造过程(晶片处理过程)要运行几百个工序。 然而，作为主要的工序，制造过程可分为，例如，光刻步骤、腐蚀步骤、 生长或淀积氧化膜等的步骤、离子注入步骤、制作金属膜步骤、抛光步 骤如CMP等、清洗步骤等。执行这些步骤的D3～D9区被简单地彼此分 开并按功能放置，使得各个工艺过程在分立的状态下有效地进行。
D3区是用清洗设备来清洗晶片和掩模的区域。D4区是用离子注入机 向晶片引入预定杂质的区域。D5区是用，例如，氧化法或CVD(化学汽 相淀积)法在晶片上生长预定氧化膜的区域。D6区是光刻区，是用D2 区制作的掩模等将预定的图形转移至晶片上。例如作为例证，用任何以F2 受激准分子激光器(其波长为157nm)为曝光光源的曝光设备或系统， 以ArF受激准分子激光器(其波长为248nm)为曝光光源的曝光系统， 以i线(其波长为365nm)为曝光光源的曝光系统，或优选地，选择其 中2～3个或全部置于D6区中。由于这样安排了不同曝光条件的多个曝光 系统，就可实现相应于某种要求的曝光，从而可有效地制造高性能的半 导体集成电路器件。此外，在曝光后接着进行显影、清洗等的设备也放 置在D6区。D7区是对晶片进行腐蚀的区域。D8区是在晶片上淀积金属 膜的区域。D9区是进行晶片抛光的区域。
这样的洁净室D1从减少或防止出现无关材料等的观点来看提供了生 产线自动操作的机制。D2～D9的各个区域通过传送线彼此沟通。设在洁 净室D1中间的传送线D10是运输或传送晶片和掩模的主传送线，它经 从主传送线分叉的传送线D11与D3～D9区机械连接。晶片的送入/送出 口D12与传送线D10的端部机械连接。此时待处理的多个晶片盘提供在 晶片送入/送出口D12处，然后由传送线D10逐一自动传送至D3～D9各 个区域。另一方面，处理过的晶片再经传送线D10逐一自动送至晶片送 入/送出口D12。光刻区D6和掩模制作区D2则经掩模传送线D13彼此 机械连接。
下面将描述本实施方案抗蚀剂遮光掩模结构的实例。图2～5分别表示 抗蚀剂遮光掩模MR1～MR4的实例。图2(a)～5(a)分别为抗蚀剂遮 光掩模MR1～MR4的总平面图，图2(b)～5(b)分别为沿图2(a)～5 (a)X-X线取的截面图。
每个抗蚀剂遮光掩模MR1～MR4都有刻线，以将尺寸为，例如，1～10 倍于实际或准确尺寸的原始集成电路图形经缩投影光学系统等聚焦或成 象至晶片上而使图形转移。图2～5所示的抗蚀剂遮光掩模MR1～MR4的 每个掩模衬底1都是由厚为6mm，例如，四边形平板的透明化合物石英 衬底形成。集成电路图形区被置于每个掩模衬底1第一主表面的中间， 其外围作为周边区。在集成电路图形区形成掩模图形，以转移集成电路 图形。虽然未特别加以限制，在这里用实例说明的是用抗蚀剂遮光掩模 MR1～MR4中的任一个来转移引线图形等。本实施方案作为实例说明的 是转移的引线图形形状都是一样的情形，不管使用哪种抗蚀剂遮光掩模 MR1～MR4。
图2和3所示的抗蚀剂遮光掩模MR1和MR2说明或例举了掩模结构， 其中集成电路图形区中的遮光图形2a都是由有机膜制成的。在图2中， 遮光图形2a被转移至晶片上作为引线图形。在图3中，透光图形3a由 其相应的遮光图形2a曝光而转移至晶片上作为引线图形。在抗蚀剂遮光 掩模MR1和MR2中，由金属膜制成的每个遮光图形4a分别形成在环绕 集成电路图形区的外围。此外，由金属膜制成的每个遮光图形4b形成在 遮光图形4a的外面。遮光图形4b能例举说明使掩模与其相应的曝光系 统或晶片对准的对准标记等。这样，即使曝光系统使用卤素灯等探测掩 模位置，由于探测每个对准标记的能力通常可以保证，相当于正常掩模 的掩模对准精度可以得到保证。由于在抗蚀剂遮光掩模MR1和MR2中 每个由有机膜制成的遮光图形没有提供周边区，可避免因有机膜制成的 每个遮光图形的磨损而产生无关材料。
图4所示的掩模MR3是一种掩模结构的例示，其中在集成电路图形 区及其周边区的遮光图形2a～2c都是由有机膜制成的。遮光图形2b和2c 分别为形状和功能相同的图形，虽然其材料与遮光图形4a和4b不同。 由于遮光图形2a～2c都是由有机膜制成的，对于掩模MR3的情形，没有 金属膜的腐蚀工序，与其他抗蚀剂遮光掩模MR1、MR2和MR4相比， 制作掩模MR3所需的时间可缩短，其制作成本可降低。
图5所示的掩模MR4为一种掩模结构的例示，由有机膜制成的每个 遮光图形2a及由金属膜制成的每个遮光图形4c都置于集成电路图形区 中。在此情形下，可对集成电路图形区中的掩模图形进行部分修改(修 改有机膜制成的遮光图形2a)。图2和图3所示的抗蚀剂遮光掩模MR1 和MR2的周边区结构是一样的，并得到与上述相同的效果。
对于任一个抗蚀剂遮光掩模MR1～MR4，与正常掩模相比，可容易地 形成和除去遮光图形2a，因为处于集成电路图形区中的遮光图形2a是由 有机膜制成的。因此能急剧缩短每个抗蚀剂遮光掩模MR1～MR4的制作 时间，从而大大降低其制作成本。由于制作遮光图形2a时不用进行腐蚀， 可避免因腐蚀产生的图形尺寸误差，相应地可改善每个转移图形的尺寸 精度。
光敏树脂(抗蚀剂)膜可为遮光图形2a～2c的有机材料的例子。制作 遮光图形2a～2c的抗蚀剂膜具有吸收曝光，如KrF准分子激光(波长：248 nm)、ArF准分子激光(波长：193nm)、或F2激光(波长：157nm) 等的性质。此外，抗蚀剂膜的遮光功能近似于金属制成的遮光图形。使 用，例如，以α-甲基苯乙烯和α-氯丙烯酸、酚醛清漆树脂和醌二嗪农 (quinone diazide)、酚醛清漆树脂和聚甲基戊烯-1-砜(polymethylpenten- 1-sulfone)、氯甲基聚苯乙烯等的共聚物为主要成分的抗蚀剂膜制作每个 遮光图形2a～2c。可使用将苯酚树脂如聚乙烯苯酚树脂等或酚醛清漆树脂 与抑制剂和酸化剂混合而成的所谓化学-增强型树脂等。这里所用的遮光 抗蚀剂膜材料可对投影曝光系统或对准器具有遮光特性，且其特性敏感 于掩模制作过程中图形绘制或写入设备的光源，如电子束或波长230nm 或更长的光。没有对材料加以限制，且可用不同的方法改换材料。
当形成100nm厚的聚苯酚和酚醛清漆树脂时，其透光度，例如，在150 nm～230nm的波长范围内实际上为零，例如，对波长193nm的ArF受 激准分子激光器、波长157nm的F2激光器等的光有充分的掩蔽效果。 虽然本实例是指波长为200nm或更短的真空紫外光，但不限于此。曝光 也可使用波长大于200nm的光，如KrF受激准分子激光器的光(波长： 248nm)、i线(波长365nm)等。对于这种情形，必须使用其他抗蚀 剂材料或在抗蚀剂膜中添加吸收材料或遮光材料。用抗蚀剂膜制作每个 遮光图形的技术已在未经审查的专利申请Hei11(1999)-185221号(1999 年7月30日提交)、未经审查的专利申请2000-206728号(2000年7月 7日提交)以及未经审查的专利申请2000-206729号(2000年7月7日 提交)中作了描述。
此外，由金属膜制成的每个遮光图形3a～3c，例如，可由铬等金属膜 构成。然而，每个遮光图形3a～3c的材料不限于此，可用不同的方法改 换。可用的材料，如高熔点金属钨、钼、钽或钛等，氮化物如氮化钨， 高熔点硅化物(化合物)如硅化钨(WSix)、硅化钼(MoSix)等，或 这些材料彼此叠合成的膜。对于本实施方案的每个抗蚀剂遮光掩模 MR1～MR4，其掩模衬底1在除去有机膜制成的遮光图形2a～2c后可经 清洗而再次使用。因此，具有良好的或充分的抗氧化、耐磨损和抗剥落 能力的高熔点金属如钨等是作为遮光图形3a～3c的优选材料。
下面将描述本实施方案制作掩模方法的一个实例。这里将说明制作抗 蚀剂遮光掩模MR1的制作方法作为一个实例。如图6(a)所示，先制 备掩模衬底1(即，空掩模。顺便提及，没有制作金属遮光图形的掩模衬 底本身被用作图4掩模MR3的每个空掩模)，其上已制成金属膜的遮光 图形4a和4b。如图6(b)所示，在掩模衬底1的第一主表面上敷以抗 蚀剂膜2以制作遮光图形2a～2c。接着，在抗蚀剂膜2上敷以抗静电水溶 有机导电膜5。可使用，例如，Espacer(Showa Denko K.K制造.)、Aquasave (Mitsubishi Rayon Co.，Ltd.制造)等作为水溶有机导电膜5。然后，在水 溶有机导电膜5与接地层6彼此电连接的状态下进行电子束绘画或写入 工艺过程来写入图形。此后，在抗蚀剂膜2的显影过程中，水溶有机导 电膜5也被除去。按照上述方式，如图6(c)所示，在集成电路图形区 制作由抗蚀剂膜2制成遮光图形2a的抗蚀剂遮光掩模MR1。
顺便提及，对抗蚀剂膜写入图形不限于用电子束。也可使用，例如， 波长230nm或更长的紫外线来写入每个图形。在由抗蚀剂膜2制成这样 的遮光图形2a～2c后，所谓的抗蚀剂膜硬化工艺也是有效的，使遮光图 形受到热处理或强紫外线照射，以改善其抗御曝光照射的能力。使每个 图形表面保持在氮气(N2)等的惰性气氛中对防止遮光抗蚀剂膜2的氧 化也是有效的。
图7表示缩投影曝光系统用于上述曝光工艺过程的一个实例。从缩投 影曝光系统7的光源7a发出的光，经蝇眼透镜7b、光照形状调节孔7c、 聚光透镜7d1和7d2以及反射镜7e，照射在置于掩模台上的抗蚀剂遮光 掩模MR上，例如每个抗蚀剂掩模MR1～MR4，或正常掩模MN上。例 如，KrF、ArF受激准分子激光器，F2激光器的光或i线等可用作上述的 曝光光源。抗蚀剂遮光掩模MR或正常掩模MN被置于缩投影曝光系统 上，其遮光图形形成的第一主表面朝下(向着晶片8侧)。因此，曝光 是照射至抗蚀剂遮光掩模MR或正常掩模MN的第二主表面侧。于是， 画或写在抗蚀剂遮光掩模MR或正常掩模MN上的掩模图形，经投影透 镜7f投射到相当于样品衬底的晶片8的器件表面上。如这种情形那样， 在抗蚀剂遮光掩模MR或正常掩模MN的第一主表面上有一薄膜PE。顺 便提及，抗蚀剂遮光掩模MR或正常掩模MN被真空吸附在掩模台7h 的装片部分，是由掩模位置控制器7g控制和位置探测器7i来对准的。这 样，其中心与投影透镜7f的光轴可精确对准。
晶片8被真空吸附在样品台7j上，其器件表面朝上。样品台7j置于 可沿投影透镜7f光轴方向，即Z方向移动的Z台7k上，还置于XY台 7m上。由于Z台7k和XY台7m由其相应的驱动器7p1和7p2按照主 控制系统7n的指令来驱动，二者每一个都可移动至所需的曝光位置。用 激光测长仪7r测量固定在Z台7k上的反射镜7q的位置来精确监测样品 台的位置。此外，如常规的卤素灯也可用于位置探测器7i。即，位置探 测器7i无须使用特定的光源(新引入的一种难新技术)。可以使用以前 熟知的缩投影曝光系统。主控系统7n与网络设备电连接，可实现缩投影 曝光系统7状态的遥控监管。可使用，例如，步进重复曝光法或扫描曝 光法(步进扫描曝光法)作为曝光方法。曝光光源可使用正常照射，也 可使用转换照射。
图8为晶片8用缩投影曝光系统经任一个抗蚀剂遮光掩模MR1～MR4 进行曝光处理的总平面图。晶片8为，例如，圆片。构成晶片8的半导 体衬底8S包括，例如，单晶硅。由，例如，铝或钨等制成的导电或导体 膜10淀积在半导体衬底8S的器件表面上，由，例如，氧化硅制成的绝 缘膜9夹于导电膜与衬底之间。用溅射等方法在图1所示的金属制作区 淀积导体膜10。此外，在导体膜10上制作正常的抗蚀剂图形11a，每个 图形厚300nm，且对，例如，ArF是光敏的。顺便提及，当使用抗蚀剂 遮光掩模MR1、MR3和MR4时，抗蚀剂图形11a使用正性抗蚀剂，而 当使用抗蚀剂MR2时则使用负性抗蚀剂。
在这样的抗蚀剂图形11a进行曝光时，使用，例如，以波长193nm 的ArF受激准分子激光器为曝光光源的缩投影曝光系统7。例如，用0.68 作为投影透镜的数值孔径NA，而，例如，用0.7作为光源的相干性σ。 缩投影曝光系统7与抗蚀剂遮光掩模MR间的对准是由探测抗蚀剂遮光 掩模MR的每个金属遮光图形4c来进行的。例如，波长为633nm的氦- 氖(He-Ne)激光用于这里的对准。由于在这种情形下光有足够的对比度， 可容易和高精度地进行抗蚀剂遮光掩模MR与曝光系统间的相互对准。
图10(a)为晶片8芯片区CA的局部放大平面图，它已输送至图1 所示的腐蚀区D7进行腐蚀处理，而图10(b)为图10(a)沿X-X线取 的截面图。在绝缘膜9上制作引线图形10a，每个图形都是由导体膜10 制成的。在这里得到的图形转移特性与用正常掩模曝光得到者近似相同。 例如，在焦深0.4μm时可制成0.19μm的线条和间隔。
下面，在图11中表示本实施方案所用的掩模制作过程和半导体集成 电路器件制造过程的实际流程。
流程A1表示抗蚀剂遮光掩模MR的制作工艺流程。即，流程A1依 次进行步骤100来制备每个空掩模，步骤101是在空掩模的第一主表面 上，如前所述，敷以抗蚀剂膜和导电膜制成的遮光图形，步骤102是用 电子束写入等工艺，如前所述，将集成电路图形转移抗蚀剂膜上，步骤103 为完成显影和清洗工艺，步骤ST是将已进行显影的抗蚀剂遮光掩模MR 存放在储存器中。
在本实施方案中，半导体集成电路器件制造过程(晶片处理过程)所 用的曝光系统(示于图7中作为例子)用来将待检测的抗蚀剂遮光掩模 MR的图形转移至晶片(第一个晶片)上，以检查(第一曝光过程)和检 测转移的图形，以确定待检测的抗蚀剂遮光掩模MR是好的还是坏的。 用这种办法检查转移至晶片上的图形从而检查掩模图形，就可以实际检 查图形。因此能够改善掩模检查的可靠性。由于能改善掩模检查的可靠 性，可减少掩模等的再次检查。因此可提高掩模的制作效率，缩短其开 发周期与制作周期。所以，可缩短半导体集成电路器件的开发周期及其 制造周期。还能提高掩模的产量。再者可削减掩模再检查的花费。由于 这些原因，可降低掩模成本。因此，可降低半导体集成电路器件的成本。
流程B1表示检查晶片的工艺流程。即，在供检查的晶片器件表面上 先敷以抗蚀剂膜(敷抗蚀剂步骤RC)。接着，待检查的抗蚀剂遮光掩模 MR装在半导体集成电路器件制造过程所用的曝光系统上，以实现供检查 的晶片曝光(步骤EX)。此后，进行供检查的晶片显影(步骤DE)。
下面，流程B1进行至检查在供检查的晶片上制作的每个图形的步骤。 在这一步中，使用各种设备来检查转移至供检查的晶片上的图形形状和 待检查的抗蚀剂遮光掩模MR的质量。例如，使用测长SEM(扫描电镜) 和光学对准检查设备分别测量转移图形的短尺寸(相应于转移图形的横 向扩展尺寸)和长尺寸(相应于转移图形的纵向扩展尺寸)，来与供检 查的晶片上的参考图形作比对(步骤DM和AL)。缺陷的检查是用，例 如，目检SEM或光学图形形状比较/检查设备来实现的(步骤IN)。
检查的结果根据通过或拒绝的决定分别进行处理。即，当作出拒绝决 定时，待检查的抗蚀剂遮光掩模MR依照再生判断送至清除抗蚀剂再生 处理工序RE1(步骤REJ)。除去抗蚀剂的掩模衬底1再用作各个空掩 模。另一方面，当达到通过决定时，检查数据反馈至曝光系统的校正输 入单元，用以改善实际制造半导体集成电路器件的转移精度。例如，根 据尺寸测量的结果校正曝光系统的曝光量，或根据对准检查的结果校正 曝光系统的对准校正值。
在本实施方案中，按照这种办法，检查掩模和转移每个器件图形(集 成电路图形)所用的曝光系统可为同一系统。这样，由于曝光系统固有 的，例如，各种误差、透镜图象差等都是相同的，检查工序所得的信息 可有效地利用作转移每个器件图形的曝光条件。因此，由于每个器件图 形的曝光条件都可设置得较好，各种精度如每个器件图形的尺寸精度、 其对准精度等都可改善。这样，就可改善半导体集成电路器件的产量和 可靠性。
此外，流程A2表示正常掩模的流程。在不同于本实施方案的工序中 制作的正常掩模直接储存在掩模储存器中(步骤ST)。由于正常掩模已 作过检查，本实施方案所用的检查就无需进行了。
另一方面，流程B2表示每个器件晶片(第二晶片)的处理流程，每 个器件是由半导体集成电路器件构成的。由预处理工序交来的晶片进入 涂敷抗蚀剂工序RC。晶片经过用已通过掩模检查工序的掩模的曝光工序 (第二曝光工序)EX和显影工序DE，流入各个检查工序DM、AL和IN。 检查的结果根据通过或拒绝的判断分别进行处理。当作出拒绝的判断时， 待检查的抗蚀剂遮光掩模依照拒绝判断被送至清除抗蚀剂再生处理工序 RE2。无论通过或拒绝，检查的结果都逐一反馈至曝光系统的校正文件(校 正系数等)，也反馈至下一批或同类型的下一批。顺便提及，检查结果 的反馈通常不是直接完成的。检查结果通过数据的统计分析处理，然后 在转换为校正数据的状态下反馈至曝光系统。
按照上述的本实施方案，可实现掩模制作的QTAT(快速周转时间)， 并可有效地制造掩模和半导体集成电路器件。因此，这就可应付甚至希 望短期交货的每个产品的制造，如ASIC等的情形。再者，这也能应付甚 至这样的产品或周期，即ASIC、掩模ROM(只读存储器)、或半导体 集成电路器件的开发周期和检查周期等，每个图形的形状和尺寸等是不 稳定的，并经常在短期内以低于只用正常掩模情形的成本来改变。
下面将描述抗蚀剂遮光掩模MR或正常掩模的掩模缺陷检查。
作为检查掩模上一般图形的缺陷和形状的方法可举出，例如，数据库 比较检查和逐管芯检查。数据库比较检查是这样一种方法，当检查用的 激光直接照射到待检测的掩模上时，将探测由掩模反射的光或由掩模透 射的光或探测这二者而得到的图形图象与掩模设计数据作比较，以确定 掩模上的每个图形是否为好的。这也是一种在掩模内的多个不同区域(芯 片区CA)中制作相同的电路图形，将不同区域中的相同图形彼此比较以 确定或判断掩模上的每个图形是否为好的方法。
然而，检查掩模上每个图形的方法会引起这样一种情形，当掩模中存 在微小的图形(等于或小于分辨限的图形等)时，则难以进行检查，并 产生探测误差。尤其是，近来已有强化在光刻技术中加入光学近似校正 (OPC)或相移技术的趋势，从而在光刻工序中在掩模上置入分辨限或 更小的图形或置入特定的图形。上述问题已变得明显了。在本实施方案 中，作为解决这一问题的方法，是用待检查的掩模(抗蚀剂掩模或正常 掩模)，如上所述，进行曝光而对转移至晶片上的图形实行数据库比较 检查或逐管芯检查。这样就可基本上检查符合形状和尺寸要求的每个图 形是否实际制作在晶片上。由于使用了制造半导体集成电路器件所用的 检查设备，如上所述，资金的投入可减少。
现在参照图12来描述本实施方案所用的检查每个掩模图形缺陷的一 个具体实例。
图12(a)表示无OPC掩模图形数据12A的一个实例。这是一个集 成电路图形设计数据的图形，表示希望转移至晶片的抗蚀剂膜上的图形 形状。图12(b)表示用图12(a)所示的掩模进行曝光时抗蚀剂图形11b 的平面形状。抗蚀剂图形11b的形状发生了畸变，与图12(a)所示者十 分不同。因此，对图12(a)所示的图形数据12A实行OPC，产生图12 (c)所示的图形数据12B。图12(d)表示用图12(c)所示的掩模进 行曝光时抗蚀剂图形11c的平面形状。因此其形状在边缘部分与图12(a) 所示的图形形状是一致的。如果图12(a)所示的图形在其角上是圆的， 则图12(a)所示的图形产生与图12(d)所示者基本相同的形状。此外， 可用图12(c)所示的掩模数据来模拟投影图象而得到图12(e)所示的 图形数据12C，由之可预言图12(d)所示的图形形状。
这样，在本实施方案中，使用目检SEM来对图12(a)所示的掩模 图形12A的形状，与用图12(c)所示掩模转移至晶片上的图12(d)抗 蚀剂图形11c的形状，进行数据库比较检查。结果，可探测到OPC的尺 寸误差和掩模的尺寸误差。即使用模拟图12(c)的掩模转移的图形形状 而得到的图形数据12C作为数据库，也可同样探测缺陷和形状的不规则 性。
这样的检查甚至可用于掩模中存在相移图形的情形。当需要确定相移 图形是否完好时，则以与上述相同的方式，将实际的图形数据与相应的 转移图形，或将模拟的图形与其相应的转移图形进行比较来作出这种判 断。当希望确定是否每个相移图形的相位是好的时，用待检查的掩模进 行曝光要移动焦点或改变曝光量。当此时的转移图形尺寸出现差异时， 可断定相移图形的相位有问题。当原处没有相移图形时，即使焦点和曝 光量保持不变，也没有图形可分辨。因此，由上述观点可作出每个相移 图形安置得是否合适的决定。
图13表示在检查工序中使用的目检SEM结构的一个实例。当电子枪 13a发射的电子束EB，经电子束偏转系统13b和物镜13c等，在载台13d 上晶片8的器件表面扫描时，目检SEM 13能用探测单元13e探测从电 子束扫描的晶片8表面放出的二次电子等，从而得到电子束扫描表面的 图象。在电子束扫描时，处理室13f内部由真空控制系统13g保持真空状 态。目检SEM 13的运行由顺序控制系统13h来控制。电子束偏转系统13b 的电子束控制由电子束控制系统13i来承担。顺便提及，晶片8的送入和 送出由装载系统13j来完成。
探测单元13e探测到的二次电子信号输送至图象输入系统13k，在此 转换为图象数据。图象数据被输送至图象数据处理系统13m，在此进行 芯片比较检查和数据比较检查。在本实施方案中，提供有掩模数据库13n 和模拟数据库13p。掩模的每个图形的设计数据都储存在掩模数据库13n 中。预计转移图形上述形状的数据储存在模拟数据库13p中。这些数据 在由图象数据处理系统13m进行比较检查时作为参考数据(待比较的数 据)。
(实施方案2)
在本实施方案中，参照图14将举例描述洁净室运行模式的修改。由 于图14所示的洁净室D1的结构与图1所示者相同，此处将略去对它的 描述。
半导体集成电路器件制造商的A公司，例如，执行洁净室D1的全部 管理和运行。A公司对整个洁净室D1的有形设施有维护和管辖权，例如， 并可采取法律手续对资产进行管理。本实施方案例举的情形是B公司为 一掩模制作商，运行掩模制作区D2，而C公司运行CMP区D9。
A公司为B公司和C公司提供场地和燃料如电力、自来水等。作为A 公司的选择，B和C公司分别为其自己的工作准备设备和必须的材料， 如制造用的设备及所需的材料等。这样A公司就能减少资金投入。另一 方面，B和C公司也可减少其投资额，因为无须保证场地。如实施方案1 所述，B公司可改善掩模的制作效率，改善其可靠性并降低成本。
A公司按照缩减的投资定期为B和C公司支付预定数额的运行资金。 运行资金是从B和C公司扣除应付给A公司的租金后得到的额度。A公 司因B和C公司对制造产品的贡献而支付产品销售的百分之几给B和C 公司。例如，如果在这种情形选择了相应于掩模制作商的B公司，则其 可收到的额度取决于每种掩模的产量和制作掩模的数量。例如，产量增 加，收到的额度也增加。如果制作的优质掩模数增多，则收到的额度也 增多。当然，B和C公司也能制作不同于A公司制造的产品。
即使对本实施方案的情形，掩模和半导体集成电路器件的制造与实施 方案1也是相同的。例如，其制造过程如下：
首先，相应于掩模制造商的B公司在洁净室D1的D2区内制作抗蚀 剂遮光掩模。此外，还制备正常掩模。接着，B公司将制作的抗蚀剂遮光 掩模和制备的正常掩模交付给半导体集成电路器件制造商A公司。即，B 公司将抗蚀剂掩模和正常掩模传送至D6区。
A公司将抗蚀剂掩模和正常掩模置于安装在D6区的缩投影曝光系统 上对晶片进行曝光而使每个图形转移至晶片上，并按实施方案1所述检 查转移的图形。这样就检查了交货的抗蚀剂掩模和正常掩模是好的还是 坏的。
无论抗蚀剂掩模和正常掩模是好的还是坏的，A公司都通过专用线如 LAN等或信息储存媒体如光盘，向掩模制造商B公司提供掩模检查工序 得到的信息。当掩模检查的结果表明抗蚀剂遮光掩模或正常掩模通过了 检查时，A公司使用掩模和D6区中的缩投影曝光系统进行曝光而将集成 电路图形转移至晶片上。此时，A公司按照掩模检查工序得到的信息调 整(校正)曝光系统的曝光条件。接着，A公司通过与实施方案1相同 的步骤进行正常的半导体集成电路器件的制造过程。另一方面，当掩模 检查的结果发现掩模被拒绝时，A公司将掩模退回掩模制造商B公司。 即，A公司将同一掩模传送回D2区。
接到被拒掩模的B公司，当掩模相应于抗蚀剂遮光掩模时，除去掩模 衬底上的有机膜遮光掩模，并使掩模衬底成为可再用态的各个空掩模衬 底。此外，B公司考虑了检查工序的结果得到的信息，制作新的抗蚀剂遮 光掩模或新的正常掩模，再交付给A公司。
虽然本发明的发明者所做的上述发明已用例举的实施方案作了具体描 述，但本发明不限于这些实施方案。不用说，可在不背离其实质的范围 内做出各种变化。
当在上述实施方案中由抗蚀剂膜制成的掩模有对准标记等图形时，可 向抗蚀剂膜添加吸收材料，以吸收标记探测光(例如，缺陷检查设备的 探测光，其波长大于曝光信息探测光的波长，如500nm)。
此外，虽然此实施方案已描述了用电子束将图形转移至掩模衬底上的 情形，但本发明不限于此。可对其作出各种改变。例如，可使用激光束。
虽然上面作出的描述主要针对这样的情形，即本发明的发明者所作出 的发明用于半导体集成电路器件的制造方法，这属于此发明背景的应用 领域，但本发明不限于此。本发明甚至可用于，例如，制作光盘的方法， 它需要用掩模按照曝光工艺来转移预定的图形，制作液晶显示的方法或 制作微机械的方法。
将对本申请公开的此项发明的典型者得到的有益效果简短地叙述如 下：
(1)按照本发明，半导体集成电路器件的制造以及由有机膜制成每个 遮光图形的光掩模的制作都是在同一洁净室中进行的，从而能缩短制作 掩模所需的周期。
(2)按照上面的(1)，由于可缩短掩模制作周期，而可缩短半导体 集成电路器件的制造周期。
(3)按照本发明，半导体集成电路器件的制造以及由有机膜制成每 个遮光图形的光掩模的制作都是在同一洁净室中进行的，从而能降低掩 模成本。
(4)按照上面的(3)，可降低半导体集成电路器件的成本。