外延晶片及其制造方法 |
|||||||
| 申请号 | CN201380045238.X | 申请日 | 2013-10-29 | 公开(公告)号 | CN104584190B | 公开(公告)日 | 2017-06-27 |
| 申请人 | LG伊诺特有限公司; | 发明人 | 姜石民; | ||||
| 摘要 | 本 发明 提供了一种 外延 晶片及其制造方法，并且所述方法包括：预生长步骤，通过在布置在室内的 半导体 晶片 上注入用于 外延生长 的反应源在 指定 的第一生长速率下和在指定的第一生长 温度 下将外延层生长为指定的第一厚度； 热处理 步骤，对由预生长步骤生长的外延层执行热处理预定时间；以及后续生长步骤，通过在经热处理的 半导体晶片 上注入反应源在指定的第二生长速率下和在指定的第二生长温度下将外延层生长至目标厚度，其中第一生长速率比第二生长速率慢。 | ||||||
| 权利要求 | 1.一种制造外延晶片的方法，包括： |
||||||
| 说明书全文 | 外延晶片及其制造方法技术领域背景技术[0002] 通常，外延生长包括化学气相沉积过程，并且衬底例如单晶硅晶片被加热，同时气态、液态或固态的硅化合物通过衬底的表面转移并发生热分解或分解。当单晶硅晶片用作衬底时，通过连续生长单晶结构来堆叠硅。因而，存在于衬底表面上的缺陷例如凝聚硅自间隙缺陷等可能直接影响外延晶片的质量。在对质量的影响方面，存在于衬底表面上的缺陷与连续生长单晶结构一同连续地生长，从而这可能引起形成新的晶体缺陷，即在外延层中的生长缺陷。例如，可能形成表面缺陷，例如外延堆叠缺陷以及在约0.1微米至10微米的范围内的小丘(hillock)。因此，在外延生长过程中需要制造基本上没有这样的表面缺陷问题的衬底的方法和工艺。 [0003] 此外，重要的是，掺杂的外延晶片从中心到边缘具有满足根据设计规格的需求范围的掺杂均匀性。因此，需要能够改进掺杂均匀性的制造外延晶片的方法和工艺。 发明内容[0004] 技术问题 [0005] 本发明涉及提供一种高质量外延晶片及其制造方法，在该外延晶片中，表面缺陷密度降低，掺杂均匀性得到改进，从而改进了特性和良品率。技术方案 [0006] 本发明的一个方面提供了一种制造外延晶片的方法，该方法包括：预生长步骤，在布置在室中的半导体晶片上注入用于外延生长的反应源并且在预定的第一生长速率下以及在预定的第一生长温度下生长外延层至预定的第一厚度；热处理步骤，对通过预生长步骤生长的外延层执行一定时间的热处理；以及后续生长步骤，在经热处理的半导体晶片上注入反应源并且在预定的第二生长速率下和在预定的第二生长温度下生长外延层至目标厚度，并且第一生长速率小于第二生长速率。 [0007] 在一个实施方案中，第一生长温度可以低于第二生长温度。 [0009] 在又一实施方案中，可以将第二生长温度设置在1500℃至1700℃的范围内，并且可以将第一生长温度设置在1400℃至1500℃的范围内，可以将第二生长速率设置成20μm/h或更大，并且将第一生长速率设置成5μm/h或更小，并且可以将第一厚度设置在0.5μm至1.0μm的范围内。 [0010] 在又一实施方案中，在热处理步骤中的热处理温度可以设置在1500℃至1700℃的范围内。 [0011] 有益效果 [0013] 图1是用于描述根据本发明的示例性实施方案的制造外延晶片的工艺的图。 [0014] 图2是示出根据本发明的示例性实施方案的制造外延晶片的方法的流程图。 [0015] 图3是示出在根据本发明的示例性实施方案的制造外延晶片的方法中的生长条件的实例的曲线图。 [0016] 图4是示出根据本发明的示例性实施方案的外延晶片的示意图。 具体实施方式[0017] 通过附图中的示例的方式示出本发明的具体实施方案，并且将在本文中对其进行详细描述，同时本发明可接受各种修改和替代形式。然而，应该理解的是，无意于将本发明限制于所公开的具体形式，而相反，本发明将涵盖落入本发明的精神和范围内的所有修改方案、等同方案和替代方案。 [0018] 当认为相关的公知的功能和构造的具体描述可能使实施方案的主题不清楚时，将省略那些具体描述。此外，本文中所使用的表述(例如，第一、第二等)仅用于使一个要素区分于另一要素。 [0019] 本发明提供了一种能够降低所制造的外延晶片的表面缺陷密度的方法。可以通过变量(例如在初始阶段注入的反应气体的流量、生长温度、压强、总流量、C/Si比、Si/H2比等)来改变外延晶片的表面缺陷密度。本发明提供了一种用于使表面缺陷密度降低至0.5/cm2或更小(即每1cm20.5个缺陷或更少)的方法。为此，本发明使用了控制如下参数的方法：生长温度、生长速率(即注入的反应气体的流量)、待在预生长步骤中生长的外延层的厚度、以及C/Si比。此外，通过根据本发明的实施方案的制造外延晶片的方法也可以改进掺杂均匀性。这可以通过下面的附图的具体描述来清楚地理解。 [0020] 图1是用于描述根据本发明的示例性实施方案的制造外延晶片的工艺的图，并且图2是示出根据本发明的示例性实施方案的制造外延晶片的方法的流程图。图3是示出在根据本发明的示例性实施方案的制造外延晶片的方法中的生长条件的实例的曲线图。 [0021] 在下文中，将基于图2的流程图参照图1和图3详细地描述根据本发明的示例性实施方案的制造外延晶片的方法。 [0022] 参照图2，在本发明的示例性实施方案中，将半导体晶片110(参见图1)布置在反应室中(S210)，然后执行预生长步骤(参见图1)(S220)。 [0023] 参照图1，尽管示出了碳化硅基晶片(4H-SiC晶片)，但是晶片可以根据最终制造的器件或者产品而不同。 [0024] 在执行在上述的半导体晶片上堆叠特定材料的过程之前，由于堆叠层之间的晶格常数失配问题而难以确保堆叠可靠性。为了减轻该问题，广泛使用如下方法：在该方法中，通过在半导体晶片上堆叠(生长)外延层115，可以将外延层115(参见图1)用作一种缓冲层。 [0025] 然而，在外延层的生长过程中，可能产生表面缺陷，当表面缺陷大于或等于允许值时(通常，当表面缺陷密度大于1/cm2时)，半导体晶片不涉及用作产品的衬底。因此，在本发明的示例性实施方案中，图2的S220中的预生长步骤用作将表面缺陷密度降低至0.5/cm2或更小的方法。 [0026] 根据本发明的示例性实施方案，在小于S240中的后续生长步骤中的生长速率(在下文中，称为第二生长速率)的生长速率(在下文中，称为第一生长速率)下执行预生长步骤。此外，可以在低于S240中的后续生长步骤中的生长温度(在下文中，称为第二生长温度)的生长温度(在下文中，称为第一生长温度)下执行预生长步骤。 [0027] 例如，在后续生长步骤中的生长温度被设置在1500℃至1700℃的范围内的情况下，可以将预生长步骤中的生长温度设置在1400℃至1500℃的范围内。 [0028] 也就是说，预生长步骤是如下过程：当将用于外延生长的反应源注入至反应室中内时，在小于第二生长速率的第一生长速率下且在低于第二生长温度的第一生长温度下在半导体晶片上生长外延层。 [0029] 在此，反应源根据作为外延层堆叠的对象的半导体晶片的材料或类型而不同。例如，如图1所示，在半导体晶片110为碳化硅基晶片的情况下，可以使用能够使晶格常数匹配的含硅化合物的固态、液态或气态的材料(例如SiH4+C3H8+H2、MTS(CH3SiCl3)、TCS(SiHCl3)、SixCx等)作为反应源。 [0030] 在这种情况下，例如，可以将第一生长速率设置成5μm/h或更小(即使外延层每小时堆叠成具有5μm或更小的范围内的厚度的速率)。在此，可以通过控制注入室中的反应源的流量来控制生长速率。 [0031] 通常，在以快的生长速率执行外延生长的情况下，外延层的均匀堆叠(生长)可能是困难的。因此，在上述预生长步骤中，由于保持了预定的生长温度，所以来自反应源的原子之间的移动性增加，并且准备了能够进行均匀生长的环境。然后，因为生长速率降低，所以给予了原子在半导体晶片上均匀分布并生长的时间。此外，可以降低形成在外延层内部的位错密度。 [0032] 因此，通过执行预生长步骤降低了晶格失配，从而可以使表面缺陷减少。因此，由于上述预生长步骤是通过在初始生长阶段减少由于晶格失配而引起的表面缺陷来辅助后续生长步骤的预处理，所以将通过预生长步骤生长的外延层厚度设置在大约0.5μm至1.0μm的范围内可能就足够了。 [0033] 在此，通过预生长步骤生长的外延层的厚度可以通过控制上述的生长温度、生长速率和生长时间t1(参见图3)来控制。 [0034] 在执行预生长步骤之后且在执行S240中的后续生长步骤之前，执行S230中的热处理步骤(参见图1，图3的t1至t2范围内的时间，即图3的附图标记A)。热处理步骤是插在上述预生长步骤和下面将要描述的后续生长步骤之间的工艺，以便于改进待根据本发明的示例性实施方案的待制造的外延层的掺杂均匀性。 [0035] 通常，在生长外延层的工艺中可以同时执行将待生长的外延层掺杂N型或者P型的工艺。掺杂类型根据外延晶片的用途、目的等来确定，并且可以在反应气体中包含用于N型或者P型掺杂所需的掺杂气体。然而，特定极性的掺杂粒子没有完全取代包含在外延层中的第4族元素，并且可能保持仅处于渗透在外延层中的状态。 [0036] 因此，在本发明的示例性实施方案中，将S230中的热处理步骤插在预生长步骤之后和后续生长步骤之前，从而使用了还改进了最终制造的外延晶片的掺杂均匀性的方法。 [0037] 当插入热处理步骤时，在高温下的热处理环境中给予了能够使保留在预生长步骤中所生长的外延层中的处于简单的渗透状态的掺杂粒子取代第4族元素的时间和能量，从而可以改进最终制造的外延晶片的整体掺杂均匀性。 [0038] 执行预定时间的上述热处理步骤，然后再执行S240中的后续生长步骤。在此，由于后续生长步骤为主要执行外延生长的过程并且在预生长步骤之后已经执行了生长过程，因此可以以与预生长步骤的生长速率相比非常快的速率来执行外延生长。 [0039] 例如，如图3所示，可以以20μm/h或更大的速率来执行S240中的后续生长步骤。此外，例如，如上所述可以将后续生长步骤中的生长温度(即第二生长温度)设置在1500℃至1700℃的范围内。可以执行后续生长步骤直至外延层的总厚度达到待生长的目标厚度。在这种情况下，可以根据外延晶片的目的、用途、最终器件和产品的性质、设计参数等来改变目标厚度。 [0040] 如上所述，根据本发明的示例性实施方案在以非常低的生长速率执行预生长步骤之后执行后续生长步骤的制造外延晶片的方法，与常规技术相比，该方法除了使表面缺陷密度降低以外，还具有减少加工时间和成本的优点。 [0041] 在常规技术的情况下，由于没有包括根据本发明的示例性实施方案的预生长步骤，所以为了避免表面缺陷密度问题，外延层以大约8μm/h至10μm/h的范围内的低生长速率生长。为此，在过度生长成具有50μm的厚度之后，再执行将外延层抛光至目标厚度的复杂工艺。 [0042] 另一方面，根据本发明的示例性实施方案，由于在预生长步骤之后去除了表面缺陷密度问题，所以在后续生长步骤中可以以非常快的生长速率来执行生长过程。由于不需要另外的抛光工艺，所以大幅减少了总加工时间和成本。 [0043] 图4是示出根据本发明的示例性实施方案的外延晶片的示意图。 [0044] 根据本发明的示例性实施方案的外延晶片包括衬底100和形成在衬底100上的外延结构200。衬底100可以包括碳化硅基晶片并且外延结构200也可以包括碳化硅结构。 [0045] 更具体地，外延结构200包括形成在衬底100上的第一外延层210和形成在第一外延层210上的第二外延层220。 [0047] 可以通过后续生长步骤将第二外延层220制造成具有目标厚度并且具有在0.5cm2或者更小的范围内的表面缺陷密度。 [0048] 在这种情况下，第一外延层210和第二外延层220两者都可以包括N型导电碳化硅系列。也就是说，在衬底100包括碳化硅(SiC)的情况下，第一外延层210和第二外延层220可以由碳氮化硅(SiCN)组成。 |
||||||
QQ群二维码
意见反馈
意见反馈