发送设备和接收设备 |
|||||||
| 申请号 | CN202011134340.5 | 申请日 | 2016-03-02 | 公开(公告)号 | CN112260800B | 公开(公告)日 | 2024-02-23 |
| 申请人 | 三星电子株式会社; | 发明人 | 明世澔; 金庆中; 郑鸿实; | ||||
| 摘要 | |||||||
| 权利要求 | 1.一种用于发送层1(L1)信令信息的发送设备，其中，所述发送设备能够在多种模式之中的一种模式下进行操作，所述发送设备包括： |
||||||
| 说明书全文 | 发送设备和接收设备技术领域背景技术[0003] 在21世纪的面向信息的社会中的广播通信服务正进入数字化、多信道化、带宽加宽以及高质量的时代。具体地讲，由于高清数字电视(TV)和便携式广播信号接收装置的广泛普及，数字广播服务对于各种接收方案的支持的需求增长。 [0004] 根据这种需求，标准组设置广播通信标准以提供满足用户的需要的各种信号发送和接收服务。然而，仍需要一种用于以更优秀性能向用户提供更好服务的方法。 发明内容[0005] 技术问题 [0006] 发明构思的示例性实施例可克服相关技术的信号发送器和接收器及其方法的缺点。然而，不要求这些实施例克服这样的缺点或者这些实施例可不克服这样的缺点。 [0007] 示例性实施例提供一种能够根据特定方案计算将被删截的奇偶校验比特的数量并从奇偶校验比特删截与计算出的数量一样多的比特的发送器及其删截方法。 [0008] 技术方案 [0009] 根据示例性实施例的一方面，提供了一种发送器，可包括：低密度奇偶校验(LDPC)编码器，被配置为对经过外部编码的比特进行编码以产生包括LDPC信息比特和奇偶校验比特的LDPC码字；删截器，被配置为删截LDPC码字中包括的一些奇偶校验比特；映射器，被配置为将除了被删截的奇偶校验比特以外的LDPC码字映射到用于发送到接收器的符号，其中，删截器基于经过外部编码的比特的数量、LDPC信息比特的数量以及LDPC码字中包括的奇偶校验比特之中的将被删截的奇偶校验比特的最小数量，计算LDPC码字中包括的奇偶校验比特之中的将被删截的奇偶校验比特的数量。 [0010] 包括在LDPC码字中的奇偶校验比特之中的将被删截的奇偶校验比特的数量可根据等式8来确定，其中，在等式8中，A表示将被删截的奇偶校验比特的数量与将被缩减的零比特的数量的比率，B表示将被删截的奇偶校验比特的最小数量。 [0011] 将被删截的奇偶校验比特的最小数量可以是包括在LDPC码字中的奇偶校验比特之中的不考虑缩减长度而将被删截的奇偶校验比特的数量，其中，缩减操作在发送之前去除被填充到LDPC信息比特中的零比特。 [0012] 当相同调制阶数被映射器用于符号映射时，A和B中的至少一个可被改变为与不同健壮性等级相应的不同值。 [0013] 根据示例性实施例的一方面，提供了一种删截的方法，可包括：对经过外部编码的比特进行编码以产生包括LDPC信息比特和奇偶校验比特的LDPC码字；删截LDPC码字中包括的一些奇偶校验比特；将除了被删截的奇偶校验比特以外的LDPC码字映射到用于发送到接收器的符号，其中，LDPC码字中包括的奇偶校验比特之中的将被删截的奇偶校验比特的数量是基于经过外部编码的比特的数量、LDPC信息比特的数量以及LDPC码字中包括的奇偶校验比特之中的将被删截的奇偶校验比特的最小数量而被计算出的。 [0014] 包括在LDPC码字中的奇偶校验比特之中的将被删截的奇偶校验比特的数量可根据等式8来确定，其中，在等式8中，A表示将被删截的奇偶校验比特的数量与将被缩减的零比特的数量的比率，B表示将被删截的奇偶校验比特的最小数量。 [0015] 将被删截的奇偶校验比特的最小数量可以是包括在LDPC码字中的奇偶校验比特之中的不考虑缩减长度而将被删截的奇偶校验比特的数量，其中，缩减操作在发送之前去除被填充到LDPC信息比特中的零比特。 [0016] 当相同调制阶数被映射器用于符号映射时，A和B中的至少一个可被改变为与不同健壮性等级相应的不同值。 [0017] 有益效果 [0019] 下面将参照附图描述示例性实施例的以上和/或其它方面，其中： [0020] 图1是用于描述根据示例性实施例的发送器的配置的框图； [0021] 图2和图3是用于描述根据示例性实施例的奇偶校验矩阵的示图； [0023] 图5和图6是用于描述根据示例性实施例的发送器的详细配置的框图； [0024] 图7至图20是用于描述根据示例性实施例的用于处理信令的方法的示图； [0025] 图21和图22是用于描述根据示例性实施例的接收器的配置的框图； [0026] 图23和图24是用于描述根据示例性实施例的将接收器的对数似然比(LLR)值进行组合的示例的示图； [0027] 图25是示出根据示例性实施例的提供与L1信令的长度有关的信息的示例的示图； [0028] 图26和图27是用于描述根据示例性实施例的删截方法的流程图。 [0029] 用于实现本发明的最佳模式 具体实施方式[0030] 在下文中，将参照附图更详细地描述示例性实施例。 [0031] 图1是用于描述根据示例性实施例的发送器的配置的框图。 [0032] 参照图1，发送器100包括低密度奇偶校验(LDPC)编码器110和删截器120。 [0033] LDPC编码器110可对包括零比特的输入比特进行编码。换句话说，LDPC编码器110可对输入比特执行LDPC编码以产生奇偶校验比特，即，LDPC奇偶校验比特。 [0034] 这里，输入比特可包括经过外部编码的比特和零比特。 [0035] 详细地讲，输入比特是用于LDPC编码的LDPC信息比特并可包括经过外部编码的比特和零比特(即，具有值0的比特)，其中，经过外部编码的比特包括信息比特和通过对信息比特进行外部编码而产生的奇偶比特(或奇偶校验比特)。 [0036] 信息比特可以是信令(可选地称为信令比特或信令信息)。信息比特可包括接收器200(如图21或图22中所示)接收和处理从发送器100发送的数据或服务数据(例如，广播数据)所需的信息。 [0037] 外部编码是在级联编码操作中的内部编码之前执行的编码操作，并可使用各种编码方案，诸如，Bose、Chaudhuri、Hocquenghem(BCH)编码和/或循环冗余校验(CRC)编码。在这种情况下，用于内部编码的内部码可以是LDPC码。 [0038] 对于LDPC编码，需要取决于码率和码长的特定数量的LDPC信息比特。因此，当通过对信息比特进行外部编码而产生的经过外部编码的比特的数量小于所需的LDPC信息比特的数量时，合适数量的零比特被填充以获得所需的用于LDPC编码的LDPC信息比特的数量。因此，经过外部编码的比特和填充的零比特可将LDPC信息比特构造为与LDPC编码所需的比特数量一样多。 [0039] 由于填充的零比特是获得用于LDPC编码的预定数量的比特所需的比特，因此填充的零比特经过LDPC编码，并且随后不被发送到接收器200。这样，填充零比特的过程或者填充零比特并且随后不将填充的零比特发送到接收器200的过程可被称为缩减操作。在这种情况下，填充的零比特可被称为缩减比特(或被缩减比特)。 [0040] 例如，假设信息比特的数量是Ksig，并且当Mouter个奇偶校验比特通过外部编码被添加到信息比特时的比特数量(即，包括信息比特和奇偶校验比特的经过外部编码的比特的数量)是Nouter(＝Ksig+Mouter)。 [0041] 在这种情况下，当经过外部编码的比特的数量Nouter小于LDPC信息比特的数量Kldpc时，Kldpc‑Nouter个零比特被填充使得经过外部编码的比特和填充的零比特可一起构成LDPC信息比特。 [0042] 前面的示例描述了零比特被填充，这仅是一个示例。 [0043] 当信息比特是用于数据或服务数据的信令时，信息比特的长度可依据数据量而改变。因此，当信息比特的数量大于LDPC编码所需的LDPC信息比特的数量时，信息比特可被分割为多个比特组，使得每组中的信息比特的数量小于特定值。 [0044] 因此，当信息比特的数量或分割出的信息比特的数量小于通过从LDPC信息比特的数量减去经由外部编码产生的奇偶校验比特的数量而获得的数量时，填充与通过从LDPC信息比特的数量减去经过外部编码的比特的数量而获得的数量一样多的零比特，使得LDPC信息比特可由经过外部编码的比特和填充的零比特形成。 [0045] 然而，当信息比特的数量或分割出的信息比特的数量等于通过从LDPC信息比特的数量减去经由外部编码产生的奇偶校验比特的数量而获得的数量时，LDPC信息比特可仅由经过外部编码的比特形成，无需填充的零比特。 [0046] 上面的示例描述了信息比特被外部编码，这仅是一个示例。然而，信息比特可不经过外部编码，并与依据信息比特的数量而填充的零比特一起构成LDPC信息比特，或者仅信息比特可构成LDPC信息比特，无需单独填充零比特。 [0047] 为了解释方便，下面将在通过BCH编码执行外部编码的假设下对外部编码进行描述。 [0048] 详细地讲，将在输入比特包括经过BCH编码的比特和零比特的假设下描述输入比特，其中，经过BCH编码的比特包括信息比特和通过对信息比特进行BCH编码而产生的BCH奇偶校验比特(或BCH奇偶比特)。 [0049] 也就是说，假设信息比特的数量为Ksig并且当通过BCH编码的Mouter个BCH奇偶校验比特被添加到信息比特时的比特数量(即，包括信息比特和BCH奇偶校验比特的经过BCH编码的比特的数量)是Nouter(＝Ksig+Mouter)。这里，Mouter＝168。 [0050] 前述示例描述了将被缩减的零比特被填充，这仅仅是一个示例。也就是说，由于零比特是具有由发送器100和接收器200预设的值的比特并且被填充仅用于连同包括将被随后发送到接收器200的信息的信息比特一起形成LDPC信息比特，因此替代零比特的具有由发送器100和接收器200预设的另一值(例如，1)的比特可被填充以便进行缩减。如上所述，信息比特可以是信令。例如，信息比特可以是用于广播发送器100发送的数据的信令。 [0051] LDPC编码器110可对LDPC信息比特系统地进行编码以产生LDPC奇偶校验比特，并输出由LDPC信息比特和LDPC奇偶校验比特形成的LDPC码字(或经过LDPC编码的比特)。也就是说，用于LDPC编码的LDPC码是系统码，因此，LDPC码字可由在LDPC编码之前的LDPC信息比特和通过LDPC编码产生的LDPC奇偶校验比特形成。 [0052] 例如，LDPC编码器110可对Kldpc个LDPC信息比特 执行LDPC编码以产生Nldpc_parity个LDPC奇偶校验比特 并输出由Ninner (＝Kldpc+Nldpc_parity)个比特形成的LDPC码字 [0053] 在这种情况下，LDPC编码器110可以以各种码率对输入比特(即，LDPC信息比特)执行LDPC编码以产生具有特定长度的LDPC码字。 [0054] 例如，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码以产生由16200个比特形成的LDPC码字。作为另一示例，LDPC编码器110可以以6/15的码率对6480个输入比特执行LDPC编码以产生由16200个比特形成的LDPC码字。 [0055] 同时，执行LDPC编码的处理是产生LDPC码字以满足H·CT＝0的处理，因此，LDPC编码器110可使用奇偶校验矩阵来执行LDPC编码。这里，H表示奇偶校验矩阵，C表示LDPC码字。 [0056] 在下文中，将参照附图描述根据各种示例性实施例的奇偶校验矩阵的结构。在奇偶校验矩阵中，除了1之外的部分的元素是0。 [0057] 例如，根据示例性实施例的奇偶校验矩阵可具有如图2中示出的结构。 [0058] 参照图2，奇偶校验矩阵20可由五个子矩阵A、B、C、Z和D组成。在下文中，为了描述奇偶校验矩阵20的结构，每个矩阵结构将被描述。 [0059] 子矩阵A由K个列和g个行形成，子矩阵C由K+g个列和N‑K‑g个行形成。这里，K(或Kldpc)表示LDPC信息比特的长度，N(或Ninner)表示LDPC码字的长度。 [0060] 此外，在子矩阵A和子矩阵C中，当LDPC码字的长度是16200并且码率是3/15时，在第i列组中的第0列中1所位于的行的索引可基于表1来限定。属于同一列组的列的数量可以是360。 [0061] [表1] [0062] [0063] 在下文中，将参照例如表1来详细描述子矩阵A和子矩阵C中1所位于的行的位置(可选地，称作“索引”或“索引值”)。 [0064] 当LDPC码字的长度是16200并且码率是3/15时，基于奇偶校验矩阵20的编码参数M1、编码参数M2、编码参数Q1以及编码参数Q2分别是1080、11880、3以及33。 [0065] 这里，Q1表示子矩阵A中属于同一列组的列被循环移位的大小，Q2表示子矩阵C中属于同一列组的列被循环移位的大小。 [0066] 此外，Q1＝M1/L，Q2＝M2/L，M1＝g，M2＝N‑K‑g，L表示分别在子矩阵A和子矩阵C中列的样式被重复的间隔，即，属于同一列组的列的数量(例如，360)。 [0067] 子矩阵A和子矩阵C中1所位于的行的索引可分别基于M1值来确定。 [0068] 例如，在以上的表1中，由于M1＝1080，因此在子矩阵A中的第i列组的第0列中1所位于的行的位置可基于以上的表1的索引值之中的小于1080的值来确定，子矩阵C中的第i列组的第0列中1所位于的行的位置可基于以上的表1的索引值之中的等于或大于1080的值来确定。 [0069] 详细地讲，在以上的表1中与第0列组对应的序列是“8 372 841 4522 5253 7430 8542 9822 10550 11896 11988”。因此，在子矩阵A中的第0列组的第0列中，1可分别位于第 8行、第372行以及第841行中，并且在子矩阵C的第0列组的第0列中，1可分别位于第4522行、第5253行、第7430行、第8542行、第9822行、第10550行、第11896行以及第11988行中。 [0070] 在子矩阵A中，当1的位置被限定在每个列组的第0列中时，1的位置可被循环移位Q1以限定在每个列组的其它列中1所位于的行的位置，并且在子矩阵C中，当1的位置被限定在每个列组的第0列中时，1的位置可被循环移位Q2以限定在每个列组的其它列中1所位于的行的位置。 [0071] 在前述示例中，在子矩阵A中的第0列组的第0列中，1位于第8行、第372行以及第841行。在这种情况下，由于Q1＝3，因此在第0列组的第1列中1所位于的行的索引可以是11(＝8+3)、375(＝372+3)以及844(＝841+3)，并且在第0列组的第2列中1所位于的行的索引可以是14(＝11+3)、378(＝375+3)以及847(＝844+3)。 [0072] 在子矩阵C的第0列组的第0列中，1位于第4522行、第5253行、第7430行、第8542行、第9822行、第10550行、第11896行以及第11988行。在这种情况下，由于Q2＝33，因此在第0列组的第1列中1所位于的行的索引可以是4555(＝4522+33)、5286(＝5253+33)、7463(＝7430+33)、8575(＝8542+33)、9855(＝9822+33)、10583(＝10550+33)、11929(＝11896+33)以及12021(＝11988+33)，并且在第0列组的第2列中1所位于的行的索引可以是4588(＝4555+ 33)、5319(＝5286+33)、7496(＝7463+33)、8608(＝8575+33)、9888(＝9855+33)、10616(＝ 10583+33)、11962(＝11929+33)以及12054(＝12021+33)。 [0073] 根据该方案，在子矩阵A和子矩阵C中的所有列组中1所位于的行的位置可被限定。 [0074] 子矩阵B是双对角矩阵，子矩阵D是单位矩阵，并且子矩阵Z是零矩阵。 [0075] 作为结果，如图2中所示的奇偶校验矩阵20的结构可由具有以上结构的子矩阵A、子矩阵B、子矩阵C、子矩阵D以及子矩阵Z来限定。 [0076] 在下文中，将描述由LDPC编码器110基于如图2中所示的奇偶校验矩阵20执行LDPC编码的方法。 [0077] LDPC码可用于对信息块S＝(s0,s1,...,sK‑1)进行编码。在这种情况下，为了产生长度为N＝K+M1+M2的LDPC码字Λ＝(λ0,λ1,...,λN‑1)，来自信息块S的奇偶校验块可被系统地编码。 [0078] 作为结果，LDPC码字可以是 [0079] 这里，M1和M2分别表示与双对角子矩阵B和单位子矩阵D对应的奇偶校验子矩阵的大小，其中，M1＝g并且M2＝N‑K‑g。 [0080] 计算奇偶校验比特的过程可被表示如下。在下文中，为了解释方便，奇偶校验矩阵20被限定为以上的表1的情况将作为一个示例被描述。 [0081] 步骤1)执行初始化使得λi＝si(i＝0,1,...,K‑1)，pj＝0(j＝0,1,...,M1+M2‑1)。 [0082] 步骤2)将第一信息比特λ0累加到以上的表1的第1行中限定的奇偶校验比特地址中。 [0083] 步骤3)针对接下来的L‑1个信息比特λm(m＝1,2,...,L‑1)，将λm累加到基于下面的等式1计算的奇偶校验比特地址中。 [0084] [0085] 在以上的表达式1中，x表示与第一信息比特λ0对应的奇偶校验比特累加器的地址。另外，Q1＝M1/L并且Q2＝M2/L。 [0086] 在这种情况下，由于LDPC码字的长度是16200并且码率是3/15，因此M1＝1080，M2＝11880，Q1＝3，Q2＝33，L＝360。 [0087] 步骤4)由于如以上的表1的第2行的奇偶校验比特地址被给予第L个信息比特λL，类似于前述方案，通过以上的步骤3)中描述的方案来计算针对接下来的L‑1个信息比特λm(m＝L+1，L+2，...，2L‑1)的奇偶校验比特地址。在这种情况下，x表示与信息比特λL对应的奇偶校验比特累加器的地址，并且可基于以上的表1的第2行来获得。 [0088] 步骤5)针对每组的L个新的信息比特，将以上的表1的新的行设置为奇偶校验比特累加器的地址，并且因此重复前述过程。 [0089] 步骤6)在从码字比特λ0至λK‑1重复前述过程之后，从i＝1顺序地计算下面的等式2的值。 [0090] [0091] 步骤7)基于下面的等式3计算与双对角子矩阵B对应的奇偶校验比特λK至 [0092] λK+L×t+s＝pQ1×s+t(0≤S＜L，0≤t＜Q1)...(3) [0093] 步骤8)基于以上的表1的新的行和以上的等式1来计算针对每组的L个新的码字比特λK至 的奇偶校验比特累加器的地址。 [0094] 步骤9)在码字比特λK至 被应用之后，基于下面的等式4来计算与子矩阵D对应的奇偶校验比特 至 [0095] λK+M1+L×t+s＝pM1+Q2×s+t(0≤S＜L，0≤t＜Q2)...(4) [0096] 作为结果，奇偶校验比特可通过以上的方案来计算。然而，这仅仅是一个示例，并且因此，用于基于如图2中所示的奇偶校验矩阵计算奇偶校验比特的方案可以以各种方式被限定。 [0097] 如此，LDPC编码器110可基于以上的表1执行LDPC编码以产生LDPC码字。 [0098] 详细地讲，LDPC编码器110可基于以上的表1以3/15的码率对3240个输入比特(即，LDPC信息比特)执行LDPC编码以产生12960个LDPC奇偶校验比特，并且输出由LDPC信息比特和LDPC奇偶校验比特形成的LDPC码字。在这种情况下，LDPC码字可由16200个比特形成。 [0099] 作为另一示例，根据示例性实施例的奇偶校验矩阵可具有如图3中所示的结构。 [0100] 参照图3，奇偶校验矩阵30由信息子矩阵31和奇偶校验子矩阵32形成，其中，信息子矩阵31是与信息比特(即，LDPC信息比特)对应的子矩阵，奇偶校验子矩阵32是与奇偶校验比特(即，LDPC奇偶校验比特)对应的子矩阵。 [0101] 信息子矩阵31包括Kldpc个列，奇偶校验子矩阵32包括Nldpc_parity＝Ninner‑Kldpc个列。奇偶校验矩阵30的行的数量等于奇偶校验子矩阵32的列的数量Nldpc_parity＝Ninner‑Kldpc。 [0102] 此外，在奇偶校验矩阵30中，Ninner表示LDPC码字的长度，Kldpc表示信息比特的长度，Nldpc_parity＝Ninner‑Kldpc表示奇偶校验比特的长度。 [0103] 在下文中，将描述信息子矩阵31和奇偶校验子矩阵32的结构。 [0104] 信息子矩阵31是包括Kldpc个列(即，第0列至第(Kldpc‑1)列)的矩阵，并且依赖于下面的规则。 [0105] 第一，构成信息子矩阵31的Kldpc个列中的每M个列属于同一组，并且构成信息子矩阵31的Kldpc个列被划分成总计Kldpc/M个列组。属于同一列组的列具有彼此循环移位Qldpc的关系。也就是说，Qldpc可被视为针对构成奇偶校验矩阵30的信息子矩阵中的列组的列的循环移位参数值。 [0106] 这里，M表示信息子矩阵31中的列的样式被重复的间隔(例如，M＝360)，Qldpc是信息子矩阵31中每个列被循环位移的大小。M是Ninner和Kldpc的公约数并且被确定，使得Qldpc＝(Ninner‑Kldpc)/M被建立。这里，M和Qldpc是整数，Kldpc/M也为整数。M和Qldpc可根据LDPC码字的长度和码率而具有各种值。 [0107] 例如，当M＝360时，LDPC码字的长度Ninner是16200，码率是6/15，Qldpc可以是27。 [0108] 第二，如果第i(i＝0,1,...,Kldpc/M‑1)列组的第0列的度(这里，度是位于列中的值1的数量，并且属于相同列组的所有列的度相同)被设置为Di，并且在第i列组的第0列中1所位于的每个行的位置(或索引)被设置为 则在第i列组的第j列中第k个1所位于的行的索引 基于下面的等式5来确定。 [0109] [0110] 在以上的等式5中，k＝0,1,2,...,Di‑1；i＝0,1,...,Kldpc/M‑1；j＝1,2,...,M‑1。 [0111] 同时，以上的等式5可被表示为如下面的等式6。 [0112] [0113] 在以上的等式10中，k＝0,1,2,...,Di‑1；i＝0,1,...,Kldpc/M‑1；j＝1,2,...,M‑1。在以上的等式6中，由于j＝1,2,...,M‑1，因此(j mod M)可被视为j。 [0114] 在这些等式中， 表示在第i列组中的第j列中第k个1所位于的行的索引，Ninner表示LDPC码字的长度，Kldpc表示信息比特的长度，Di表示属于第i列组的列的度，M表示属于一个列组的列的数量，并且Qldpc表示每个列被循环位移的大小。 [0115] 作为结果，参照以上的等式，如果 值是已知的，则在第i列组中的第j列中第k个1所位于的行的索引 可以是已知的。因此，当在每个列组的第0列中第k个1所位于的行的索引值被存储时，在具有图3的结构的奇偶校验矩阵30(即，奇偶校验矩阵30的信息子矩阵31)中1所位于的列和行的位置可被校验。 [0116] 根据前述规则，所有属于第i列组的列的度(degree)是Di。因此，根据前述规则，存储与奇偶校验矩阵有关的信息的LDPC码可被简要地表示如下。 [0117] 例如，当Ninner是30，Kldpc是15，并且Qldpc是3时，在三个列组的第0列中1所位于的行的位置信息可通过如下面的等式7的序列(可被称为“权重‑1位置序列”)表示。 [0118] [0119] [0120] [0121] 在以上的等式7中， 表示在第i列组的第j列中第k个1所位于的行的索引。 [0122] 表示在每个列组的第0列中1所位于的行的索引的如以上的等式7的权重‑1位置序列可被更简要地表示为下面的表2。 [0123] [表2] [0124] [0125] 以上的表2表示奇偶校验矩阵中值为1的元素的位置，第i个权重‑1位置序列由属于第i列组的第0列中1所位于的行的索引来表示。 [0126] 根据以上描述的示例性实施例的奇偶校验矩阵的信息子矩阵31可基于下面的表3来限定。 [0127] 这里，下面的表3表示在信息子矩阵31的第i列组的第0列中1所位于的行的索引。也就是说，信息子矩阵31由多个列组形成，其中，所述多个列组中的每个列组包括M个列，并且在所述多个列组中的每个列组的第0列中1的位置可由下面的表3限定。 [0128] 例如，当LDPC码字的长度Ninner是16200，码率是6/15，并且M是360时，在信息子矩阵31中的第i列组的第0列中1所位于的行的索引如下面的表3。 [0129] [表3] [0130] [0131] 根据另一示例性实施例，在以上的表3中与每个列组对应的每个序列中的索引的顺序被改变的奇偶校验矩阵被视为与以上描述的奇偶校验矩阵相同的针对LDPC码的奇偶校验矩阵是发明构思的另一示例。 [0132] 根据又一示例性实施例，以上的表3中列组的序列的排列顺序被改变的奇偶校验矩阵也被视为与以上描述的奇偶校验矩阵相同的奇偶校验矩阵，因为他们具有相同的代数特性，诸如码图上的环特征和度分布。 [0133] 根据又一示例性实施例，将Qldpc的倍数与以上的表3中与列组对应的序列的所有索引相加的奇偶校验矩阵也被视为与以上描述的奇偶校验矩阵相同的奇偶校验矩阵，因为它们在码图上具有相同的环特征和度分布。这里，要注意的是，当通过将Qldpc的倍数与给定序列相加而获得的值等于或大于Ninner‑Kldpc时，所述值需要被改变为通过对Ninner‑Kldpc执行模运算而获得的值，然后被应用。 [0134] 如果如以上的表3中所示的在信息子矩阵31中的第i列组的第0列中1所位于的行的位置被限定，则它可被循环移位Qldpc，并且因此在每个列组的其它列中1所位于的行的位置可被限定。 [0135] 例如，如以上表3中所示，由于与信息子矩阵31的第0列组的第0列对应的序列是“27 430 519 828 1897 1943 2513 2600 2640 3310 3415 4266 5044 5100 5328 5483 5928 6204 6392 6416 6602 7019 7415 7623 8112 8485 8724 8994 9445 9667”，因此在信息子矩阵31中的第0列组的第0列中，1位于第27行、第430行、第519行、…。 [0136] 在这种情况下，由于Qldpc＝(Ninner‑Kldpc)/M＝(16200‑6480)/360＝27，因此在第0列组的第1列中1所位于的行的索引可以是54(＝27+27)、457(＝430+27)、546(＝519+27)、…、81(＝54+27)、484(＝457+27)、573(＝546+27)、…。 [0137] 通过以上的方案，可限定每个列组的所有行中1所位于的行的索引。 [0138] 在下文中，将描述用于基于如图3中所示的奇偶校验矩阵30执行LDPC编码的方法。 [0139] 首先，将被编码的信息比特被设置为i0，i1，…， 并且从LDPC编码输出的码比特被设置为c0，c1，…，。 [0140] 另外，由于LDPC码是系统性的，因此针对k(0≤k＜Kldpc‑1)，ck被设置为ik。同时，其余码比特被设置为 [0141] 在下文中，将描述用于计算奇偶校验比特pk的方法。 [0142] 在下文中，q(i,j,0)表示在如以上的表3中的索引列表中第i行的第j项，针对0 [0143] 同时，当q(i,j,0)和q(i,j,1)如上文那样被限定时，计算奇偶校验比特的过程如下。 [0144] 步骤1)将奇偶校验比特初始化为“0”。也就是说，针对0≤k [0145] 步骤2)针对0≤k [0146] [0147] 是不大于x的最大整数。 [0148] 接下来，针对所有的i，将ik累加到pq(i,j,l)中。也就是说，计算pq(i,0,l)＝pq(i,0,l)+ik，pq(i,1,l)＝pq(i,1,l)+ik，pq(i,2,l)＝pq(i,2,l)+ik，...，pq(i,w(i)‑1,l)＝pq(i,w(i)‑1,l)+ik。 [0149] 这里，w(i)表示如以上的表3的索引列表中第i行的值(元素)的数量，并且表示奇偶校验矩阵中与ik对应的列中1的数量。另外，在以上的表3中，作为第i行的第j项的q(i,j,0)是奇偶校验比特的索引，并且表示在奇偶校验矩阵中与ik对应的列中1位于的行的位置。 [0150] 详细地讲，在以上的表3中，作为第i行的第j项的q(i,j,0)表示在LDPC码的奇偶校验矩阵中的第i列组的第一(即第0)列中1所位于的行的位置。 [0151] q(i,j,0)还可被视为将根据允许真实设备实现用于针对所有i将ik累加到pq(i,j,l)中的方案的方法通过LDPC编码被产生的奇偶校验比特的索引，并且当另一编码方法被实现时还可被视为另一形式的索引。然而，这仅仅是一个示例，并且因此，无论什么编码方案被应用，获得与LDPC编码结果等同的结果是明显的，其中，LDPC编码结果可从LDPC码的奇偶校验矩阵获得，其中，奇偶校验矩阵可基本上基于以上的表3的q(i,j,0)值而产生。 [0152] 步骤3)通过针对满足0 [0153] 相应地，可获得所有编码比特c0，c1，…，。 [0154] 作为结果，奇偶校验比特可通过以上的方案来计算。然而，这仅仅是一个示例，并且因此，用于基于如图3中所示的奇偶校验矩阵来计算奇偶校验比特的方案可以以各种方式被限定。 [0155] 如此，LDPC编码器110可基于以上的表3来执行LDPC编码以产生LDPC码字。 [0156] 详细地讲，LDPC编码器110可基于以上的表3以6/15的码率对6480个输入比特(即，LDPC信息比特)执行LDPC编码，以产生9720个LDPC奇偶校验比特，并输出LDPC奇偶校验比特以及由LDPC奇偶校验比特形成的LDPC码字。在这种情况下，LDPC码字可由16200个比特形成。 [0157] 如上所述，LDPC编码器110可以以各种码率对输入比特进行编码以产生LDPC奇偶校验比特。 [0158] 删截器120可从LDPC奇偶校验比特删截一些比特。 [0159] 这里，删截意指LDPC奇偶校验比特中的一些不被发送给接收器200。在这种情况下，删截器120可去除被删截的LDPC奇偶校验比特或者仅输出LDPC码字中的除了被删截的LDPC奇偶校验比特之外的剩余比特。 [0160] 为了这个目的，删截器130可计算将被删截的LDPC奇偶校验比特的数量。 [0161] 详细地讲，删截器130可基于根据以下的等式8计算出的Npunc_temp来计算将被删截的LDPC奇偶校验比特的数量。 [0162] [0163] 在上面的等式8中，其中，Npunc_temp表示将被删截的LDPC奇偶校验比特的临时数量，Kldpc表示LDPC信息比特的数量。Nouter表示经过外部编码的比特的数量。这里，当通过BCH编码执行外部编码时，Nouter表示经过BCH编码的比特的数量。 [0164] 此外，A和B是在系统(诸如发送器100和接收器200)中预设的常数，并可通过各种方法被选为合适的值以获得系统所需的健壮性。 [0165] 根据示例性实施例，A表示将被删截的奇偶校验比特的数量与将被缩减(即，去除)的比特的数量的比率，B表示删截的比特可具有的最小长度，即，即使当缩减长度为0时，将被删截的奇偶校验比特的长度。 [0166] 在这种情况下，A和B的值用来调整用于信息比特的发送的实际码率。也就是说，为了对信息比特的长度短的情况或信息比特的长度长的情况做准备，A和B的值用来调整将被降低的实际码率。 [0167] 同时，A和B的值中的至少一个可被确定为在相同调制阶数下与不同健壮性等级相应的不同值。也就是说，A和B中的至少一个可被改变为与不同健壮性等级相应的不同值以在相同调制阶数下提供不同的健壮性等级。 [0168] 例如，当调制阶数为2时，即，当LDPC码字比特通过四相相移键控(QPSK)来调制以发送到接收器200时，A＝0、B＝9360，A＝0、B＝11460，或者A＝0、B＝12360。 [0169] 在这种情况下，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码，并且删截器120可基于A＝0、B＝9360，A＝0、B＝11460，或者A＝0、B＝12360来计算将被删截的LDPC奇偶校验比特的临时数量。 [0170] 作为另一示例，当调制阶数为2时，即，当LDPC码字比特通过QPSK来调制以发送到接收器200时，A＝2、B＝6036，或者A＝11/16、B＝4653。 [0171] 在这种情况下，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码，并且删截器120可基于A＝2、B＝6036来计算将被删截的LDPC奇偶校验比特的临时数量。 [0172] 此外，LDPC编码器110可以以6/15的码率对6480个输入比特执行LDPC编码，并且删截器120可基于A＝11/16、B＝4653来计算将被删截的LDPC奇偶校验比特的临时数量。 [0173] 当将被发送的信息比特具有固定长度时，A被设置为0，B固定为大于0的整数，其中，在以上情况下等式8被改变为如下的等式9。 [0174] Npunc_temp＝B…(9) [0175] 在这种情况下，B在不同调制阶数下被确定为不同的值。也就是说，根据示例性实施例，当具有固定长度的信息比特使用不同调制阶数被发送时，不同的B值可被用于使系统的开销最小化，由此在实现系统所需的健壮性的同时提高发送效率。 [0176] 例如，当调制阶数为2并且LDPC码字比特通过OPSK被调制以发送到接收器200时，B＝9360、B＝11460、或者B＝12360。 [0177] 在这种情况下，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码，并且删截器120可基于B＝9360、B＝11460、或者B＝12360来计算将被删截的LDPC奇偶校验比特的临时数量。 [0178] 作为另一示例，当调制阶数为4并且LDPC码字比特通过16‑正交幅度调制(16‑QAM)被调制以发送到接收器200时，B＝12292。这里，作为16‑QAM，16‑非均匀星座(16‑NUC)可被使用。 [0179] 在这种情况下，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码，并且删截器120可基于B＝12292来计算将被删截的LDPC奇偶校验比特的临时数量。 [0180] 作为另一示例，当调制阶数为6并且LDPC码字比特通过64‑QAM被调制以发送到接收器200时，B＝12350。这里，作为64‑QAM，64‑NUC可被使用。 [0181] 在这种情况下，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码，并且删截器120可基于B＝12350来计算将被删截的LDPC奇偶校验比特的临时数量。 [0182] 作为另一示例，当调制阶数为8并且LDPC码字比特通过256‑QAM被调制以发送到接收器200时，B＝12432或B＝12776。这里，作为256‑QAM，256‑NUC可被使用。 [0183] 在这种情况下，LDPC编码器110可以以3/15的码率对3240个输入比特执行LDPC编码，并且删截器120可基于B＝12432或B＝12776来计算将被删截的LDPC奇偶校验比特的临时数量。 [0184] 同时，将在下面描述设置A和B的详细原因。 [0185] 此外，删截器120基于以下等式10计算NFEC： [0186] [0187] 在上面的等式10中， 表示大于或等于x的最小整数。 [0188] 此外，NFEC_temp＝Nouter+Nldpc_parity‑Npunc_temp，ηMOD是调制阶数。例如，当LDPC码字通过QPSK、16‑正交幅度调制(16‑QAM)、64‑QAM和256‑QAM被调制时，ηMOD可分别是2、4、6和8。 [0189] 此外，NFEC是构成经过删截和缩减的LDPC码字的比特的数量(即，在删截和缩减之后剩余的LDPC码字比特)。 [0190] 接下来，删截器120基于以下等式11计算Npunc。 [0191] Npunc＝Npunc_temp‑(NFEC‑NFEC_temp)…(11) [0192] 在上面的等式11中，Npunc表示将被删截的LDPC奇偶校验比特的数量。 [0193] 参照以上处理，删截器120通过将常数整数B添加到从填充的零比特的数量的乘积结果获得的结果(即，缩短长度(＝Kldpc‑Nouter)乘以A)来计算将被删截的LDPC奇偶校验比特的临时数量Npunc_temp。 [0194] 此外，删截器120可在基于Npunc_temp进行删截和缩减之后计算LDPC码字的临时数量NFEC_temp，以构成LDPC码字。 [0195] 详细地讲，LDPC信息比特被LDPC编码并且通过LDPC编码而产生的LDPC奇偶校验比特被添加到LDPC信息比特以构成LDPC码字。这里，LDPC信息比特包括经过BCH编码的比特并且在一些情况下还可包括填充到信息比特的零比特，其中，在经过BCH编码的比特中，信息比特被BCH编码。 [0196] 在这种情况下，由于填充的零比特被LDPC编码但是未被发送到接收器200，因此，被缩减的LDPC码字(即，无需填充的零比特的LDPC码字(即，被缩减的LDPC码字))可由经过BCH编码的比特和LDPC奇偶校验比特形成。当未填充零比特时，LDPC码字还可由经过BCH编码的比特和LDPC奇偶校验比特形成。 [0197] 因此，删截器120从经过BCH编码的比特的数量与LDPC奇偶校验比特的数量之和值减去被删截的LDPC奇偶校验比特的任意数量来计算NFEC_temp。 [0198] 同时，经过删截和缩减的LDPC码字比特经由QPSK、16‑QAM、64‑QAM或256‑QAM被调制以被映射到星座符号，并且所述星座符号可通过帧被发送到接收器200。 [0199] 因此，删截器120确定LDPC码字比特的数量NFEC(其中，NFEC是调制阶数的整数倍)以在基于NFEC_temp进行删截和缩减之后构成LDPC码字，并且在被缩减的LDPC码字中确定需要被删截的比特的数量Npunc以形成NFEC。同时，当未填充零比特时，LDPC码字可由经过BCH编码的比特和LDPC奇偶校验比特形成，并且缩减操作可被省略。 [0200] 删截器120可删截与从LDPC奇偶校验比特计算出的数量一样多的比特。 [0201] 详细地讲，删截器120可在LDPC奇偶校验比特的后边部分删截预定数量的比特。也就是说，删截器120可从LDPC奇偶校验比特之中的最后的LDPC奇偶校验比特起删截与计算出的数量一样多的比特。 [0202] 发送器100可将LDPC码字发送到接收器200。 [0203] 详细地讲，发送器100通过QPSK、16‑QAM、64‑QAM或256QAM将至少一些LDPC奇偶校验比特被删截的LDPC码字中除填充的零比特以外的LDPC码字比特(即，经过删截和缩减的LDPC码字比特)映射到星座符号，并可将经过删截和缩减的LDPC码字比特映射到帧且将映射的比特发送到接收器200。 [0204] 例如，在上面的等式8中，当使用A＝0，B＝9360、A＝0，B＝11460、A＝0，B＝12360、A＝2，B＝6036或者A＝11/16，B＝4653计算Npunc_temp时，使用Npunc_temp计算Npunc，并且Npunc个比特在LDPC奇偶校验比特中被删截，发送器100可通过QPSK对经过删截和缩减的LDPC码字比特进行调制以映射到星座符号。 [0205] 作为另一示例，在上面的等式9中，当使用B＝9360、B＝11460或者B＝12360计算Npunc_temp时，使用Npunc_temp计算Npunc，并且Npunc个比特在LDPC奇偶校验比特中被删截，发送器100可通过QPSK对经过删截和缩减的LDPC码字比特进行调制以映射到星座符号。 [0206] 作为另一示例，在上面的等式9中，当使用B＝12292计算Npunc_temp时，使用Npunc_temp计算Npunc，并且Npunc个比特在LDPC奇偶校验比特中被删截，发送器100可通过16‑QAM对经过删截和缩减的LDPC码字比特进行调制以映射到星座符号。 [0207] 作为另一示例，在上面的等式9中，当使用B＝12350计算Npunc_temp时，使用Npunc_temp计算Npunc，并且Npunc个比特在LDPC奇偶校验比特中被删截，发送器100可通过64‑QAM对经过删截和缩减的LDPC码字比特进行调制以映射到星座符号。 [0208] 作为另一示例，在上面的等式9中，当使用B＝12432或者B＝12276计算Npunc_temp时，使用Npunc_temp计算Npunc，并且Npunc个比特在LDPC奇偶校验比特中被删截，发送器100可通过256‑QAM对经过删截和缩减的LDPC码字比特进行调制以映射到星座符号。 [0209] 如上所述，由于信息比特是包括针对数据的信令信息的信令，因此发送器100可将数据连同用于对数据进行处理的信令一起映射到帧，并将映射的数据发送到接收器200。 [0210] 详细地讲，发送器100可按照特定方案对数据进行处理以产生星座符号，并将产生的星座符号映射到每帧的数据符号。此外，发送器100可将映射到每帧的数据的信令映射到帧的前导。例如，发送器100可将包括映射到第i帧的数据的信令信息的信令映射到第i帧。 [0211] 作为结果，接收器200可使用从帧获得的信令来从帧获得数据并进行处理。 [0212] 如上所述，基于A值和B值将被删截的LDPC奇偶校验比特的临时数量被计算出。 [0213] 现在将描述根据示例性实施例的用于确定A值和B值的方法。 [0214] 在等式8中，A值被确定为与将被缩减的比特的数量(或零填充比特的数量)成比例地增加将被删截的比特的数量，并因此依据信息比特的可变长度来直接控制系统性能。因此，如果A大于特定值，则将被删截的比特的数量比将被缩减的比特的数量增加更快，因此，系统所需的健壮性无法得到支持。然而，如果A小于特定值，则将被删截的比特的数量比将被缩减的比特的数量增加更慢，因此，比系统所需的健壮性所需的奇偶校验更多的奇偶校验被发送。作为结果，可以理解，A值需要考虑所有关注因素被设置。 [0215] 此外，在上面的等式8中，B值是将被删截的比特的数量的最小值，并且是用于保证由于删截而造成的基本性能的重要值。例如，当B被设置为大于特定值时，基本删截值大，因此，总体性能很可能由于独立于将被缩减的比特的数量的删截而恶化。然而，当B被设置为小于特定值时，基本删截值小，因此，总体性能由于独立于将被缩减的比特的数量的删截而不必要地健壮以增加开销。作为结果，B值也需要考虑所有的关注因素被设置。 [0216] 根据示例性实施例，B值被首先确定，随后A值基于B值被确定。首先，用于确定B值的方法将被如下描述(下面描述的用于确定B值的方法即使是在A＝0的情况下也被等同应用)。 [0217] 步骤1)对于假设随机删截奇偶校验比特并且将被缩减的比特的数量最小的情况(包括当A＝0时将被缩减的比特的数量被设置为预定数量)，B值从0开始并以360为单位改变，用于可实现无差错通信的最小信噪比(SNR)的理论值通过密度卷积分析方法被计算。 [0218] 步骤2)当最小SNR大于阈值时，此时的B值被设置为B_temp。 [0219] 步骤3)通过将步骤2的B_temp值减小180(即，B_temp←B_temp–180)并应用随机删截来执行模拟以验证性能。此时，如果满足了系统所需的健壮性，则B_temp增加90(即，B_temp←B_temp+90)，如果未满足系统所需的健壮性，则B_temp减少90(即，B_temp←B_temp‑90)。 [0220] 步骤4)通过对步骤2获得的B_temp值应用随机删截来执行模拟以验证性能。此时，如果满足了系统所需的健壮性，则B_temp增加45(即，B_temp←B_temp+45)，如果未满足系统所需的健壮性，则B_temp减少45(即，B_temp←B_temp‑45)。 [0221] 步骤5)通过基于在步骤4确定的B_temp将系统中设置的删截方法(不是随机删截)分别应用于B_temp 23、B_temp‑22、...、B_temp、...、B_temp+22、B_temp+23值来执行另一模拟以将满足系统所需的健壮性的最大B_temp值最终确定为B值(在本实施例中，为了方便，增加和减少单位是180、90和45，并且随后，全搜索被应用，但这仅是示例单位)。连同系统中设置的删截方法，奇偶校验置换和删截操作将在下面被描述。 [0222] 如果信息比特的数量固定，则A＝0并且因此仅应用获得B值的处理。然而，当A是0以外的值时，A值如下基于获得的B值来确定。 [0223] 步骤1)对于将被缩减的比特的最小数量X，将被缩减的比特的数量N_short在范围X、X+360、X+360×2、...(不超出将被缩减的比特的最大数量)内被设置。 [0224] 步骤2)通过针对每个N_short值将A_temp设置为1/2，使用预设B值应用N_temp＝A_temp×N_short+B，并且随后应用系统中设置的删截方法，来执行模拟，由此确认系统所需的健壮性是否针对所有情况被满足。 [0225] 步骤3)如果系统所需的健壮性针对所有情况被满足，则A_temp增加1/4(即，A_temp←A_temp+1/4)，如果系统所需的健壮性未被满足，则A_temp减少1/4(即，A_temp←A_temp‑1/4)。 [0226] 步骤4)通过使用在步骤3中确定的A_temp值将N_temp＝(A_temp‑1/8)×N_short+B,N_temp＝A_temp×N_short+B,N_temp＝(A_temp+1/8)×N_short+B应用于每个N_short值，应用系统中设置的删截方法以在(A_temp‑1/8)、A_temp、(A_temp+1/8)值之中选择满足系统所需的健壮性的情况，并且随后将最大A_temp选为A值(在本实施例中，在确定A值时，仅1/2、1/4和1/8被应用，但根据另一示例性实施例，1/2、1/4、1/8、…、1/(2^n)可被连续应用以确定A值)来执行另一模拟。此外，显而易见的是，不必局限于1/(2^n)的形式。此外，显而易见的是，整数而不是分数可被用于确定A值。例如，开始A_temp＝4，A_temp‑1/2、A_temp、A_temp+1/2的值等可被应用以确定A值。 [0227] 根据示例性实施例，前述信息比特可由L1‑基本信令和L1‑细节信令实现。因此，发送器100可通过使用前述方法对L1‑基本信令和L1‑细节信令执行删截并将这些信号发送到接收器200。 [0228] 这里，L1‑基本信令和L1‑细节信令可以是在高级电视系统委员会(ATSC)3.0标准中定义的信令。 [0229] 存在处理L1‑基本信令的七(7)种模式。根据示例性实施例的发送器100可在所述七种模式中的至少一种处理L1‑基本信令时根据前述方法执行删截。 [0230] 还存在处理L1‑细节信令的七(7)种模式。根据示例性实施例的发送器100可在所述七种模式中的L1细节模式2、L1‑细节模式3处理L1‑细节信令时根据前述方法执行删截。 [0231] 以下将对用于处理L1‑基本信令和L1‑细节信令的方法进行描述。 [0232] 发送器100可将L1‑基本信令和L1‑细节信令映射到帧的前导，并将数据映射到用于发送到接收器200的帧的数据符号。 [0233] 参照图4，帧可由三个部分构成，即，引导(bootstrap)部分、前导部分和数据部分。 [0234] 引导部分用于初始同步并且提供接收器200对L1信令进行解码所需要的基本参数。此外，引导部分可包括与在发送器100对L1‑基本信令进行处理的模式有关的信息，即，与发送器100使用的用于处理L1‑基本信令的模式有关的信息。 [0235] 前导部分包括L1信令并且可由两个部分构成，即，L1‑基本信令和L1‑细节信令。 [0236] 这里，L1‑基本信令可包括与L1‑细节信令有关的信息，L1‑细节信令可包括与数据有关的信息。这里，数据是用于提供广播服务的广播数据并且可通过至少一个物理层通道(PLP)被发送。 [0237] 详细地讲，L1‑基本信令包括接收器200处理L1‑细节信令所需要的信息。该信息包括例如与在发送器100处理L1‑细节信令的模式有关的信息(即，与发送器100使用的用于处理L1‑细节信令的模式有关的信息)、与L1‑细节信令的长度有关的信息、与附加奇偶校验模式有关的信息(即，与发送器100使用L1B_L1_Detail_additional_parity_mode产生附加奇偶校验比特所使用的K值有关的信息(这里，当L1B_L1_Detail_additional_parity_mode被设置为'00'时，K＝0并且附加奇偶校验比特不被使用))、以及与全部信元的长度有关的信息。另外，L1‑基本信令可包括与包括发送器100的系统有关的基本信令信息，诸如快速傅立叶变换(FFT)大小、保护间隔以及导频图案。 [0238] 此外，L1‑细节信令包括接收器200对PLP进行解码所需要的信息，例如，映射到每个PLP的数据符号的信元的起始位置、PLP标识符(ID)、PLP的大小、调制方案、码率等。 [0239] 因此，接收器200可获取帧同步，从前导获取L1‑基本信令和L1‑细节信令，并且使用L1‑细节信令从数据符号接收用户需要的服务数据。 [0240] 在下文中将参照附图更加详细地描述用于处理L1‑基本信令和L1‑细节信令的方法。 [0241] 图5和图6是用于描述根据示例性实施例的发送器100的详细配置的框图。 [0242] 具体地讲，如图5中所示，为了处理L1‑基本信令，发送器100可包括加扰器211、BCH编码器212、零填充器213、LDPC编码器214、奇偶校验置换器215、重复器216、删截器217、零去除器218、比特解复用器219以及星座映射器221。 [0243] 此外，如图6中所示，为了处理L1‑细节信令，发送器100可包括分割器311、加扰器312、BCH编码器313、零填充器314、LDPC编码器315、奇偶校验置换器316、重复器317、删截器 318、附加奇偶校验产生器319、零去除器321、比特解复用器322和比特解复用器323、以及星座映射器324和星座映射器325。 [0244] 这里，如5和图6中所示的组件是用于对L1‑基本信令和L1‑细节信令执行编码和调制的组件，这仅仅是一个示例。根据另一示例性实施例，图5和图6中示出的组件中的一些组件可被省略或改变，并且其它组件也可被添加。另外，组件中的一些组件的位置可被改变。例如，重复器216和重复器317的位置可分别布置在删截器217和删截器318之后。 [0245] 图5中示出的LDPC编码器214和删截器217以及图6中示出的LDPC编码器315和删截器318可执行由图1中示出的LDPC编码器110和删截器120分别执行的操作。 [0246] 在对图5和6的描述中，为了方便，用于执行共同功能的组件将被一起描述。 [0247] L1‑基本信令和L1‑细节信令可通过BCH外部码和LDPC内部码的级联而被保护。然而，这仅仅是一个示例。因此，作为在级联编码中在内部编码之前执行的外部编码，除了可使用BCH编码之外，还可使用诸如CRC编码的另一编码。另外，L1‑基本信令和L1‑细节信令可仅通过LDPC内部码来保护，而无需外部码。 [0248] 首先，L1‑基本信令和L1‑细节信令可被加扰。另外，L1‑基本信令和L1‑细节信令被BCH编码，并且因此，从BCH编码产生的L1‑基本信令和L1‑细节信令的BCH奇偶校验比特可被分别添加到L1‑基本信令和L1‑细节信令。另外，级联的信令和BCH奇偶校验比特可通过经过缩减和删截的16K LDPC码被附加地保护。 [0249] 为了提供适合于宽信噪比(SNR)范围的各种健壮性级别，L1‑基本信令和L1‑细节信令的保护级别可被划分成七(7)种模式。也就是说，L1‑基本信令和L1‑细节信令的保护级别可基于LDPC码、调制阶数、缩减/删截参数(即，将被删截的比特的数量与将被缩减的比特的数量的比)以及将基本上被删截的比特的数量(即，当将被缩减的比特的数量是0时将基本上被删截的比特的数量)而被划分成7种模式。在每种模式中，LDPC码、调制阶数、星座以及缩减/删截模式中的至少一个不同的组合可被使用。 [0250] 发送器100处理信令的模式可根据系统而被预先设置。因此，发送器100可根据设置的模式确定用于处理信令的参数(例如，针对每个模式的调制和码率(ModCod)、用于BCH编码的参数、用于零填充的参数、缩减模式、LDPC码的码率/码长、按组交织模式、用于重复的参数、用于删截的参数、以及调制方案等)，并且可基于确定的参数来处理信令并且将经过处理的信令发送给接收器200。为了这个目的，发送器100可根据模式而预先存储用于处理信令的参数。 [0251] 针对用于处理L1‑基本信令的7种模式和用于处理L1‑细节信令的7种模式的调制和码率配置(ModCod配置)在下面的表4中被示出。发送器100可根据对应的模式基于下面的表4中限定的ModCod配置对信令进行编码和调制。也就是说，发送器100可基于下面的表4确定在每个模式下针对信令的编码和调制方案，并且可根据确定的方案对信令进行编码和调制。在这种情况下，即使当通过相同的调制方案对L1信令进行调制时，发送器100也可使用不同的星座。 [0252] [表4] [0253] [0254] 在以上的表4中，Ksig表示编码块的信息比特的数量。也就是说，由于长度为Ksig的L1信令比特被编码以产生编码块，因此在一个编码块中L1信令的长度变为Ksig。因此，大小为Ksig的L1信令比特可被视为与一个LDPC编码块对应。 [0255] 参照以上的表4，针对L1‑基本信令的Ksig值被固定为200。然而，由于L1‑细节信令比特的量改变，因此，针对L1‑细节信令的Ksig值改变。 [0256] 详细地讲，在L1‑细节信令的情况下，L1‑细节信令比特的数量改变，并且因此当L1‑细节信令比特的数量大于预设值时，L1‑细节信令可被分割以具有等于或小于所述预设值的长度。 [0257] 在这种情况下，分割后的L1‑细节信令块(也就是说，L1‑细节信令的片段)的每个大小可具有在以上的表4中限定的Ksig值。此外，大小为Ksig的分割后的L1‑细节信令块中的每个可对应于一个LDPC编码块。 [0258] 然而，当L1‑细节信令比特的数量等于或小于预设值时，L1‑细节信令不被分割。在这种情况下，L1‑细节信令的大小可具有以上的表4中限定的Ksig值。此外，大小为Ksig的L1‑细节信令可对应于一个LDPC编码块。 [0259] 在下文中，将详细描述用于对L1‑细节信令进行分割的方法。 [0260] 分割器311分割L1‑细节信令。详细地讲，由于L1‑细节信令的长度改变，因此当L1‑细节信令的长度大于预设值时，分割器311可将L1‑细节信令分割为具有等于或小于预设值的数量的比特，并将分割后的L1‑细节信令中的每个输出到加扰器312。 [0261] 然而，当L1‑细节信令的长度等于或小于预设值时，分割器311不执行单独的分割操作。 [0262] 由分割器311对L1‑细节信令进行分割的方法如下。 [0263] L1‑细节信令比特的量改变并且主要取决于PLP的数量。因此，为了发送L1‑细节信令的所有比特，需要至少一个前向纠错(FEC)帧。这里，FEC帧可表示L1‑细节信令被编码的形式，并且因此，根据编码的奇偶校验比特被添加到L1‑细节信令。 [0264] 详细地讲，当L1‑细节信令未被分割时，L1‑细节信令被BCH编码和LDPC编码以产生一个FEC帧，并且因此L1‑细节信令发送需要一个FEC帧。另一方面，当L1‑细节信令被分割成至少两个时，这些分割出的L1‑细节信令均被BCH编码和LDPC编码以产生至少两个FEC帧，因此，L1‑细节信令发送需要至少两个FEC帧。 [0265] 因此，分割器311可基于下面的等式12来计算针对L1‑细节信令的FEC帧的数量NL1D_FECFRAME。也就是说，针对L1‑细节信令的FEC帧的数量NL1D_FECFRAME可基于下面的等式12来确定。 [0266] [0267] 在以上的等式12中， 表示等于或大于x的最小整数。 [0268] 另外，在以上的等式12中，如图7中所示，KL1D_ex_pad表示除了L1填充比特之外的L1‑细节信令的长度，并且可通过L1‑基本信令中所包括的L1B_L1_Detail_size_bits字段的值来确定。 [0269] 此外，Kseg表示基于输入到LDPC编码器315的信息比特(即，LDPC信息比特)的数量Kldpc而限定的针对分割的阈值数量。此外，Kseg可基于360的倍数值和BCH编码的BCH奇偶校验比特的数量来限定。 [0270] Kseg被确定为使得在L1‑细节信令被分割之后，编码块中的信息比特的数量Ksig被设置为等于或小于Kldpc‑Mouter。具体地讲，当L1‑细节信令基于Kseg被分割时，由于分割后的L1‑细节信令的长度不超过Kseg，因此，当Kseg如下面的表5那样被设置时，分割后的L1‑细节信令的长度被设置为等于或小于Kldpc‑Mouter。 [0271] 这里，Mouter和Kldpc如下面的表6和表7。为了足够的健壮性，针对L1‑细节信令模式1的Kseg值可被设置为Kldpc‑Mouter‑720。 [0272] 针对L1‑细节信令的每个模式的Kseg可如下面的表8那样被限定。在这种情况下，分割器311可根据如下面的表5中所示的相应模式来确定Kseg。 [0273] [表5] [0274] [0275] 如图7中所示，整个L1‑细节信令可由L1‑细节信令和L1填充比特形成。 [0276] 在这种情况下，分割器311可基于下面的等式13来计算L1‑细节信令的L1_PADDING字段的长度(即，L1填充比特的数量L1D_PAD)。 [0277] 然而，基于下面的等式13来计算KL1D_PAD仅仅是一个示例。也就是说，分割器311可基于KL1D_ex_pad值和NL1D_FECFRAME值来计算L1‑细节信令的L1_PADDING字段的长度(即，L1填充比特的数量KL1D_PAD)。作为一个示例，KL1D_PAD值可基于下面的等式13来获得。也就是说，下面的等式13仅仅是用于获得KL1D_PAD值的方法的一个示例，因此，基于KL1D_ex_pad值和NL1D_FECFRAME值的另一方法可被应用以获得等同的结果。 [0278] [0279] 另外，分割器311可用KL1D_PAD个零比特(即，具有0值的比特)来填充L1_PADDING字段。因此，如图11中所示，KL1D_PAD个零比特可被填充到L1_PADDING字段中。 [0280] 如此，通过计算L1_PADDING字段的长度并且将计算出的长度的零比特填充到L1_PADDING字段，当L1‑细节信令被分割时，L1‑细节信令可被分割成由相同数量的比特形成的多个块。 [0281] 接下来，分割器311可基于下面的等式14来计算包括零填充比特的整个L1‑细节信令的最终长度KL1D。 [0282] KL1D＝KL1D_ex_pad+KL1D_PAD…(14) [0283] 另外，分割器311可基于下面的的等式15来计算NL1D_FECFRAME个块中的每个块中的信息比特的数量Ksig。 [0284] Ksig＝KL1D/NL1D_FECFRAME…(15) [0285] 接下来，分割器311可通过比特的数量Ksig对L1‑细节信令进行分割。 [0286] 详细地讲，如图7中所示，当NL1D_FECFRAME大于1时，分割器311可通过比特的数量Ksig对L1‑细节信令进行分割以将L1‑细节信令分割成NL1D_FECFRAME个块。 [0287] 因此，L1‑细节信令可被非分割成NL1D_FECFRAME个块，并且NL1D_FECFRAME个块中的每个块中的L1‑细节信令比特的数量可以是Ksig。另外，每个经过分割的L1‑细节信令被编码。作为编码的结果，编码块(即，FEC帧)被形成，使得NL1D_FECFRAME个编码块中的每个编码块中的L1‑细节信令比特的数量可以是Ksig。 [0288] 然而，当L1‑细节信令未被分割时，Ksig＝KL1D_ex_pad。 [0289] 分割出的L1‑细节信令块可通过下面的过程被编码。 [0290] 详细地讲，大小为Ksig的L1‑细节信令块中的每个L1‑细节信令块的所有比特可被加扰。接下来，加扰后的L1‑细节信令块中的每个可通过BCH外部码和LDPC内部码的级联而被编码。 [0291] 详细地讲，L1‑细节信令块中的每个被BCH编码，因此Mouter(＝168)个BCH奇偶校验比特可被添加到每个块的Ksig个L1‑细节信令比特，然后，每个块的L1‑细节信令比特和BCH奇偶校验比特的级联可通过经过缩减和删截的16K LDPC码而被编码。BCH码和LDPC码的细节将在下文中被描述。然而，示例性实施例仅描述了Mouter＝168的情况，但是，显然的是，Mouter可根据系统的需要而被改变为适合的值。 [0292] 加扰器211和加扰器312可分别对L1‑基本信令和L1‑细节信令进行加扰。详细地讲，加扰器211和加扰器312可使L1‑基本信令和L1‑细节信令随机化，并且将随机化的L1‑基本信令和L1‑细节信令分别输出给BCH编码器212和BCH编码器313。 [0293] 在这种情况下，加扰器211和加扰器312可以以Ksig为单位对信息比特进行加扰。 [0294] 也就是说，由于通过每个帧发送给接收器200的L1‑基本信令比特的数量是200，因此加扰器211可按照Ksig(＝200)对L1‑基本信令比特进行加扰。 [0295] 由于通过每个帧发送给接收器200的L1‑基本信令比特的数量改变，因此在一些情况下，L1‑细节信令可由分割器311分割。此外，分割器311可将由Ksig个比特形成的L1‑细节信令或分割的L1‑细节信令块输出给加扰器312。作为结果，加扰器312可按照每Ksig对从分割器311输出的L1‑细节信令比特进行加扰。 [0296] BCH编码器212和BCH编码器313可对Ll基本信令和L1‑细节信令执行BCH编码以产生BCH奇偶校验比特。 [0297] 详细地讲，BCH编码器212和BCH编码器313可对从加扰器211和加扰器313输出的Ll基本信令和L1‑细节信令分别执行BCH编码，以产生BCH奇偶校验比特，并且将经过BCH编码的比特分别输出给零填充器213和零填充器314，其中，在经过BCH编码的比特中，BCH奇偶校验比特被添加到Ll基本信令和L1‑细节信令中的每个。 [0298] 例如，BCH编码器212和BCH编码器313可对输入的Ksig个比特执行BCH编码以产生Mouter(即，Ksig＝Kpayload)个BCH奇偶校验比特，并且将由Nouter(＝Ksig+Mouter)个比特形成的经过BCH编码的比特分别输出给零填充器213和零填充器314。 [0299] 用于BCH编码的参数可如下面的表6那样被限定。 [0300] [表6] [0301] [0302] 参照图5和图6，可理解的是，LDPC编码器214和LDPC编码器315可分别被布置在BCH编码器213和BCH编码器213之后。 [0303] 因此，L1‑基本信令和L1‑细节信令可通过BCH外部码和LDPC内部码的级联而被保护。 [0304] 详细地讲，L1‑基本信令和L1‑细节信令被BCH编码，并且因此，针对L1‑基本信令的BCH奇偶校验比特被添加到L1‑基本信令，针对L1‑细节信令的BCH奇偶校验比特被添加到L1‑细节信令。此外，级联的L1‑基本信令和BCH奇偶校验比特额外地通过LDPC码被保护，并且级联的L1‑细节信令和BCH奇偶校验比特可额外地通过LDPC码被保护。 [0305] 这里，假设用于LDPC编码的LDPC码是16K LDPC码，因此，在BCH编码器212和BCH编码器213中，针对Ninner＝16200(即，16K LDPC码的码长是16200，通过LDPC编码产生的LDPC码字可由16200个比特形成)的系统性的BCH码可用于执行L1‑基本信令和L1‑细节信令的外部编码。 [0306] 零填充器213和零填充器314填充零比特。详细地讲，针对LDPC码，需要根据码率和码长限定的预定数量的LDPC信息比特，因此，当经过BCH编码的比特的数量小于LDPC信息比特的数量时，零填充器213和零填充器314可针对LDPC编码填充零比特以产生由经过BCH编码的比特和零比特形成的预定数量的LDPC信息比特，并且将产生的比特分别输出给LDPC编码器214和LDPC编码器315。当经过BCH编码的比特的数量等于LDPC信息比特的数量时，零比特不被填充。 [0307] 这里，由零填充器213和零填充器314填充的零比特针对LDPC编码而被填充，因此，被填充的填充零比特通过缩减操作而不被发送到接收器200。 [0308] 例如，当16K LDPC码的LDPC信息比特的数量是Kldpc时，为了形成Kldpc个LDPC信息比特，零比特被填充到一些LDPC信息比特。 [0309] 详细地讲，当经过BCH编码的比特的数量是Nouter，16K LDPC码的LDPC信息比特的数量是Kldpc，并且Nouter [0310] 为了这个目的，零填充器213和零填充器314可将LDPC信息比特划分成多个比特组。 [0311] 例如，零填充器213和零填充器314可基于下面的等式16或等式17将Kldpc个LDPC信息比特 划分成Ninfo_group(＝Kldpc/360)个比特组。也就是说，零填充器213和零填充器314可将LDPC信息比特划分成多个比特组，使得每个比特组中所包括的比特的数量是360。 [0312] [0313] Zj＝{ik|360xj≤k＜360x(j+1)}0≤j＜Ninfo_group…(17) [0314] 在以上的等式16和17中，Zj表示第j比特组。 [0315] 针对L1‑基本信令和L1‑细节信令的用于零填充的参数Nouter、Kldpc和Ninfo_group可如下面的表7中所示被限定。在这种情况下，零填充器213和零填充器314可如下面的表7中所示根据相应模式来确定用于零填充的参数。 [0316] [表7] [0317] [0318] 另外，针对0≤j＜Ninfo_group，如图8中所示的每个比特组Zj可由360个比特形成。 [0319] 具体地讲，图8示出在L1‑基本信令和L1‑细节信令各自被LDPC编码之后的数据格式。在图10中，添加到Kldpc个LDPC信息比特的LDPC FEC表示通过LDPC编码产生的LDPC奇偶校验比特。 [0320] 参照图10，Kldpc个LDPC信息比特被划分成Ninfo_group个比特组，每个比特组可由360个比特形成。 [0321] 当L1‑基本信令和L1‑细节信令的经过BCH编码的比特的数量Nouter(＝Ksig+Mouter)小于Kldpc(即，Nouter(＝Ksig+Mouter)＜Kldpc)时，针对LDPC编码，Kldpc个LDPC信息比特可利用Nouter个经过BCH编码的比特和Kldpc‑Nouter个零填充的比特来填充。在这种情况下，填充的零比特不被发送给接收器200。 [0322] 在下文中，将更加详细地描述由零填充器213和零填充器314执行的缩减过程。 [0323] 零填充器213和零填充器314可计算填充的零比特的数量。也就是说，为了满足LDPC编码所需要的数量的比特，零填充器213和零填充器314可计算将填充的零比特的数量。 [0324] 详细地讲，零填充器213和零填充器314可将LDPC信息比特的数量与经过BCH编码的比特的数量之间的差值计算为填充的零比特的数量。也就是说，针对给定的Nouter，零填充器213和零填充器314可将填充的零比特的数量计算为Kldpc‑Nouter。 [0325] 此外，零填充器213和零填充器314可计算所有比特被填充的比特组的数量。也就是说，零填充器213和零填充器314可计算在比特组内的所有比特被零比特填充的比特组的数量。 [0326] 详细地讲，零填充器213和零填充器314可基于下面的等式18或等式19来计算所有比特被填充的组的数量Npad。 [0327] [0328] [0329] 接下来，零填充器213和零填充器314可基于缩减模式来确定多个比特组之中的零比特被填充的比特组，并且可将零比特填充到确定的比特组中的一些比特组内的所有比特和剩余比特组内的一些比特。 [0330] 在这种情况下，经过填充的比特组的缩减模式可如下面的表8中所示被限定。在这种情况下，零填充器213和零填充器314可如下面的表8中所示根据对应的模式来确定缩减模式。 [0331] [表8] [0332] [0333] 这里，πs(j)是第j填充比特组的索引。也就是说，πs(j)表示第j比特组的缩减模式顺序。另外，Ninfo_group是构成LDPC信息比特的比特组的数量。 [0334] 详细地讲，零填充器213和零填充器314可基于缩减模式将确定为在比特组内的所有比特被零比特填充的比特组，并且零填充器213和零填充器314可将零比特填充到所述比特组的所有比特。也就是说，零填充器213和零填充器314可基于缩减模式将零比特填充到多个比特组之中的第πs(0)比特组、第πs(1)比特组、…、第πs(Npad‑1)比特组中的所有比特。 [0335] 如此，当Npad不是0时，零填充器213和零填充器314可基于以上的表8来确定Npad个比特组的列表(即， )，并且将零比特填充到确定的比特组内的所有比特。 [0336] 然而，当Npad是0时，前述过程可被省略。 [0337] 同时，由于所有填充的零比特的数量是Kldpc‑Nouter，并且填充到Npad个比特组的零比特的数量是360×Npad，因此零填充器213和零填充器314可额外地将零比特填充到Kldpc‑Nouter‑360×Npad个LDPC信息比特。 [0338] 在这种情况下，零填充器213和零填充器314可基于缩减模式确定零比特被额外地填充的比特组，并且可从确定的比特组的头部起额外地填充零比特。 [0339] 详细地讲，零填充器213和零填充器314可基于缩减模式将 确定为额外地填充零比特的比特组，并且可额外地将零比特填充到位于 的头部的Kldpc‑ Nouter‑360×Npad个比特。因此，Kldpc‑Nouter‑360×Npad个零比特可从第πs(Npad)比特组的第一个比特开始被填充。 [0340] 作为结果，针对 零比特可被额外地填充到位于 的头部的Kldpc‑Nbch‑360×Npad个比特。 [0341] 同时，前述示例描述了从 的第一个比特开始填充Kldpc‑Nouter‑360×Npad个零比特，这仅仅是一个示例。因此，零比特在 中被填充的位置可被改变。例如， Kldpc‑Nouter‑360×Npad个零比特可被填充到 的中间部分或最后部分，或者也可被 填充到 的任何位置。 [0342] 接下来，零填充器213和零填充器314可将经过BCH编码的比特映射到零比特未被填充的位置以构成LDPC信息比特。 [0343] 因此，Nouter个经过BCH编码的比特被顺序地映射到Kldpc个LDPC信息比特中没有填充零比特的比特位置，因此，Kldpc个LDPC信息比特可由Nouter 个经过BCH编码的比特和Kldpc‑Nouter个信息比特形成。 [0344] 填充的零比特不被发送到接收器200。如此，填充零比特的过程或填充零比特然后不将填充的零比特发送给接收器200的过程可称作缩减。 [0345] LDPC编码器214和LDPC编码器315分别对L1‑基本信令和L1‑细节信令执行LDPC编码。 [0346] 详细地讲，LDPC编码器214和LDPC编码器315可对从零填充器213和零填充器31输出的LDPC信息比特执行LDPC编码以产生LDPC奇偶校验比特，并且将包括LDPC信息比特和LDPC奇偶校验比特的LDPC码字分别输出给奇偶校验置换器215和奇偶校验置换器316。 [0347] 也就是说，从零填充器213输出的Kldpc个比特可包括Ksig个L1‑基本信令比特、Mouter(＝Nouter‑Ksig)个BCH奇偶校验比特、以及Kldpc‑Nouter个填充的零比特，其中，Ksig个L1‑基本信令比特、Mouter(＝Nouter‑Ksig)个BCH奇偶校验比特、以及Kldpc‑Nouter个填充的零比特可构成用于LDPC编码器214的Kldpc个LDPC信息比特 [0348] 此外，从零填充器314输出的Kldpc个比特可包括Ksig个L1‑细节信令比特、Mouter(＝Nouter‑Ksig)个BCH奇偶校验比特、以及(Kldpc‑Nouter)个填充的零比特，其中，Ksig个L1‑细节信令比特、Mouter(＝Nouter‑Ksig)个BCH奇偶校验比特、以及(Kldpc‑Nouter)个填充的零比特可构成用于LDPC编码器315的Kldpc个LDPC信息比特 [0349] 在这种情况下，LDPC编码器214和LDPC编码器315可系统地对Kldpc个LDPC信息比特执行LDPC编码以产生由Ninner个比特形成的LDPC码字 [0350] 在L1‑基本模式和L1‑细节模式1和2下，LDPC编码器214和LDPC编码器315可以以3/15的码率对L1‑基本信令和L1‑细节信令进行编码以产生16200个LDPC码字比特。在这种情况下，LDPC编码器214和LDPC编码器315可基于以上的表1来执行LDPC编码。 [0351] 此外，在L1‑细节模式3、4、5、6和7下，LDPC编码器315可以以6/15的码率对L1‑细节信令进行编码以产生16200个LDPC码字比特。在这种情况下，LDPC编码器315可基于以上的表3来执行LDPC编码。 [0352] 针对L1‑基本信令和L1‑细节信令的码率和码长如以上的表4中所示，LDPC信息比特的数量如以上的表7中所示。 [0353] 奇偶校验置换器215和奇偶校验置换器316执行奇偶校验置换。也就是说，奇偶校验置换器215和奇偶校验置换器316可仅对LDPC信息比特和LDPC奇偶校验比特之中的LDPC奇偶校验比特执行置换。 [0354] 详细地讲，奇偶校验置换器215和奇偶校验置换器316可仅对从LDPC编码器214和LDPC编码器315输出的LDPC码字中的LDPC奇偶校验比特执行置换，并且将经过奇偶校验置换的LDPC码字分别输出给重复器216和重复器317。奇偶校验置换器316可将经过奇偶校验置换的LDPC码字输出给附加奇偶校验产生器319。在这种情况下，附加奇偶校验产生器319可使用从奇偶校验置换器316输出的经过奇偶校验置换的LDPC码字来产生附加奇偶校验比特。 [0355] 为了这个目的，奇偶校验置换器215和奇偶校验置换器316可包括奇偶校验交织器(未示出)和按组交织器(未示出)。 [0356] 首先，奇偶校验交织器可仅对构成LDPC码字的LDPC信息比特和LDPC奇偶校验比特之中的LDPC奇偶校验比特进行交织。然而，奇偶校验交织器可仅在L1‑细节模式3、4、5、6和7的情况下执行奇偶校验交织。也就是说，由于L1‑基本模式和L1‑细节模式1和2包括作为LDPC编码处理的一部分的奇偶校验交织，因此在L1‑基本模式和L1‑细节模式1和2下，奇偶校验交织器可不执行奇偶校验交织。 [0357] 在执行奇偶校验交织的模式下，奇偶校验交织器可基于下面的等式20对LDPC奇偶校验比特进行交织。 [0358] ui＝ci，其中，0≤i＜Kldpc(信息比特未被交织) [0359] 其中，0≤s＜360，0≤t＜27…(20) [0360] 详细地讲，基于以上的等式20，由奇偶校验交织器对LDPC码字进行奇偶校验交织，并且奇偶校验交织器的输出可由 来表示。 [0361] 同时，由于L1‑基本模式和L1‑细节模式1和2未使用奇偶校验交织器，因此奇偶校验交织器的输出 可被表示为下面的等式21。 [0362] ui＝ci,其中,0≤i [0363] 按组交织器可对奇偶校验交织器的输出执行按组交织。 [0364] 这里，如上所述，奇偶校验交织器的输出可以是被奇偶校验交织器进行了奇偶校验交织的LDPC码字或者可以是未被奇偶校验交织器进行奇偶校验交织的LDPC码字。 [0365] 因此，当奇偶校验交织被执行时，按组交织器可对经过奇偶校验交织的LDPC码字执行按组交织，并且当奇偶校验交织未被执行时，按组交织器可对未被进行奇偶校验交织的LDPC码字执行按组交织。 [0366] 详细地讲，按组交织器可以以比特组为单位对奇偶校验交织器的输出进行交织。 [0367] 为了这个目的，按组交织器可将从奇偶校验交织器输出的LDPC码字划分为多个比特组。作为结果，从奇偶校验交织器输出的LDPC奇偶校验比特可被划分成多个比特组。 [0368] 详细地讲，按组交织器可基于下面的等式22将从奇偶校验交织器输出的经过LDPC编码的比特 划分成Ngroup(＝Ninner/360)个比特组。 [0369] Xj＝{uk|360×j≤k＜360×(j+1)，0≤k＜Ninner}其中，0≤j＜Ngroup…(22) [0370] 在以上的等式22中，Xj表示第j比特组。 [0371] 图9示出将从奇偶校验交织器输出的LDPC码字划分为多个比特组的示例。 [0372] 参照图9，LDPC码字被划分为Ngroup(＝Ninner/360)个比特组，每个比特组Xj由360个比特形成，其中，0≤j＜Ngroup。 [0373] 作为结果，由Kldpc个比特形成的LDPC信息比特可被划分为Kldpc/360个比特组，由Ninner‑Kldpc个比特形成的LDPC奇偶校验比特可被划分成(Ninner‑Kldpc)/360个比特组。 [0374] 此外，按组交织器对从奇偶校验交织器输出的LDPC码字执行按组交织。 [0375] 在这种情况下，按组交织器不对LDPC信息比特执行交织，并且仅对LDPC奇偶校验比特执行交织以改变构成LDPC奇偶校验比特的多个比特组的顺序。 [0376] 作为结果，LDPC码字之中的LDPC信息比特可不被按组交织器交织，但是LDPC码字之中的LDPC奇偶校验比特可被按组交织器交织。在这种情况下，LDPC奇偶校验比特可以以组为单位被交织。 [0377] 详细地讲，按组交织器可基于下面的等式23对从奇偶校验交织器输出的LDPC码字执行按组交织。 [0378] Yj＝Xj，0≤j＜Kldpc/360 [0379] Yj＝Xπp(j)，Kldpc/360≤j＜Ngroup…(23) [0380] 这里，Xj表示构成LDPC码字的多个比特组之中的第j个比特组(即，未被按组交织的第j比特组)，Yj表示经过按组交织的第j个比特组。另外，πp(j)表示针对按组交织的置换顺序。 [0381] 置换顺序可基于下面的表9和表10来限定。这里，表9示出在L1‑基本模式和L1‑细节模式1和2下奇偶校验部分的按组交织模式，表10示出针对L1‑细节模式3、4、5、6和7的奇偶校验部分的按组交织模式。 [0382] 在这种情况下，按组交织器可根据下面的表9和表10中示出的相应模式来确定按组交织模式。 [0383] [表9] [0384] [0385] [表10] [0386] [0387] 在下文中，针对作为示例的在L1‑细节模式2下的按组交织模式，将描述按组交织器的操作。 [0388] 在L1‑细节模式2下，LDPC编码器315以3/15的码率对3240个LDPC信息比特执行LDPC编码以产生12960个LDPC奇偶校验比特。在这种情况下，LDPC码字可由16200个比特形成。 [0389] 每个比特组由360个比特形成，作为结果，由16200个比特形成的LDPC码字被划分成45个比特组。 [0390] 这里，由于LDPC信息比特的数量是3240，LDPC奇偶校验比特的数量是12960，因此第0比特组至第8比特组对应于LDPC信息比特，第9比特组至第44比特组对应于LDPC奇偶校验比特。 [0391] 在这种情况下，按组交织器不基于以上的等式23和表9对构成LDPC信息比特的比特组(即，第0比特组至第8比特组)执行交织，但是可以以组为单位对构成LPDC奇偶校验比特的比特组(即，第9比特组至第44比特组)进行交织以改变第9比特组至第44比特组的顺序。 [0392] 详细地讲，在以上的表9中的L1‑细节模式2下，以上的等式28可如Y0＝X0,Y1＝X1,...,Y7＝X7,Y8＝X8,Y9＝Xπp(9)＝X9,Y10＝Xπp(10)＝X31,Y11＝Xπp(11)＝X23,...,Y42＝Xπp(42)＝X28,Y43＝Xπp(43)＝X39,Y44＝Xπp(44)＝X42那样被表示。 [0393] 因此，按组交织器不改变包括LDPC信息比特的第0比特组至第8比特组的顺序，但是可改变包括LDPC奇偶校验比特的第9比特组至第44比特组的顺序。 [0394] 详细地讲，按组交织器可从第9比特组至第44比特组改变比特组的顺序，使得第9比特组位于第9位置，第31比特组位于第10位置，第23比特组位于第11位置，…，第28比特组位于第42位置，第39比特组位于第43位置，第42比特组位于第44位置。 [0395] 如下所述，由于删截器217和删截器318从最后一个奇偶校验比特开始执行删截，因此奇偶校验比特组可通过奇偶校验置换以删截模式的相反顺序被排列。也就是说，将被删截的第一个比特组位于最后一个比特组。 [0396] 前述示例描述了仅奇偶校验比特被交织，这仅仅是一个示例。也就是说，奇偶校验置换器215和奇偶校验置换器316也可对LDPC信息比特进行交织。在这种情况下，奇偶校验置换器215和奇偶校验置换器316可对带有标识的LDPC信息比特进行交织并输出具有与交织之前相同顺序的LDPC信息比特，使得LDPC信息比特的顺序不被改变。 [0397] 重复器216和重复器317可对经过奇偶校验置换的LDPC码字中的在LDPC信息比特之后的位置处的至少一些比特进行重复，并且将重复的LDPC码字(即，包括重复比特的LDPC码字比特)输出给删截器217和删截器318。重复器317也可将重复的LDPC码字输出给附加奇偶校验产生器319。在这种情况下，附加奇偶校验产生器319可使用重复的LDPC码字来产生附加奇偶校验比特。 [0398] 详细地讲，重复器216和重复器317可在LDPC信息比特之后重复预定数量的LDPC奇偶校验比特。也就是说，重复器216和重复器317可在LDPC信息比特之后添加预定数量的重复的LDPC奇偶校验比特。因此，在LDPC码字内，重复的LDPC奇偶校验比特位于LDPC信息比特和LDPC奇偶校验比特之间。 [0399] 因此，由于在重复之后LDPC码字内的预定数量的比特可被重复并且被额外地发送给接收器200，因此前述操作可被称作重复。 [0400] 术语“添加”表示在LDPC信息比特和LDPC奇偶校验比特之间布置重复比特，使得比特被重复。 [0401] 重复可仅对L1‑基本模式1和L1‑细节模式1执行，并且可不对其它模式执行。在这种情况下，重复器216和重复器317不执行重复，并且可将经过奇偶校验置换的LDPC码字输出到删截器217和删截器318。 [0402] 在下文中，将更加详细地描述用于执行重复的方法。 [0403] 重复器216和重复器317可基于下面的等式24来计算每个LDPC码字的被额外地发送的比特的数量Nrepeat。 [0404] [0405] 在以上的等式24中，C具有固定的数值，D可以是偶数。参照以上的等式24，可理解的是，将被重复的比特的数量可通过将C乘以给定的Nouter并加上D来计算。 [0406] 针对重复的参数C和参数D可基于下面的表11来选择。也就是说，重复器216和重复器317可如下面的表11中所示基于相应模式来确定C和D。 [0407] [表11] [0408] [0409] 另外，重复器216和重复器317可对Nrepeat个LDPC奇偶校验比特进行重复。 [0410] 详细地讲，当Nrepeat≤Nldpc_parity时，如图12中所示，重复器216和重复器317可将经过奇偶校验置换的LDPC奇偶校验比特中的前Nrepeat个比特添加到LDPC信息比特。也就是说，重复器216和重复器317可在LDPC信息比特之后添加经过奇偶校验置换的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特，作为第Nrepeat个LDPC奇偶校验比特。 [0411] 当Nrepeat＞Nldpc_parity时，如图11中所示，重复器216和重复器317可将经过奇偶校验置换的Nldpc_parity个LDPC奇偶校验比特添加到LDPC信息比特，并且将Nrepeat‑Nldpc_parity个经过奇偶校验置换的LDPC奇偶校验比特附加地添加到被首先添加的Nldpc_parity个LDPC奇偶校验比特。也就是说，重复器216和重复器317可在LDPC信息比特之后添加所有经过奇偶校验置换的LDPC奇偶校验比特，并且在被首先添加的LDPC奇偶校验比特之后附加地添加经过奇偶校验置换的LDPC奇偶校验比特之中的第1个LDPC奇偶校验比特至第Nrepeat‑Nldpc_parity个LDPC奇偶校验比特。 [0412] 因此，在L1‑基本模式1和L1‑细节模式1下，附加的Nrepeat个比特可在LDPC码字内被选择并被发送。 [0413] 删截器217和删截器318可对从重复器216和重复器317输出的LDPC码字中所包括的LDPC奇偶校验比特中的一些LDPC奇偶校验比特进行删截，并且将经过删截的LDPC码字(也就是说，除了被删截的比特之外的剩余LDPC码字比特并且也称作删截之后的LDPC码字)输出到零去除器218和零去除器321。另外，删截器318可将与被删截的LDPC奇偶校验比特有关的信息(例如，被删截的比特的数量和位置等)提供给附加奇偶校验产生器319。在这种情况下，附加奇偶校验产生器319可基于此产生附加奇偶校验比特。 [0414] 作为结果，在经过奇偶校验置换之后，一些LDPC奇偶校验比特可被删截。 [0415] 在这种情况下，被删截的LDPC奇偶校验比特不在L1信令比特被发送的帧中被发送。具体地讲，被删截的LDPC奇偶校验比特不在L1信令比特被发送的当前帧中被发送，在一些情况下，被删截的LDPC奇偶校验比特可在当前帧之前的帧中被发送，这将参照附加奇偶校验比特产生器319来描述。 [0416] 为了这个目的，删截器217和删截器318可确定每个LDPC码字的将被删截的LDPC奇偶校验比特的数量以及一个编码块的大小。 [0417] 详细地讲，删截器217和删截器318可基于下面的等式25来计算将被删截的LDPC奇偶校验比特的临时数量Npunc_temp。也就是说，针对给定的Nouter，删截器217和删截器318可基于下面的等式25来计算将被删截的LDPC奇偶校验比特的临时数量Npunc_temp。 [0418] [0419] 参照以上的等式25，将被删截的比特的临时数量可通过恒定的整数B加上从将缩减长度(即，Kldpc‑Nouter)乘以预设常数A值的结果获得的整数来计算。在本示例性实施例中，显然的是，常数A值以将被删截的比特的数量与将被缩减的比特的数量的比率来设置，并且可根据系统的需要以各种方式被设置。 [0420] B值是表示即使缩减长度是0时也将被删截的比特的长度的值，并且因此，B值表示被删截的比特可具有的最小长度。另外，A值和B值用于调整实际发送的码率。也就是说，为了对信息比特的长度(即，L1信令的长度)短的情况或者L1信令的长度长的情况有所准备，A值和B值用于调整将被减小的实际发送的码率。 [0421] 以上的Kldpc、A和B在下面的示出用于删截的参数的表12中列出。因此，删截器217和删截器318可如下面的表12中所示根据相应模式来确定用于删截的参数。 [0422] [表12] [0423] [0424] 删截器217和删截器318可如下面的等式26中所示计算一个编码块的临时大小NFEC_temp。这里，根据相应模式的LDPC奇偶校验比特的数量Nldpc_parity如以上的表12所示。 [0425] NFEC_temp＝Nouter+Nldpc_parity‑Npunc_temp…(26) [0426] 另外，删截器217和删截器318可如下面的等式27中所示计算一个编码块的大小NFEC。 [0427] [0428] 在以上的等式27中，ηMOD是调制阶数。例如，当L1‑基本信令和L1‑细节信令根据相应模式通过QPSK、16‑QAM、64‑QAM或256‑QAM被调制时，如以上的表12中所示，ηMOD可以是2、4、6和8。根据以上的等式27，NFEC可以是调制阶数的整数倍。 [0429] 此外，删截器217和删截器318可基于下面的等式28来计算将被删截的LDPC奇偶校验比特的数量Npunc。 [0430] Npunc＝Npunc_temp‑(NFEC‑NFEC_temp)…(28) [0431] 这里，Npunc是0或者是正整数。另外，NFEC是通过从通过对Ksig个信息比特执行BCH编码和LDPC编码而获得的Nouter+Nldpc_parity个比特减去将被删截的Npunc个比特而获得的信息块的比特的数量。也就是说，NFEC是实际上被发送的比特之中的除了重复比特之外的比特的数量，并且可被称作经过缩减和删截的LDPC码字比特的数量。 [0432] 参照前述处理，删截器217和删截器318可将A乘以填充的零比特的数量(即，缩减长度)并且对结果加上B来计算将被删截的LDPC奇偶校验比特的临时数量Npunc_temp。 [0433] 此外，删截器217和删截器318基于Npunc_temp来计算构成在删截和缩减之后的LDPC码字的LDPC码字比特的临时数量NFEC_temp。 [0434] 详细地讲，LDPC信息比特被LDPC编码，并且通过LDPC编码产生的LDPC奇偶校验比特被添加到LDPC信息比特以构造LDPC码字。这里，LDPC信息比特包括L1‑基本信令和L1‑细节信令被BCH编码得到的经过BCH编码的比特，并且在一些情况下，LDPC信息比特还可包括填充的零比特。 [0435] 在这种情况下，由于填充的零比特被LDPC编码，然后未被发送到接收器200，因此，经过缩减的LDPC码字(即除了填充的零比特之外的LDPC码字(即，缩减后的LDPC码字))可由经过BCH编码的比特和LDPC奇偶校验比特形成。 [0436] 因此，删截器217和删截器318从经过BCH编码的比特的数量与LDPC奇偶校验比特的数量之和减去将被删截的LDPC奇偶校验比特的临时数量来计算NFEC_temp。 [0437] 经过删截和缩减的LDPC码字(即，删截和缩减之后剩余的LDPC码字比特)根据对应的模式通过各种调制方案(诸如，QPSK、16‑QAM、64‑QAM或256‑QAM)被映射到星座符号，星座符号可通过帧被发送给接收器200。 [0438] 因此，删截器217和删截器318基于NFEC_temp来确定构成在删截和缩减之后的LDPC码字的LDPC码字比特的数量NFEC，其中，NFEC是调制阶数的整数倍，并且基于缩减之后的LDPC码字比特来确定需要被删截的比特的数量Npunc以获得NFEC。 [0439] 当零比特未被填充时，LDPC码字可由经过BCH编码的比特和LDPC奇偶校验比特形成，并且缩减操作可被省略。 [0440] 此外，在L1‑基本模式1和L1‑细节模式1下，执行重复，并且因此，经过缩减和删截的LDPC码字比特的数量等于NFEC+Nrepeat。 [0441] 删截器217和删截器318可对与计算出的数量一样多的LDPC奇偶校验比特进行删截。 [0442] 在这种情况下，删截器217和删截器318可对所有LDPC码字中的后Npunc个比特进行删截。也就是说，删截器217和删截器318可从最后的LDPC奇偶校验比特开始删截Npunc个比特。 [0443] 详细地讲，当重复未被执行时，经过奇偶校验置换的LDPC码字仅包括通过LDPC编码产生的LDPC奇偶校验比特。 [0444] 在这种情况下，删截器217和删截器318可对所有经过奇偶校验置换的LDPC码字中的后Npunc个比特进行删截。因此，从通过LDPC编码产生的LDPC奇偶校验比特之中的最后的LDPC奇偶校验比特开始的Npunc个比特可被删截。 [0445] 当重复被执行时，经过奇偶校验置换和重复的LDPC码字包括重复的LDPC奇偶校验比特和通过LDPC编码产生的LDPC奇偶校验比特。 [0446] 在这种情况下，如图12和图13中所示，删截器217和删截器318可分别对所有经过奇偶校验置换和重复的LDPC码字中的后Npunc个比特进行删截。 [0447] 详细地讲，重复的LDPC奇偶校验比特位于LDPC信息比特和通过LDPC编码产生的LDPC奇偶校验比特之间，并且因此删截器217和删截器318可分别对从通过LDPC编码产生的LDPC奇偶校验比特之中的最后的LDPC奇偶校验比特开始的Npunc个比特进行删截。 [0448] 如此，删截器217和删截器318可分别对从最后的LDPC奇偶校验比特开始的Npunc个比特进行删截。 [0449] Npunc是0或正整数，重复可仅应用于L1‑基本模式1和L1‑细节模式1。 [0450] 前述示例描述了重复被执行，然后删截被执行，这仅仅是一个示例。在一些情况下，在删截被执行之后，重复可被执行。 [0451] 附加奇偶校验产生器319可从LDPC奇偶校验比特中选择比特以产生附加奇偶校验(AP)比特。 [0452] 在这种情况下，附加奇偶校验比特可从基于在当前帧中发送的L1‑细节信令而产生的LDPC奇偶校验比特中选择，并且通过当前帧之前的帧(即，先前帧)被发送到接收器200。 [0453] 详细地讲，L1‑细节信令被LDPC编码，通过LDPC编码产生的LDPC奇偶校验比特被添加到L1‑细节信令以构成LDPC码字。 [0454] 此外，可对LDPC码字执行删截和缩减，并且经过删截和缩减的LDPC码字可被映射到将被发送到接收器200的帧。这里，当根据相应模式执行重复时，经过删截和缩减的LDPC码字可包括重复的LDPC奇偶校验比特。 [0455] 在这种情况下，与每个帧对应的L1‑细节信令可连同LDPC奇偶校验比特一起通过每个帧被发送到接收器200。例如，包括与第(i‑1)帧对应的L1‑细节信令的经过删截和缩减的LDPC码字可被映射到第(i‑1)帧以被发送到接收器200，并且包括与第i帧对应的L1‑细节信令的经过删截和缩减的LDPC码字可被映射到第i帧以被发送到接收器200。 [0456] 附加奇偶校验产生器319可选择基于在第i帧中发送的L1‑细节信令而产生的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，以产生附加奇偶校验比特。 [0457] 详细地讲，通过对L1‑细节信令执行LDPC编码而产生的LDPC奇偶校验比特中的一些LDPC奇偶校验比特被删截，然后不被发送到接收器200。在这种情况下，附加奇偶校验产生器319可选择通过对在第i帧中发送的L1‑细节信令执行LDPC编码而产生的LDPC奇偶校验比特之中的被删截的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，从而产生附加奇偶校验比特。 [0458] 此外，附加奇偶校验产生器319可选择将通过第i帧发送到接收器200的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特以产生附加奇偶校验比特。 [0459] 详细地讲，将被映射到第i帧的经过删截和缩减的LDPC码字中所包括的LDPC奇偶校验比特可根据相应模式仅由通过LDPC编码产生的LDPC奇偶校验比特构成，或者由通过LDPC编码产生的LDPC奇偶校验比特和重复的LDPC奇偶校验比特构成。 [0460] 在这种情况下，附加奇偶校验产生器319可选择将被映射到第i帧的经过删截和缩减的LDPC码字中所包括的LDPC奇偶校验比特中的至少一些LDPC奇偶校验比特，以产生附加奇偶校验比特。 [0461] 附加奇偶校验比特可通过第i帧之前的帧(即，第(i‑1)帧)被发送到接收器200。 [0462] 也就是说，发送器100不仅可通过第(i‑1)帧将包括与第(i‑1)帧对应的L1‑细节信令的经过删截和缩减的LDPC码字发送到接收器200，还可通过第(i‑1)帧将基于在第i帧中发送的L1‑细节信令而产生的附加奇偶校验比特发送到接收器200。 [0463] 在这种情况下，发送附加奇偶校验比特的帧可以是当前帧之前的帧之中的在时间上最前面的帧。 [0464] 例如，附加奇偶校验比特在当前帧之前的帧之中具有与当前帧相同的引导主要/次要版本，并且可在时间上最前面的帧中被发送。 [0465] 在一些情况下，附加奇偶校验产生器319可不产生附加奇偶校验比特。 [0466] 在这种情况下，发送器100可使用通过当前帧发送的L1‑基本信令，向接收器200发送与针对下一帧的L1‑细节信令的附加奇偶校验比特是否通过当前帧被发送有关的信息。 [0467] 例如，针对与当前帧具有相同的引导主要/次要版本的下一帧的L1‑细节信令的附加奇偶校验比特的使用可通过当前帧的L1‑基本参数中的字段L1B_L1_Detail_additional_parity_mode被用信号发送。详细地讲，在当前帧的L1‑基本参数中的L1B_L1_Detail_additional_parity_mode被设置为“00”时，针对下一帧的L1‑细节信令的附加奇偶校验比特不在当前帧中被发送。 [0468] 如此，为了额外地提高L1‑细节信令的健壮性，附加奇偶校验比特可在当前帧之前的发送当前帧的L1‑细节信令的帧中被发送。 [0469] 图14示出针对第i帧的L1‑细节信令的附加奇偶校验比特在第(i‑1)帧的前导中被发送的示例。 [0470] 图14示出通过第i帧发送的L1细节信令通过分割被分割成M个块，并且分割出的块中的每个块被FEC编码。 [0471] 因此，M个LDPC码字(即，包括LDPC信息比特L1‑D(i)_1及其针对L1‑D(i)_1的奇偶校验比特奇偶的LDPC码字、…、包括LDPC信息比特L1‑D(i)_M及其针对L1‑D(i)_M的奇偶校验比特奇偶的LDPC码字)被映射到将被发送给接收器200的第i帧。 [0472] 在这种情况下，基于在第i帧中发送的L1‑细节信令而产生的附加奇偶校验比特可通过第(i‑1)帧被发送到接收器200。 [0473] 详细地讲，附加奇偶校验比特(即，基于在第i帧中发送的L1‑细节信令而产生的针对L1‑D(i)_1的AP、…、针对L1‑D(i)_M的AP)可被映射到将被发送给接收器200的第(i‑1)帧的前导。作为使用附加奇偶校验比特的结果，可获得针对L1信令的分集增益。 [0474] 在下文中，将详细地描述用于产生附加奇偶校验比特的方法。 [0475] 附加奇偶校验比特产生器319基于下面的等式29来计算附加奇偶校验比特的临时数量NAP_temp。 [0476] [0477] [0478] 此外，K表示附加奇偶校验比特与发送的经过编码的L1‑细节信令块的比特(即，构成经过重复、删截并且已经去除了零比特(即，被缩减)的L1‑细节信令块的比特)的总数量的一半的比率。 [0479] 在这种情况下，K对应于L1‑基本信令的L1B_L1_Detail_additional_parity_mode字段。这里，与第i帧(即，帧(#i))的L1‑细节信令相关联的L1B_L1_Detail_additional_parity_mode的值可在第(i‑1)帧(即，帧(#i‑1))中被发送。 [0480] 如上所述，当L1细节模式是2、3、4、5、6和7时，由于重复未被执行，因此在以上的等式29中，Nrepeat是0。 [0481] 此外，附加奇偶校验产生器319基于下面的等式30来计算附加奇偶校验比特的数量NAP。因此，附加奇偶校验比特的数量NAP可以是调制阶数的整数倍。 [0482] [0483] 这里， 是不大于x的最大整数。这里，ηMOD是调制阶数。例如，当L1‑细节信令根据对应的模式通过QPSK、16‑QAM、64‑QAM或256‑QAM被调制时，ηMOD可分别是2、4、6或8。 [0484] 这样，将被产生的附加奇偶校验比特的数量可基于在当前帧中发送的比特的总数量来确定。 [0485] 接下来，附加奇偶校验产生器319可在LDPC奇偶校验比特中选择与计算出的比特的数量一样多的比特以产生附加奇偶校验比特。 [0486] 详细地讲，当被删截的LDPC奇偶校验比特的数量等于或大于将被产生的附加奇偶校验比特的数量时，附加奇偶校验产生器319可从被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特开始选择与计算出的数量一样多的比特，以产生附加奇偶校验比特。 [0487] 当被删截的LDPC奇偶校验比特的数量小于将被产生的附加奇偶校验比特的数量时，附加奇偶校验产生器319可首先选择所有被删截的LDPC奇偶校验比特，并且从LDPC码字中所包括的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特开始附加地选择与通过从将被产生的附加奇偶校验比特的数量减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加奇偶校验比特。 [0488] 详细地讲，当重复未被执行时，在重复的LDPC码字中所包括的LDPC奇偶校验比特是通过LDPC编码产生的LDPC奇偶校验比特。 [0489] 在这种情况下，附加奇偶校验产生器319可首先选择所有被删截的LDPC奇偶校验比特，并且从通过LDPC编码产生的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特开始附加地选择与通过从将被产生的附加奇偶校验比特的数量减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加奇偶校验比特。 [0490] 这里，通过LDPC编码产生的LDPC奇偶校验比特被划分成未被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特。作为结果，当从通过LDPC编码产生的LDPC奇偶校验比特之中的第一个比特开始选择比特时，可按照不被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特的顺序来选择比特。 [0491] 当重复被执行时，经过重复的LDPC码字中所包括的LDPC奇偶校验比特是重复的LDPC奇偶校验比特和通过LDPC编码产生的LDPC奇偶校验比特。这里，重复的LDPC奇偶校验比特位于LDPC信息比特和通过LDPC编码而产生的LDPC奇偶校验比特之间。 [0492] 在这种情况下，附加奇偶校验产生器319可首先选择所有被删截的LDPC奇偶校验比特，并且从重复的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特开始附加地选择与通过从附加奇偶校验比特的数量减去被删截的LDPC奇偶校验比特的数量而获得的数量一样多的比特，以产生附加奇偶校验比特。 [0493] 这里，当从重复的LDPC奇偶校验比特之中的第一个比特开始选择比特时，可按照重复比特和通过LDPC编码而产生的LDPC奇偶校验比特的顺序选择比特。另外，在通过LDPC编码而产生的LDPC奇偶校验比特之内，可以按照不被删截的LDPC奇偶校验比特和被删截的LDPC奇偶校验比特的顺序来选择比特。 [0494] 在下文中，将参照图15至图17更加详细地描述根据示例性实施例的用于产生附加奇偶校验比特的方法。 [0495] 图15至图17是用于描述根据示例性实施例的在重复被执行时产生附加奇偶校验比特的方法的示图。在这种情况下，经过重复的LDPC码字 可如图15中所示被表示。 [0496] 首先，当NAP≤Npunc时，如图16中所示，附加奇偶校验产生器319可从被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特开始选择NAP个比特，以产生附加奇偶校验比特。 [0497] 因此 ，针对 附加奇 偶校 验比特 ，被删 截的L DPC 奇偶 校验比 特可被选择。 也就是说，附加奇偶校验产生器319可从被删截的LDPC奇偶校验比特之中的第一个比特开始选择NAP个比特，以产生附加奇偶校验比特。 [0498] 当如图17中所示NAP＞Npunc时，附加奇偶校验产生器319选择所有被删截的LDPC奇偶校验比特。 [0499] 因此，针对附加奇偶校验比特，所有被删截的LDPC奇偶校验比特可被选择。 [0500] 此外，附加奇偶校验产生器319可从包括重复的LDPC奇偶校验比特和通过LDPC编码而产生的LDPC奇偶校验比特的LDPC奇偶校验比特之中附加地选择前NAP‑Npunc个比特。 [0501] 也就是说，由于重复的LDPC奇偶校验比特和通过LDPC编码而产生的LDPC奇偶校验比特被顺序地布置，因此附加奇偶校验产生器319可从重复的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特开始附加地选择NAP‑Npunc个奇偶校验比特。 [0502] 因此，针对附加奇偶校验比特，LDPC奇偶校验比特可被附加地选择。 [0503] 在这种情况下，附加奇偶校验产生器319可将附加地选择的比特添加到先前选择的比特以产生附加奇偶校验比特。也就是说，如图17中所示，附加奇偶校验产生器319可将附加地选择的LDPC奇偶校验比特添加到被删截的LDPC奇偶校验比特以产生附加奇偶校验比特。 [0504] 作为结果，针对附加奇偶校验比特，可被选择。 [0505] 如此，当被删截的比特的数量等于或大于附加奇偶校验比特的数量时，可通过基于删截顺序在被删截的比特之中选择比特来产生附加奇偶校验比特。然而，在其它情况下，可通过选择所有被删截的比特和NAP‑Npunc个奇偶校验比特来产生附加奇偶校验比特。 [0506] 由于当重复未被执行时Nrepeat＝0，因此用于当重复未被执行时产生附加奇偶校验比特的方法与图15至图17中的Nrepeat＝0的情况相同。 [0507] 附加奇偶校验比特可被比特交织，并且可被映射到星座。在这种情况下，针对附加奇偶校验比特的星座可通过与针对在当前帧中发送的L1‑细节信令比特的星座相同的方法来产生，其中，在当前帧中，L1‑细节信令比特被重复、被删截并且已经去除了零比特。另外，如图14中所示，在被映射到星座之后，附加奇偶校验比特可被添加在当前帧之前的发送当前帧的L1‑细节信令的帧中的L1‑细节信令块之后。 [0508] 附加奇偶校验产生器319可将附加奇偶校验比特输出给比特解复用器323。 [0509] 如以上参照表9和表10所述，限定置换顺序的按组交织模式可具有两种模式：第一模式和第二模式。 [0510] 详细地讲，由于以上的等式25中的B值表示将被删截的LDPC奇偶校验比特的最小长度，因此根据B值，预定数量的比特可总是被删截，而不考虑输入信令的长度。例如，在L1‑细节模式2下，由于B＝6036并且比特组由360个比特形成，因此即使当缩减长度是0时，也至少有 个比特组总是被删截。 [0511] 在这种情况下，由于从最后一个LDPC奇偶校验比特开始执行删截，因此从构成经过按组交织的LDPC奇偶校验比特的多个比特组之中的最后一个比特组开始的预定数量的比特组可总是被删截，而不考虑缩减长度。 [0512] 例如，在L1‑细节模式2下，构成经过按组交织的LDPC奇偶校验比特的36个比特组之中的最后16个比特组可总是被删截。 [0513] 作为结果，限定置换顺序的按组交织模式中的一些模式表示总是被删截的比特组，因此，按组交织模式可被划分成两种模式。详细地讲，按组交织模式中的限定除了总是被删截的比特组之外的剩余比特组的模式被称作第一模式，并且限定总是被删截的比特组的模式被称作第二模式。 [0514] 例如，在L1‑细节模式2下，由于按组交织模式如以上的表9中那样被限定，因此表示在按组交织之后位于第9比特组至第28比特组中的未经过按组交织的比特组的索引(即，Y9＝Xπp(9)＝X9,Y10＝Xπp(10)＝X31,Y11＝Xπp(11)＝X23,...,Y26＝Xπp(26)＝X17,Y27＝Xπp(27)＝X35,Y28＝Xπp(28)＝X21)的模式可以是第一模式，并且表示在按组交织之后位于第29比特组至第44比特组中的未经过按组交织的比特组的索引(即，Y29＝Xπp(29)＝X20,Y30＝Xπp(30)＝X24,Y31＝Xπp(31)＝X44,...,Y42＝Xπp(42)＝X28,Y43＝Xπp(43)＝X39,Y44＝Xπp(44)＝X42)的模式可以是第二模式。 [0515] 如上所述，第二模式限定不管缩减长度如何在当前帧中将总是被删截的比特组，并且第一模式限定当缩减长度长时将被附加地删截的比特组，使得第一模式可被用于确定在删截之后将在当前帧中被发送的LDPC奇偶校验比特。 [0516] 详细地讲，根据将被删截的LDPC奇偶校验比特的数量，除了总是被删截的LDPC奇偶校验比特之外，更多的LDPC奇偶校验比特可被额外地删截。 [0517] 例如，在L1‑细节模式2下，当将被删截的LDPC奇偶校验比特的数量是7200时，20个比特组需要被删截，并且因此除了将总是被删截的16个比特组之外，还需要额外地删截四(4)个比特组。 [0518] 在这种情况下，额外地删截的四(4)个比特组对应于在按组交织之后位于第25至第28位置的比特组，并且由于这些比特组根据第一模式来确定(即，属于第一模式)，因此第一模式可用于确定被删截的比特组。 [0519] 也就是说，当LDPC奇偶校验比特被删截多于将被删截的LDPC奇偶校验比特的最小值时，根据哪些比特组位于将总是被删截的比特组之后来确定哪些比特组将被额外地删截。作为结果，在确定被删截的比特组时，根据删截方向，可考虑限定位于将总是被删截的比特组之后的比特组的第一模式。 [0520] 也就是说，如在前述示例中，当将被删截的LDPC奇偶校验比特的数量是7200时，除了将总是被删截的16个比特组之外，额外地删截四(4)个比特组(即，在按组交织被执行之后位于第28、第27、第26和第25位置处的比特组)。这里，在按组交织之后位于第25至第28位置的比特组根据第一模式来确定。 [0521] 作为结果，第一模式可被考虑用于确定将被删截的比特组。另外，除了被删截的LDPC奇偶校验比特之外的剩余LDPC奇偶校验比特通过当前帧被发送，因此，第一模式可被考虑用于确定在当前帧中被发送的比特组。 [0522] 第二模式可用于确定将在先前帧中发送的附加奇偶校验比特。 [0523] 详细地讲，由于被确定为将总是被删截的比特组总是被删截，然后不在当前帧中被发送，因此这些比特组仅需要位于在按组交织之后比特总是被删截的位置。因此，这些比特组在按组交织之后位于什么位置是不重要的。 [0524] 例如，在L1‑细节模式2下，在按组交织之前位于第20、第24、第44、…、第28、第39以及第42位置处的比特组在按组交织之后仅需要位于第29比特组至第44比特组。因此，这些比特组位于什么位置是不重要的。 [0525] 如此，限定将总是被删截的比特组的第二模式用于标识将被删截的比特组。因此，在第二模式下限定比特组之间的顺序在删截操作中是无意义的，因此，限定将总是被删截的比特组的第二模式可被考虑不用于删截。 [0526] 然而，为了确定附加奇偶校验比特，在这些比特组之内的将总是被删截的比特组的位置需要被考虑。 [0527] 详细地讲，由于通过从被删截的LDPC奇偶校验比特之中的第一个比特开始选择与预定数量一样多的比特来产生附加奇偶校验比特，因此可根据被删截的LDPC奇偶校验比特的数量和将被产生的附加奇偶校验比特的数量，选择将总是被删截的比特组中的至少一些比特组中所包括的比特作为附加奇偶校验比特中的至少一些附加奇偶校验比特。 [0528] 也就是说，当附加奇偶校验比特被选择超过根据第一模式限定的比特组的数量时，由于从第二模式的开始部分开始顺序地选择附加奇偶校验比特，因此就附加奇偶校验比特的选择而言，属于第二模式的比特组的顺序是有意义的。作为结果，限定将总是被删截的比特组的第二模式可被考虑用于确定附加奇偶校验比特。 [0529] 例如，在L1‑细节模式2下，LDPC奇偶校验比特的总数量是12960，将总是被删截的比特组的数量是16。 [0530] 在这种情况下，第二模式可用于根据通过从所有LDPC奇偶校验比特的数量减去将被删截的LDPC奇偶校验比特的数量并且将相减结果加上将被产生的附加奇偶校验比特的数量而获得的值是否超过7200来产生附加奇偶校验比特。这里，7200是构成LDPC奇偶校验比特的比特组之中的除了将总是被删截的比特组之外的LDPC奇偶校验比特的数量。也就是说，7200＝(36‑16)×360。 [0531] 详细地讲，当通过以上相减和相加而获得的值等于或小于7200(即，12960‑Npunc+NAP≤7200)时，可根据第一模式来产生附加奇偶校验比特。 [0532] 然而，当通过以上相减和相加而获得的值超过7200(即，12960‑Npunc+NAP＞7200)时，可根据第一模式和第二模式来产生附加奇偶校验比特。 [0533] 详细地讲，当12960‑Npunc+NAP＞7200时，针对附加奇偶校验比特，可选择位于被删截的LDPC奇偶校验比特之中从第一个LDPC奇偶校验比特开始的第28位置处的比特组中所包括的比特，并且可选择位于从第29位置开始的预定位置处的比特组中所包括的比特。 [0534] 这里，可根据被删截的LDPC奇偶校验比特的数量和将被产生的附加奇偶校验比特的数量来确定被删截的LDPC奇偶校验比特之中的第一个LDPC奇偶校验比特所属的比特组以及预定位置处的比特组(即，当在被删截的LDPC奇偶校验比特之中从第一个LDPC奇偶校验比特开始顺序地选择时，最终选择的LDPC奇偶校验比特所属的比特组)。 [0535] 在这种情况下，根据第一模式来确定位于被删截的LDPC奇偶校验比特之中从第一个LDPC奇偶校验比特开始的第28位置处的比特组，根据第二模式来确定位于从第29位置开始的预定位置的比特组。 [0536] 作为结果，附加奇偶校验比特根据第一模式和第二模式被确定。 [0537] 如此，第一模式可用于确定将被产生的附加奇偶校验比特以及将被删截的LDPC奇偶校验比特，第二模式可用于确定将被产生的附加奇偶校验比特以及不管将由删截器217和删截器318删截的奇偶校验比特的数量如何将总是被删截的LDPC奇偶校验比特。 [0538] 前述示例描述了按组交织模式包括第一模式和第二模式，这仅仅是为了方便在删截和附加奇偶校验方面的解释。也就是说，按组交织模式可被视为一个模式而无需被划分成第一模式和第二模式。在这种情况下，按组交织可被视为针对删截和附加奇偶校验两者利用一个模式来执行。 [0539] 在前述示例中使用的值(诸如，被删截的LDPC奇偶校验比特的数量)仅仅是示例值。 [0540] 零去除器218和零去除器321可从输出自删截器217和删截器318的LDPC码字中去除由零填充器213和零填充器314填充的零比特，并且将剩余的比特输出到比特解复用器219和比特解复用器322。 [0541] 这里，去除操作不仅仅是去除填充的零比特，而且还可包括输出在LDPC码字中除了填充的零比特之外的剩余比特。 [0542] 详细地讲，零去除器218和零去除器321可去除由零填充器213和零填充器314填充的Kldpc‑Nouter个零比特。因此，Kldpc‑Nouter个填充的零比特被去除，并且因此可不被发送到接收器200。 [0543] 例如，如图19中所示，假设构成LDPC码字的多个比特组之中的第一比特组、第四比特组、第五比特组、第七比特组以及第八比特组中的所有比特被零比特填充，第二比特组中的一些比特被零比特填充。 [0544] 在这种情况下，零去除器218和零去除器321可去除填充到第一比特组、第二比特组、第四比特组、第五比特组、第七比特组以及第八比特组的零比特。 [0545] 如此，当零比特被去除时，如图18中所示，可保留由Ksig个信息比特(即，Ksig个L1‑基本信令比特和Ksig个L1‑细节信令比特)、168个BCH奇偶校验比特(即，BCH FEC)以及Ninner‑Kldpc‑Npunc或Ninner‑Kldpc‑Npunc+Nrepeat个奇偶校验比特形成的LDPC码字。 [0546] 也就是说，当重复被执行时，所有的LDPC码字的长度变成NFEC+Nrepeat。这里，NFEC＝Nouter+Nldpc_parity‑Npunc。然而，在重复未被执行的模式下，所有的LDPC码字的长度变成NFEC。 [0547] 比特解复用器219和比特解复用器322可对从零去除器218和零去除器321输出的比特进行交织，对交织的比特进行解复用，然后将它们输出给星座映射器221和星座映射器324。 [0548] 为了这种目的，比特解复用器219和比特解复用器322可包括块交织器(未示出)和解复用器(未示出)。 [0549] 首先，在块交织器中执行的块交织方案在图19中示出。 [0550] 详细地讲，在零比特被去除之后的NFEC或NFEC+Nrepeat长度的比特可被连续地按列写入块交织器中。这里，块交织器的列的数量等于调制阶数，行的数量是NFEC/ηMOD或(NFEC+Nrepeat)/ηMOD。 [0551] 此外，在读取操作中，一个星座符号的比特可沿行方向被顺序地读取以被输入到解复用器。所述操作可持续到列的最后一行。 [0552] 也就是说，NFEC或(NFEC+Nrepeat)个比特可从第一列的第一行开始沿着列方向被写入多个列中，并且写入在多个列中的比特沿着行方向从多个列中的第一行至最后一行被顺序地读取。在这种情况下，在同一行中读取的比特可构成一个调制符号。 [0553] 解复用器可对从块交织器输出的比特进行解复用。 [0554] 详细地讲，在比特被映射到星座之前，解复用器可对经过块交织的比特组中的每个比特组(即，当在比特组之内在块交织器的同一行中逐比特地读取时输出的比特)进行解复用。 [0555] 在这种情况下，根据调制阶数可存在两种映射规则。 [0556] 详细地讲，当QPSK用于调制时，由于星座符号之内的比特的可靠性相同，因此解复用器不对比特组执行解复用操作。因此，从块交织器读取并输出的比特组可被映射到QPSK符号，而无需解复用操作。 [0557] 然而，当高阶调制被使用时，解复用器可基于下面的等式31来对从块交织器读取并输出的比特组执行解复用。也就是说，比特组可根据下面的等式31而被映射到QAM符号。 [0558] Sdemux_in(i)＝{bi(0)，bi(1)，bi(2)，...，bi(ηMOD‑1)}， [0559] Sdemux_out(i)＝{ci(0)，ci(1)，ci(2)，...，ci(ηMOD‑1)}， [0560] ci(0)＝bi(i％ηMOD)，ci(1)＝bi((i+1)％ηMOD)，...，ci(ηMOD‑1)＝bi((i+ηMOD‑1)％ηMOD...(31)) [0561] 在以上的等式31中，％表示模操作，ηMOD是调制阶数。 [0562] 另外，i是与块交织器的行索引对应的比特组索引。也就是说，被映射到QAM符号中的每个QAM符号的输出的比特组Sdemux_out(i)可根据比特组索引i在Sdemux_in(i)中被循环移位。 [0563] 图20示出对16‑非均匀星座(16‑NUC)(即，NUC 16‑QAM)执行比特解复用的示例。所述操作可被持续，直到在块交织器中所有的比特组被读取为止。 [0564] 比特解复用器323可对从附加奇偶校验产生器319输出的附加奇偶校验比特执行与由比特解复用器219和比特解复用器322执行的操作相同的操作，并且将经过块交织和解复用的比特输出给星座映射器325。 [0565] 星座映射器211、星座映射器324和星座映射器325可将从比特解复用器219、比特解复用器322和比特解复用器323输出的比特分别映射到星座符号。 [0566] 也就是说，星座映射器211、星座映射器324和星座映射器325中的每个可根据对应的模式使用星座来将Sdemux_out(i)映射到信元字。这里，Sdemux_out(i)可由具有与调制阶数相同的数量的比特来构成。 [0567] 详细地讲，星座映射器211、星座映射器324和星座映射器325可根据对应的模式使用QPSK、16‑QAM、64‑QAM、256‑QAM等将从比特解复用器219、比特解复用器322和比特解复用器323输出的比特映射到星座符号。 [0568] 在这种情况下，星座映射器211、星座映射器324和星座映射器325可使用NUC。也就是说，星座映射器211、星座映射器324和星座映射器325可使用NUC 16‑QAM、NUC 64‑QAM或NUC 256‑QAM。根据对应的模式应用于L1‑基本信令和L1‑细节信令的调制方案在以上的表4中被示出。 [0569] 发送器100可将星座符号映射到帧并且将映射后的符号发送给接收器200。 [0570] 详细地讲，发送器100可对与从星座映射器221和星座映射器324输出的L1‑基本信令和L1‑细节信令中的每个对应的星座符号进行映射，将从星座映射器325输出的与附加奇偶校验比特对应的星座符号映射到帧的前导符号。 [0571] 在这种情况下，发送器100可将基于在当前帧中发送的L1‑细节信令而产生的附加奇偶校验比特映射到当前帧之前的帧。 [0572] 也就是说，发送器100可将包括与第i‑1帧对应的L1‑基本信令的LDPC码字比特映射到第i‑1帧，将包括与第i‑1帧对应的L1‑细节信令的LDPC码字比特映射到第i‑1帧，并且额外地将从基于与第i帧对应的L1‑细节信令而产生的LDPC奇偶校验比特中进行选择而产生的附加奇偶校验比特映射到第i‑1帧并可将映射后的比特发送给接收器200。 [0573] 此外，除了L1信令之外，发送器100还可将数据映射到帧的数据符号，并且将包括L1信令和数据的帧发送到接收器200。 [0574] 在这种情况下，由于L1信令包括与数据有关的信令信息，因此映射到每个数据的与数据有关的信令可被映射到相应帧的前导。例如，发送器100可将包括与映射到第i帧的数据有关的信令信息的L1信令映射到第i帧。 [0575] 图21和图22是用于描述根据示例性实施例的接收器的配置的框图。 [0576] 详细地讲，如图21中所示，接收器200可包括用于处理L1‑基本信令的星座解映射器2510、复用器2520、对数似然比(LLR)插入器2530、LLR组合器2540、奇偶校验解置换器2550、LDPC解码器2560、零去除器2570、BCH解码器2580以及解扰器2590。 [0577] 此外，如图22中所示，接收器200可包括用于处理L1细节信令的星座解映射器2611和2612、复用器2621和2622、LLR插入器2630、LLR组合器2640、奇偶校验解置换器2650、LDPC解码器2660、零去除器2670、BCH解码器2680、解扰器2690以及解分割器2695。 [0578] 这里，图21和图22中所示的组件是分别执行与图5和图6中所示的组件的功能对应的功能的组件，这仅仅是一个示例，在一些情况下，组件中的一些组件可被省略和改变并且可添加其它组件。 [0579] 接收器200可使用帧的引导来获取帧同步，并且使用引导中所包括的用于处理L1‑基本信令的信息从帧的前导接收L1‑基本信令。 [0580] 此外，接收器200可使用L1‑基本信令中所包括的用于处理L1‑细节信令的信息从前导接收L‑1细节信令，并且使用L1‑细节信令从帧的数据符号接收用户所需要的广播数据。在这种情况下，接收器200可从前导获得关于发送器100是否基于任何模式对L1‑基本信令进行处理的信息，并从L1‑基本信令获得关于发送器100是否基于任何模式对L1‑细节信令进行处理的信息。 [0581] 因此，接收器200可确定在发送器100使用的用于处理L1‑基本信令和L1‑细节信令的模式，根据确定的模式处理从发送器100接收的信号以接收L1‑基本信令和L1‑细节信令。为了这个目的，接收器200可预先存储与在发送器100使用的参数有关的信息以根据对应的模式来处理信令。 [0582] 如此，L1‑基本信令和L1‑细节信令可从前导被顺序地获取。在图21和图22的描述中，为了解释的方便，执行相同功能的组件将被一起描述。 [0583] 星座解映射器2510、星座解映射器2611以及星座解映射器2612对从发送器100接收的信号进行解调。 [0584] 详细地讲，星座解映射器2510、星座解映射器2611以及星座解映射器2612是分别与发送器100的星座映射器211、星座映射器324和星座映射器325对应的组件，并且可对从发送器100接收到的信号进行解调并产生与从接收器100发送的比特对应的值。 [0585] 也就是说，如上所述，发送器100将包括L1‑基本信令的LDPC码字和包括L1‑细节信令的LDPC码字映射到帧的前导，并且将映射后的LDPC码字发送给接收器200。另外，在一些情况下，发送器100可将附加奇偶校验比特映射到帧的前导并且将映射后的比特发送到接收器200。 [0586] 作为结果，星座解映射器2510和星座解映射器2611可产生与包括L1‑基本信令的LDPC码字比特和包括L1‑细节信令的LDPC码字比特对应的值。另外，星座解映射器2612可产生与附加奇偶校验比特对应的值。 [0587] 为了这个目的，接收器200可预先存储与由发送器100根据对应的模式对L1‑基本信令、L1‑细节信令和附加奇偶校验比特进行调制所使用的调制方案有关的信息。因此，星座解映射器2510、星座解映射器2611和星座解映射器2612可根据对应的模式对从发送器100接收的信号进行解调以产生与LDPC码字比特和附加奇偶校验比特对应的值。 [0588] 与从发送器100发送的比特对应的值是基于接收的比特是0和1的概率而计算的值，作为替代，概率本身也可用作与每个比特对应的值。作为另一示例，所述值还可以是似然比(LR)或LLR值。 [0589] 详细地讲，LR值可表示从发送器100发送的比特是0的概率与所述比特是1的概率的比值，LLR值可表示通过对从发送器100发送的比特是0的概率与所述比特是1的概率取对数而获得的值。 [0590] 前述示例使用LR值或LLR值，这仅仅是一个示例。根据另一示例性实施例，除了LR或LLR值之外接收的信号本身也可被使用。 [0591] 复用器2520、复用器2621以及复用器2622对从星座解映射器2510、星座解映射器2611和星座解映射器2612输出的LLR值执行复用。 [0592] 详细地讲，复用器2520、复用器2621以及复用器2622是与发送器100的比特解复用器219、比特解复用器322和比特解复用器323对应的组件，并且可分别执行与比特解复用器219、比特解复用器322和比特解复用器323的操作对应的操作。 [0593] 为了这个目的，接收器200可预先存储与发送器100执行解复用和块交织所使用的参数有关的信息。因此，复用器2520、复用器2621以及复用器262可对与信元字对应的LLR值逆向地执行比特解复用器219、比特解复用器322和比特解复用器323的解复用和块交织操作，以便以比特为单位对与信元字对应的LLR值进行复用。 [0594] LLR插入器2530和LLR插入器2630可分别将针对删截和缩减的比特的LLR值插入到从复用器2520和复用器2621输出的LLR值。在这种情况下，LLR插入器2530和LLR插入器2630可将预先确定的LLR值插入到从复用器2520和复用器2621输出的LLR值之间，或插入到从复用器2520和复用器2621输出的LLR值的头部或尾部。 [0595] 详细地讲，LLR插入器2530和LLR插入器2630是分别与发送器100的零去除器218和321以及删截器217和318对应的组件，并且可分别执行与零去除器218和321以及删截器217和318的操作对应的操作。 [0596] 首先，LLR插入器2530和LLR插入器2630可将与零比特对应的LLR值插入到LDPC码字中填充零比特的位置。在这种情况下，与填充的零比特(即，缩减的零比特)对应的LLR值可以是∞或‑∞。然而，∞或‑∞是理论上的值，但是实际上可以是接收器200中使用的LLR值的最大值或最小值。 [0597] 为了这个目的，接收器200可预先存储与发送器100根据对应的模式填充零比特所使用的参数和/或模式有关的信息。因此，LLR插入器2530和LLR插入器2630可根据对应的模式来确定LDPC码字中填充零比特的位置，并且将与缩减的零比特对应的LLR值插入到对应的位置中。 [0598] 此外，LLR插入器2530和LLR插入器2630可将与被删截的比特对应的LLR值插入到被删截的比特在LDPC码字中的位置。在这种情况下，与被删截的比特对应的LLR值可以是0。 [0599] 为了这个目的，接收器200可预先存储与发送器100根据对应的模式执行删截所使用的参数和/或模式有关的信息。因此，LLR插入器2530和LLR插入器2630可根据对应的模式确定被删截的LDPC奇偶校验比特的长度并且将对应的LLR值插入到LDPC奇偶校验比特被删截的位置。 [0600] 当在附加奇偶校验比特之中附加奇偶校验比特是从被删截的比特中选择的时，LLR插入器2630可将与接收到的附加奇偶校验比特对应的LLR值(而非针对被删截的比特的LLR值'0')插入到被删截的比特的位置中。 [0601] LLR组合器2540和LLR组合器2640可将从LLR插入器2530和LLR插入器2630输出的LLR值与从复用器2622输出的LLR值组合(即，相加)。然而，LLR组合器2540和LLR组合器2640用于将针对特定比特的LLR值更新为更正确的值。然而，还可在没有LLR组合器2540和LLR组合器2640的情况下，从接收到的LLR值解码出针对特定比特的LLR值，因此，在一些情况下，可省略LLR组合器2540和LLR组合器2640。 [0602] 详细地讲，LLR组合器2540是与发送器100的重复器216对应的组件，并且可执行与重复器216的操作对应的操作。可选择地，LLR组合器2640是与发送器100的重复器317和附加奇偶校验产生器319对应的组件，并且可执行与重复器317和附加奇偶校验产生器319的操作对应的操作。 [0603] 首先，LLR组合器2540和LLR组合器2640可将与重复比特对应的LLR值与其他LLR值组合。这里，其它LLR值可以是作为发送器100产生重复比特的基础的比特，即，被选作重复对象的LDPC奇偶校验比特的LLR值。 [0604] 也就是说，如上所述，发送器100从LDPC奇偶校验比特中选择比特并且在LDPC信息比特和通过LDPC编码产生的LDPC奇偶校验比特之间重复选择的比特，并且将重复比特发送给接收器200。 [0605] 作为结果，针对LDPC奇偶校验比特的LLR值可由针对重复的LDPC奇偶校验比特的LLR值和针对非重复的LDPC奇偶校验比特(即，通过LDPC编码产生的LDPC奇偶校验比特)的LLR值形成。因此，LLR组合器2540和LLR组合器2640可将针对相同LDPC奇偶校验比特的LLR值组合。 [0606] 为了这个目的，接收器200可预先存储与发送器100根据对应的模式执行重复所使用的参数有关的信息。作为结果，LLR组合器2540和LLR组合器2640可确定重复的LDPC奇偶校验比特的长度，确定作为重复的基础的比特的位置，并且将针对重复的LDPC奇偶校验比特的LLR值与针对作为重复的基础且通过LDPC编码产生的LDPC奇偶校验比特的LLR值组合。 [0607] 例如，如图23和图24中所示，LLR组合器2540和LLR组合器2640可将针对重复的LDPC奇偶校验比特的LLR值与针对作为重复的基础且通过LDPC编码产生的LDPC奇偶校验比特的LLR值组合。 [0608] 当LDPC奇偶校验比特被重复n次时，LLR组合器2540和LLR组合器2640可将针对处于相同位置的比特的LLR值组合n次或更少次。 [0609] 例如，图23示出除了被删截的比特之外的LDPC奇偶校验比特中的一些LDPC奇偶校验比特被重复一次的情况。在这种情况下，LLR组合器2540和LLR组合器2640可将针对重复的LDPC奇偶校验比特的LLR值与针对通过LDPC编码产生的LDPC奇偶校验比特的LLR值组合，然后输出组合的LLR值，或者输出针对接收到的重复的LDPC奇偶校验比特的LLR值或针对接收到的通过LDPC编码产生的LDPC奇偶校验比特的LLR值，而不将它们组合。 [0610] 作为另一示例，图24示出以下情况：发送的未被删截的LDPC奇偶校验比特中的一些LDPC奇偶校验比特被重复两次，剩余部分被重复一次，并且被删截的LDPC奇偶校验比特被重复一次。 [0611] 在这种情况下，LLR组合器2540和LLR组合器2640可通过与以上描述的方案相同的方案对被重复一次的所述剩余部分和被删截的LDPC比特进行处理。然而，LLR组合器2540和LLR组合器2640可如下文那样对重复两次的部分进行处理。在这种情况下，为了描述的方便，通过将LDPC奇偶校验比特中的一些LDPC奇偶校验比特重复两次而产生的两个部分之一被称作第一部分，所述两个部分中的另一部分被称作第二部分。 [0612] 详细地讲，LLR组合器2540和LLR组合器2640可将针对第一部分和第二部分中的每个部分的LLR值与针对LDPC奇偶校验比特的LLR值组合。可选地，LLR组合器2540和LLR组合器2640可将针对第一部分的LLR值与针对LDPC奇偶校验比特的LLR值组合，将针对第二部分的LLR值与针对LDPC奇偶校验比特的LLR值组合，或者将针对第一部分的LLR值与针对第二部分的LLR值组合。可选择地，LLR组合器2540和LLR组合器2640可输出针对第一部分的LLR值、针对第二部分的LLR值、针对剩余部分和被删截的比特的LLR值，而无需单独的组合。 [0613] 此外，LLR组合器2640可将与附加奇偶校验比特对应的LLR值与其它LLR值组合。这里，所述其它LLR值可以是作为通过发送器100产生附加奇偶校验比特的基础的LDPC奇偶校验比特，即，针对用于产生附加奇偶校验比特而选择的LDPC奇偶校验比特的LLR值。 [0614] 也就是说，如上所述，发送器100可将针对当前帧中发送的L1‑细节信令的附加奇偶校验比特映射到先前帧并且将映射后的比特发送给接收器200。 [0615] 在这种情况下，附加奇偶校验比特可包括被删截且未在当前帧中被发送的LDPC奇偶校验比特，并且在一些情况下，还可包括在当前帧中发送的LDPC奇偶校验比特。 [0616] 作为结果，LLR组合器2640可将针对通过当前帧接收到的附加奇偶校验比特的LLR值与插入到通过下一帧接收到的LDPC码字中的被删截的LDPC奇偶校验比特的位置中的LLR值以及针对通过所述下一帧接收到的LDPC奇偶校验比特的LLR值进行组合。 [0617] 为了这个目的，接收器200可预先存储与发送器100根据对应的模式产生附加奇偶校验比特所使用的参数和/或模式有关的信息。作为结果，LLR组合器2640可确定附加奇偶校验比特的长度，确定作为产生附加奇偶校验比特的基础的LDPC奇偶校验比特的位置，并且将针对附加奇偶校验比特的LLR值与针对作为产生附加奇偶校验比特的基础的LDPC奇偶校验比特的LLR值组合。 [0618] 奇偶校验解置换器2550和奇偶校验解置换器2650可分别对从LLR组合器2540和LLR组合器2640输出的LLR值进行解置换。 [0619] 详细地讲，奇偶校验解置换器2550和奇偶校验解置换器2650是与发送器100的奇偶校验置换器215和奇偶校验置换器316对应的组件，并且可分别执行与奇偶校验置换器215和奇偶校验置换器316的操作对应的操作。 [0620] 为了这个目的，接收器200可预先存储与发送器100根据对应的模式执行按组交织和奇偶校验交织所使用的参数和/或模式有关的信息。因此，奇偶校验解置换器2550和奇偶校验解置换器2650可对与LDPC码字比特对应的LLR值逆向地执行奇偶校验置换器215和奇偶校验置换器316的按组交织和奇偶校验交织操作(即，执行按组解交织和奇偶校验解交织操作)，以分别对与LDPC码字比特对应的LLR值执行奇偶校验解置换。 [0621] LDPC解码器2560和LDPC解码器2660可分别基于从奇偶校验解置换器2550和奇偶校验解置换器2650输出的LLR值执行LDPC解码。 [0622] 详细地讲，LDPC解码器2560和LDPC解码器2660是与发送器100的LDPC编码器214和LDPC编码器315对应的组件，并且可分别执行与LDPC编码器214和LDPC编码器315的操作对应的操作。 [0623] 为了这个目的，接收器200可预先存储与发送器100根据对应的模式执行LDPC编码所使用的参数有关的信息。因此，LDPC解码器2560和LDPC解码器2660可根据对应的模式基于从奇偶校验解置换器2350和奇偶校验解置换器2450输出的LLR值来执行LDPC解码。 [0624] 例如，LDPC解码器2560和LDPC解码器2660可基于和积算法通过迭代解码基于从奇偶校验解置换器2550和奇偶校验解置换器2650输出的LLR值来执行LDPC解码，并且根据LDPC解码来输出纠错后的比特。 [0625] 零去除器2570和零去除器2670可分别从输出自LDPC解码器2560和LDPC解码器2660的比特去除零比特。 [0626] 详细地讲，零去除器2570和零去除器2670是与发送器100的零填充器213和零填充器314对应的组件，并且可分别执行与零填充器213和零填充器314的操作对应的操作。 [0627] 为了这个目的，接收器200可预先存储与发送器100根据对应的模式填充零比特所使用的参数和/或模式有关的信息。作为结果，零去除器2570和零去除器2670可分别从输出自LDPC解码器2560和LDPC解码器2660的比特去除由零填充器213和零填充器314填充的零比特。 [0628] BCH解码器2580和BCH解码器2680可分别对从零去除器2570和零去除器2670输出的比特执行BCH解码。 [0629] 详细地讲，BCH解码器2580和BCH解码器2680是与发送器100的BCH编码器212和BCH编码器313对应的组件，并且可分别执行与BCH编码器212和BCH编码器313的操作对应的操作。 [0630] 为了这个目的，接收器200可预先存储与发送器100执行BCH编码所使用的参数有关的信息。作为结果，BCH解码器2580和BCH解码器2680可通过对从零去除器2570和零去除器2670输出的比特执行BCH解码来纠错，并且输出纠错后的比特。 [0631] 解扰器2590和解扰器2690可分别对从BCH解码器2580和BCH解码器2680输出的比特进行解扰。 [0632] 详细地讲，解扰器2590和解扰器2690是与发送器100的加扰器211和加扰器312对应的组件，并且可执行与加扰器211和加扰器312的操作对应的操作。 [0633] 为了这个目的，接收器200可预先存储与发送器100执行加扰所使用的参数有关的信息。作为结果，解扰器2590和解扰器2690可分别对从BCH解码器2580和BCH解码器2680输出的比特进行解扰并对其进行输出。 [0634] 作为结果，从发送器100发送的L1‑基本信令可被恢复。此外，当发送器100不对L1‑细节信令执行分割时，从发送器100发送的L1‑细节信令也可被恢复。 [0635] 然而，当发送器100对L1‑细节信令执行分割时，解分割器2695可对从解扰器2690输出的比特执行解分割。 [0636] 详细地讲，解分割器2695是与发送器100的分割器311对应的组件，并且可执行与分割器311的操作对应的操作。 [0637] 为了这个目的，接收器200可预先存储与发送器100执行分割所使用的参数有关的信息。作为结果，解分割器2695可对从解扰器2690输出的比特(即，L1‑细节信令的片段)进行组合以恢复分割前的L1‑细节信令。 [0638] 与L1信令的长度有关的信息如图25中所示被提供。因此，接收器200可计算L1‑细节信令的长度和附加奇偶校验比特的长度。 [0639] 参照图25，由于L1‑基本信令提供与L1‑细节总信元有关的信息，因此接收器200需要计算L1‑细节信令的长度和附加奇偶校验比特的长度。 [0640] 详细地讲，当L1‑基本信令的L1B_L1_Detail_additional_parity_mode不是0时，由于与给定的L1B_L1_Detail_total_cells有关的信息表示总信元长度(＝NL1_detail_total_cells)，因此接收器200可基于下面的等式32至等式35来计算L1‑细节信令的长度NL1_detail_cells和附加奇偶校验比特的长度NAP_total_cells。 [0641] NL1_FEC_cells＝(Nouter+Nrepeat+Nldpc_parity‑Npunc)/ηMOD＝NFEC/ηMOD…(32)[0642] NL1_detail_cells＝NL1D_FECFRAME×NL1_FEC_cells…(33) [0643] NAP_total_cells＝NL1_detail_total_cells‑NL1_dettai_cells…(34) [0644] 在这种情况下，基于以上的等式32至等式34，NAP_total_cells值可基于可从与L1‑基本信令的L1B_L1_Detail_total_cells有关的信息获得的NL1_detail_total_cells、NFEC、NL1D_FECFRAME、以及调制阶数ηMOD来获得。作为示例，NAP_total_cells可基于以下的等式35来计算。 [0645] NAP_total_cells＝NL1_detail_total_cells‑NL1D_FECFRAME×NFEC/ηMOD…(35)[0646] 同时，L1‑基本信令字段的语法和字段语义如下面的表13。 [0647] [表13] [0648] [0649] 作为结果，接收器200可基于发送到接收的L1细节信元之中的NAP_total_cells个信元的附加奇偶校验比特来执行接收器针对下一帧中的附加奇偶校验比特的操作。 [0650] 图26是用于描述根据示例性实施例的发送器的删截方法的流程图。 [0651] 首先，通过对包括经过外部编码的比特和零比特的输入比特进行编码来产生奇偶校验比特(S2310)。 [0652] 此外，一些奇偶校验比特被删截(S2320)。 [0653] 这里，在S2320，基于根据以上的等式8计算出的Npunc_temp而将被删截的奇偶校验比特的数量被计算。 [0654] 在这种情况下，在上面的等式8中，A可以是将被删截的奇偶校验比特的数量与将被缩减的零比特的数量的比率，B可以是将被删截的奇偶校验比特的最小数量。 [0655] 详细地讲，当A和B具有调制阶数2时，A＝0、B＝9360，A＝0、B＝11460，或者A＝0、B＝12360。 [0656] 此外，A和B具有调制阶数2，A＝2、B＝6036，或者A＝11/16、B＝4653。 [0657] 在S2320，NFEC基于上面的等式10来计算，并且将被删截的奇偶校验比特的数量Npunc基于上面的等式11来计算。此外，在S2320，可从奇偶校验比特中的最后的奇偶校验比特起删截计算出的数量的奇偶校验比特。 [0658] 图27是用于描述根据示例性实施例的删截方法的流程图。 [0659] 首先，通过对包括零比特的输入比特进行编码来产生奇偶校验比特(S2410)。 [0660] 此外，一些奇偶校验比特被删截(S2420)。 [0661] 这里，在S2420，基于根据以上的等式9计算出的Npunc_temp而将被删截的奇偶校验比特的数量被计算。 [0662] 在这种情况下，在上面的等式9中，B在不同调制阶数下被确定为不同值。 [0663] 详细地讲，当调制阶数为2时，B为9360、11460或12360，当调制阶数为4时，B为12292，当调制阶数为6时，B为12350，并且当调制阶数为8时，B为12432或12776。 [0664] 上面描述了与图24和图25相关联的用于删截LDPC奇偶校验比特的详细方法，因此，省略重复描述。 [0665] 可提供一种非暂时性计算机可读介质，其中，依次执行根据本示例性实施例的删截方法的程序被存储在所述非暂时性计算机可读介质中。 [0666] 所述非暂时性计算机可读介质不是暂时在其中存储数据的介质(诸如，寄存器、高速缓存、内存等)，而是意指半永久地在其中存储数据并且可被装置读取的介质。详细地讲，以上描述的各种应用或程序可在非暂时性计算机可读介质(诸如，压缩盘(CD)、数字通用盘(DVD)、硬盘、蓝光盘、通用串行总线(USB)、存储卡、只读存储器(ROM)等)中被存储和提供。 [0667] 根据示例性实施例，如图1、7、8、23和24中示出的由方框表示的组件、元件、模块或单元中的至少一个可被实现为执行以上描述的各个功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件、模块或单元中的至少一个可使用可通过一个或更多个微处理器或者其它控制设备的控制来执行各个功能的直接电路结构(诸如，存储器、处理器、逻辑电路、查找表等)。另外，这些组件、元件、模块或单元中的至少一个可由包含用于执行特定逻辑功能的一个或更多个可执行指令的模块、程序或代码的一部分来专门实现，并且可由一个或更多个微处理器或其它控制设备来执行。另外，这些组件、元件、模块或单元中的至少一个还可包括执行各个功能的处理器(诸如，中央处理器(CPU))、微处理器等，或者可由执行各个功能的处理器(诸如，中央处理器(CPU))、微处理器等来实现。这些组件、元件、模块或单元中的两个或更多个可被组合成一个执行组合的两个或更多个组件、元件、模块或单元的所有操作或功能的单个组件、元件、模块或单元。另外，这些组件、元件、模块或单元中的至少一个的功能的至少一部分功能可由这些组件、元件、模块或单元中的另一个来执行。另外，虽然在以上的框图中总线未被示出，但是组件、元件、模块或单元之间的通信可通过总线来执行。以上示例性实施例的功能方面可按照在一个或更多个处理器上执行的算法来实现。另外，由框或处理步骤表示的组件、元件、模块或单元可采用针对电子配置、信号处理和/或控制、数据处理等的任何数量的现有技术。 |
||||||
QQ群二维码
意见反馈
意见反馈