一种流水线ADC的前台校准系统及实现方法专利检索-一般编码译码或代码转换专利检索查询-专利查询网

一种流水线ADC的前台校准系统及实现方法
申请号	CN202410204097.1	申请日	2024-02-23	公开(公告)号	CN118018021A	公开(公告)日	2024-05-10
申请人	重庆邮电大学; 电子科技大学重庆微电子产业技术研究院;			发明人	王海; 王卫东; 彭析竹; 陈磊;
摘要	本发明公开了一种流水线ADC的前台校准系统及实现方法，属于流水线ADC的校准领域。本发明所述系统包括流水线ADC 电路、开关控制模块、状态机模块和校准核心模块，流水线ADC电路接收开关控制模块的开关码和温度计码，向校准核心模块发送输出码字；状态机模块产生状态控制信号，输入到开关控制模块；开关控制模块接收状态控制信号，并分别译码为开关码和温度计码；校准核心模块接收来自流水线ADC电路的原始输出码字进行码字合成，并在前台校准时得到误差参数，在正常转换过程中利用误差参数对误差进行补偿，得到校准后的数字输出编码。本发明校准系统结构精简、效率高；复杂度得到优化，降低了硬件成本，具有高效快速准确的特点。
权利要求	1.一种流水线ADC的前台校准系统，其特征在于，包括流水线ADC电路、开关控制模块、状态机模块以及校准核心模块，其中：所述流水线ADC电路用于接收开关控制模块的开关码和温度计码，以及向校准核心模块发送输出码字；所述状态机模块用于产生状态控制信号，输入到开关控制模块；所述开关控制模块用于接收状态机模块产生的状态控制信号，并分别译码为开关码和温度计码，所述开关码用于控制输入的比较器阈值电压，所述温度计码用于控制产生阈值电压所对应的输出数字码；所述校准核心模块用于接收来自流水线ADC电路的原始输出码字进行码字合成，并在前台校准时得到误差参数，在正常转换过程中利用误差参数对误差进行补偿，最终得到校准后的数字输出编码。 2.根据权利要求1所述的一种流水线ADC的前台校准系统，其特征在于，所述流水线ADC电路包括多级流水式ADC和一个闪存式ADC，所述多级流水式ADC和闪存式ADC依次串联，且所述闪存式ADC串联在末端。 3.根据权利要求2所述的一种流水线ADC的前台校准系统，其特征在于，所述多级流水式ADC中每一级流水式ADC均包括：子ADC单元和MDAC单元，所述子ADC单元与MDAC单元连接；所述MDAC单元包括子DAC单元、加法器和增益放大器。 4.根据权利要求3所述的一种流水线ADC的前台校准系统，其特征在于，所述子ADC单元对当前的输入信号进行量化，量化结果作为整体ADC数字码输出；所述子DAC单元将所述子ADC单元的量化结果转化为相应的模拟信号；所述加法器对输入信号与模拟信号做减法，得到余量信号；所述增益放大器对所述余量信号经增益放大后作为残差信号输出给下一级流水式ADC作为下一级的输入信号继续量化；其中，第一级流水式ADC的输入信号为输入的比较器阈值电压，最后一级流水式ADC的残差信号直接输出至闪存式ADC。 5.根据权利要求1所述的一种流水线ADC的前台校准系统，其特征在于，所述校准核心模块包括码字合成单元、误差寄存器、多路选择器以及至少两个加法器；所述多路选择器的输入端连接所述码字合成单元、所述误差寄存器和其中一个加法器；所述多路选择器的输出端连接另外的加法器；且所述码字合成单元、其中一个加法器、所述误差寄存器依次相连。 6.根据权利要求5所述的一种流水线ADC的前台校准系统，其特征在于，所述码字合成单元对所述流水线ADC电路的输出码字进行码字合成，所述其中一个加法器对合成码字进行叠加，在前台校准时得到误差参数；所述误差寄存器对所述误差参数进行存储；所述多路选择器对所述误差参数进行选择；所述另外的加法器对选择出的误差参数与所述数字码进行叠加，得到校准后的数字输出编码。 7.一种采用如权利要求1‑6任一项所述的一种流水线ADC的前台校准系统的实现方法，其特征在于，包括以下步骤：步骤1：由开关控制模块的开关码控制输入的比较器阈值电压，开关控制模块的温度计码控制输出电压左侧子区间的数字码，经过校准核心模块最终得到总的数字输出；步骤2：由开关控制模块的开关码控制输入的比较器阈值电压保持不变，开关控制模块的温度计码控制输出电压右侧子区间的数字码，经过校准核心模块，最终得到总的数字输出；步骤3：将步骤1和步骤2分别得到的总的数字输出相减，得到校准误差参数，并将所述校准误差参数进行寄存；步骤4：改变步骤1的所述比较器阈值电压的值，重复步骤1到步骤3的操作多次，最终得到多次比较器阈值电压点所对应的误差参数；步骤5：在ADC正常工作时，在校准核心模块中，根据输入信号所在区间，通过加法器对原始的数字输出Doutraw进行相应的补偿得到校准后的数字输出码Dout_cal。 8.根据权利要求7所述的一种流水线ADC的前台校准系统的实现方法，其特征在于，所述流水线ADC电路的流水式ADC采用二进制补码。
说明书全文	一种流水线ADC的前台校准系统及实现方法技术领域 [0001] 本发明属于流水线ADC的校准领域，具体涉及到一种流水线ADC的前台校准系统和实现方法。背景技术 [0002] 作为模拟世界与数字世界系统联系的关键技术之一，模数转换器(Analog‑to‑Digital Converter，ADC)成为了现代电子系统中重要的一环。对于软件无线电、数字图像处理等应用场合，对模数转换器的速度及精度有较高的要求。而流水线模数转换器在速度、精度、功耗和面积上较其他结构的模数转换器有较强的优势，故高速高精度流水线模数转换器是当前的ADC研究热点之一。但是考虑到各类误差源如比较器失调、级间增益误差和DAC误差等对ADC有效位数和线性度等性能的影响，对ADC误差的校准研究，是当前研究流水线ADC的重要部分。 [0003] 目前，针对比较器失调的冗余校正算法和针对级间增益的各类校准技术相对成熟，而对于DAC误差的校准，已有的方法有所欠缺，已有的基于统计学原理的校准方法，其结构对高比特量化的DAC并不适合。另外基于DEM(Dynamic Element Matching，动态元件匹配)的电容失配校准技术，虽然能有效抑制失配误差产生的谐波失真，但是完全随机的DEM技术实现的复杂度随位数的提高而急剧增加，而且动态元件匹配的转换时间也较长。其他多以伪随机注入对电容失配校准，虽然这类校准方法可以实现纯后台校准，但需要引入额外的电路，且伪随机码增加了电路的白噪，加大了校准的复杂性。发明内容 [0004] 针对上述现有技术对DAC误差校准存在的不足之处，本发明提供了一种流水线ADC的前台校准系统及实现方法，具体技术方案包括如下： [0005] 在本发明的第一方面，本发明提供了一种流水线ADC的前台校准系统，包括：流水线ADC电路、状态机模块、开关控制模块、校准核心模块； [0006] 所述流水线ADC电路用于接收开关控制模块的开关码和温度计码，以及向校准核心模块发送输出码字； [0007] 所述状态机模块用于产生状态控制信号，输入到开关控制模块； [0008] 所述开关控制模块用于接收状态机模块产生的状态控制信号，并分别译码为开关码和温度计码，所述开关码用于控制输入的比较器阈值电压，所述温度计码用于控制产生阈值电压所对应的输出数字码； [0009] 所述校准核心模块用于接收来自流水线ADC电路的原始输出码字进行码字合成，并在前台校准时得到误差参数，在正常转换过程中利用误差参数对误差进行补偿，最终得到校准后的数字输出编码。 [0010] 进一步的，所述流水线ADC电路包括多级流水式ADC和一个闪存式ADC，所述多级流水式ADC和闪存式ADC依次串联，且所述闪存式ADC串联在末端。 [0011] 进一步的，所述多级流水式ADC中每一级流水式ADC均包括：子ADC单元和MDAC单元，所述子ADC单元与MDAC单元连接；所述MDAC单元包括子DAC单元、加法器和增益放大器。 [0012] 进一步的，所述子ADC单元对当前的输入信号进行量化，量化结果作为整体ADC数字码输出；所述子DAC单元将所述子ADC单元的量化结果转化为相应的模拟信号；所述加法器对输入信号与模拟信号做减法，得到余量信号；所述增益放大器对所述余量信号经增益放大后作为残差信号输出给下一级流水式ADC作为下一级的输入信号继续量化；其中，第一级流水式ADC的输入信号为输入的比较器阈值电压，最后一级流水式ADC的残差信号直接输出至闪存式ADC。 [0013] 进一步的，所述校准核心模块包括码字合成单元、误差寄存器、多路选择器以及至少两个加法器；所述多路选择器的输入端连接所述码字合成单元、所述误差寄存器和其中一个加法器；所述多路选择器的输出端连接另外的加法器；且所述码字合成单元、其中一个加法器、所述误差寄存器依次相连。 [0014] 进一步的，所述码字合成单元对所述流水线ADC电路的输出码字进行码字合成，所述其中一个加法器对合成码字进行叠加，在前台校准时得到误差参数；所述误差寄存器对所述误差参数进行存储；所述多路选择器对所述误差参数进行选择；所述另外的加法器对选择出的误差参数与所述数字码进行叠加，得到校准后的数字输出编码。 [0015] 在本发明的第二方面，本发明还针对第一方面提出了一种流水线ADC的前台校准系统的实现方法，所述方法包括以下步骤： [0016] 步骤1：由开关控制模块的开关码控制输入的比较器阈值电压，开关控制模块的温度计码控制输出电压左侧子区间的数字码，经过校准核心模块最终得到总的数字输出； [0017] 步骤2：由开关控制模块的开关码控制输入的比较器阈值电压保持不变，开关控制模块的温度计码控制输出电压右侧子区间的数字码，经过校准核心模块，最终得到总的数字输出； [0018] 步骤3：将步骤1和步骤2分别得到的总的数字输出相减，得到校准误差参数，并将所述校准误差参数进行寄存； [0019] 步骤4：改变步骤1的所述比较器阈值电压的值，重复步骤1到步骤3的操作多次，最终得到多次比较器阈值电压点所对应的误差参数； [0020] 步骤5：在ADC正常工作时，在校准核心模块中，根据输入信号所在区间，通过加法器对原始的数字输出Dout_raw进行相应的补偿得到校准后的数字输出码Dout_cal。 [0021] 进一步的，所述流水线ADC电路的流水式ADC采用二进制补码。 [0022] 本发明的有益效果包括： [0023] 本发明提供的一种流水线ADC的前台校准系统及实现方法，可以有效校准DAC误差所带来的影响，同时该校准方法还可以校准级间增益所引起流水线ADC的非线性问题，有效提高流水线ADC的精度。而且该校准系统只使用了多路选择器、加法器等一些简单的电路就完成了校准，硬件复杂度低，校准效果明显。附图说明 [0024] 图1为本发明实施例采用的流水线ADC的前台校准系统的模块示意图； [0025] 图2为本发明实施例采用的流水线ADC电路的结构原理图； [0026] 图3为本发明实施例采用的第一级乘法数模转换器MDAC传输曲线示意图； [0027] 图4为本发明实施例采用的校准核心模块的误差补偿原理图； [0028] 图5为本发明实施例采用的DAC误差校准前后输入输出传输曲线图，(a)为校准前的输入输出传输曲线图，(b)为校准后的输入输出传输曲线图； [0029] 图6为本发明实施例采用的校准前后的FFT分析对比图，其中(a)为校准DAC误差前FFT分析结果，(b)为校准后FFT分析结果； [0030] 图7为本发明实施例采用的本发明的校准方法流程图。具体实施方式 [0031] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0032] 现结合附图对本发明作进一步说明。本实施例提供了一种流水线ADC的前台校准系统，如图1所示，包括流水线ADC电路、开关控制模块、状态机模块以及校准核心模块，其中： [0033] 所述流水线ADC电路用于接收开关控制模块的开关码和温度计码，以及向校准核心模块发送输出码字； [0034] 所述状态机模块用于产生状态控制信号，输入到开关控制模块； [0035] 所述开关控制模块用于接收状态机模块产生的状态控制信号，并分别译码为开关码和温度计码，所述开关码用于控制输入的比较器阈值电压，所述温度计码用于控制产生阈值电压所对应的输出数字码； [0036] 所述校准核心模块用于接收来自流水线ADC电路的原始输出码字进行码字合成，并在前台校准时得到误差参数，在正常转换过程中利用误差参数对误差进行补偿，最终得到校准后的数字输出编码。 [0037] 在本实施例中，所述基于流水线ADC的前台校准系统能够实现对所述任意多级的流水线ADC的误差进行校准，所述流水线ADC电路包括多级流水式ADC和一个闪存式ADC，所述多级流水式ADC和闪存式ADC依次串联，且所述闪存式ADC串联在末端。 [0038] 所述子ADC单元对当前的输入信号进行量化，量化结果作为整体ADC数字码输出；所述子DAC单元将所述子ADC单元的量化结果转化为相应的模拟信号；所述加法器对输入信号与模拟信号做减法，得到余量信号；所述增益放大器对所述余量信号经增益放大后作为残差信号输出给下一级流水式ADC作为下一级的输入信号继续量化；其中，第一级流水式ADC的输入信号为输入的比较器阈值电压，最后一级流水式ADC的残差信号直接输出至闪存式ADC。 [0039] 为了方便描述，本实施例以6级流水结构为例，如图2所示，本发明所述的流水线ADC采用的是6级流水结构，其中前5级为每级3bit的流水线级，最后一级为4bit的闪存式ADC。在前5个流水子级中，每一级由子ADC单元和MDAC单元构成，其中MDAC单元包括子DAC单元、加法器和增益放大器。 [0040] 以第一级为例来说明每一级流水级工作方式，子ADC单元对输入信号Vin进行量化，得到数字码D1进行输出，同时该数字码进入到子DAC单元，被其转化为模拟信号Vdac1，输入信号Vin与Vdac1进入加法器做减法，得到的结果经过增益放大器放大后得到第一级的残差Vres1，所述残差信号会作为下一级的输入信号，被下一级子ADC单元量化得到数字码D2，以此类推，最终会得到数字码D1～D6，将所有的所述数字码输入到前台数字校准模块中，最后会得到14位的数字码输出。 [0041] 如图3所示，绘制了第一级MDAC的传输曲线及各个子区间所对应的数字码，其中图3上半部分为理想传输曲线，图3下半部分为加入DAC误差后的传输曲线，经过对比可知，在DAC误差的影响下，MDAC的传输曲线发生了上下平移。 [0042] 图3所示的MDAC传输曲线纵坐标Vres1为所述图2中的残差信号，其值为： [0043] Vres1＝G1(Vin‑Vdac1) (1) [0044] 式中：G1为第一级增益放大器的放大系数，Vin为输入电压，Vdac1为子DAC单元的输出，其值为： [0045] [0046] 式中：D1为第一级流水级的子ADC单元输出的数字码，其十进制等效值为‑4到4；VRef为流水线ADC的参考电压，k1为第一级输出比特数码，这里为3。 [0047] 在本发明实施例中，所述状态机模块生成一组状态控制信号。所述状态机模块可以由状态机构成，所述状态机由时钟信号和复位信号控制，在校准时，为了留给后续校准核心模块足够的计算时间，在每个状态之后需要留一定的空闲时间。这里设计的是30个时钟周期。因此，在校准时，校准核心模块每隔30个周期对输入的24位源码采样一次，用于误差值的更新。 [0048] 在本发明实施例中，所述开关控制模块包括译码器1和译码器2，所述译码器1能够产生开关码，所述译码器2能够产生温度计码。 [0049] 所述开关控制模块接收状态机模块的状态控制信号，经过译码器译码为一组选择开关码和一组温度计码，两组信号都与流水线ADC电路相连接。其中开关码控制输入比较器阈值电压Vj，温度计码强制控制子ADC输出码字为阈值电压左侧子区间的数字码，经过图1所示流水线ADC电路的工作，得到原始数字码D1～D6，所述数字码D1～D6进入所述校准核心模块进行码字合成得到总的数字输出Dout1,j。然后，保持输入比较器阈值电压Vj的值不变，温度计码强制控制子ADC输出码字为阈值电压右侧子区间的数字码，从而得到总的数字输出Dout2,j。可以通过左右两侧子区间的数字码来确定出数字输出的偏差程度，从而实现数字码的补偿校正。 [0050] 在本发明实施例中，所述校准核心模块包括码字合成单元、误差寄存器、多路选择器以及至少两个加法器；所述多路选择器的输入端连接所述码字合成单元、所述误差寄存器和其中一个加法器；所述多路选择器的输出端连接另外的加法器；且所述码字合成单元、其中一个加法器、所述误差寄存器依次相连。 [0051] 所述码字合成单元对所述流水线ADC电路的输出码字进行码字合成，所述其中一个加法器对合成码字进行叠加，在前台校准时得到误差参数；所述误差寄存器对所述误差参数进行存储；所述多路选择器对所述误差参数进行选择；所述另外的加法器对选择出的误差参数与所述数字码进行叠加，得到校准后的数字输出编码，其中，这里的另外的加法器可以是一个，也可以是多个。 [0052] 如图4所示，在本发明校准核心模块进行误差补偿时，其具体原理是通过一个简单的多路选择器来实现的，所述多路选择器连接了多个加法器，图4中S1～S8是上述校准误差参数，多路选择器以子ADC输出的数字码为判定条件。 [0053] 如图5所示，图5(a)为加入DAC误差后的流水线ADC输入输出曲线，在输入比较器阈值电压Vj＝Vx＝VY时，该阈值电压点处所对应的校准误差参数Sj的值，j＝1,2,…,N，N表示输入阈值电压的个数，即图5中传输曲线出现断点处所对应的阈值电压个数，以j＝1为例，具体为： [0054] [0055] 式中Vx被量化到了左侧区间，VY被量化到了右侧区间，以此方式，改变输入阈值电压Vj的值，可以计算出其余阈值电压点处所对应的校准误差参数。 [0056] 在本发明实施例中，上述得到的校准误差参数S1～S8被寄存在校准核心模块的误差寄存器中，在流水线ADC正常工作时，通过多路选择器和加法器进行误差补偿，得到校准后的输出码字Dout_cal。 [0057] 以图5(a)中的第五个子区间，即中间子区间为参考依次校准各个区间段，第五个子区间的误差补偿值始终为0，其他子区间补偿方式如下： [0058] [0059] 通过上述方式校准后，流水线ADC的输入输出曲线如图5(b)所示，整个流水线ADC的线性度得到了极大提高。 [0060] 如图6(a)所示，在校准之前，对整个流水线ADC的数字输出Dout_raw进行FFT分析，其结果可以看出，ADC的有效位数只有7.33bit，经过校准，对校准后的输出码字Dout_cal进行FFT分析，其结果如图6(b)所示，可以看出，有效位数ENOB达到了13.60bit。通过图6(a)和(b)对比可知，流水线ADC的信噪失真比SNDR从45.91dB提高到了83.64dB，无杂散动态范围SFDR从51.74dB提高到了91.49dB。 [0061] 图7是本发明实施例采用的本发明的校准方法流程图，如图7所示，所述方法包括： [0062] 步骤1：由开关控制模块的开关码控制输入的比较器阈值电压Vj，开关控制模块的温度计码控制输出电压左侧子区间的数字码，经过校准核心模块最终得到总的数字输出Dout1,j； [0063] 步骤2：由开关控制模块的开关码控制输入的比较器阈值电压Vj保持不变，开关控制模块的温度计码控制输出电压右侧子区间的数字码，经过校准核心模块，最终得到总的数字输出Dout2,j； [0064] 步骤3：Dout1,j与Dout2,j相减，得到校准误差参数Sj，并将所述校准误差参数进行寄存； [0065] 步骤4：改变步骤1所述的比较器阈值电压Vj的值，重复步骤1到步骤3的操作多次，最终得到多次比较器阈值电压点所对应的误差参数； [0066] 步骤5：在ADC正常工作时，在校准核心模块中，根据输入信号所在区间，通过加法器对原始的数字输出Dout_raw进行相应的补偿得到校准后的数字输出码Dout_cal。 [0067] 综上所述，本发明可以对流水线ADC中的DAC误差进行有效校准，改善了高速高精度流水线ADC中传统算法复杂且精度较低的缺点，只需要简单的逻辑运算就可实现校准，且校准效果明显，有效改善了流水线ADC的性能。 [0068] 以上所述仅为本发明的技术原理，本领域的其他技术人员当可根据本发明方法做出多种相应的改变，这些均属于本发明方法权利要求书所保护的范围。 [0069] 本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。 [0070] 尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

意见反馈