一种应用于SARADC中宽输入共模电压范围的动态比较器电路 |
|||||||
| 申请号 | CN202410141483.0 | 申请日 | 2024-02-01 | 公开(公告)号 | CN117997347A | 公开(公告)日 | 2024-05-07 |
| 申请人 | 灿芯半导体(上海)股份有限公司; | 发明人 | 段江昆; 林志伦; 岳庆华; 庄志青; | ||||
| 摘要 | 本 发明 公开了一种应用于SARADC中宽输入共模 电压 范围的动态比较器 电路 ，包括：预 放大器 和 锁 存器，以及电源端VDD；所述电源端VDD的两端分别连接PM1和PM2，所述PM1连接输入对管NM1，所述输入对管NM1连接VINN，所述PM2连接输入对管NM2，所述输入对管NM2连接VINP，所述PM1与输入对管NM1之间的 连接线 接入比较器LATCH，所述比较器LATCH连接VOUTN‑、VOUTP+。本发明提出的应用于SARADC中新型动态比较器电路，展宽了比较器输入共模电压，减弱了ADC的实际应用中由于输入共模偏移导致的性能下降，并且还因此减弱了MOS器件在PVT条件下的 沟道 长度调制效应，使动态比较器性能在PVT条件下更加稳定，具有工程意义。 | ||||||
| 权利要求 | 1.一种应用于SARADC中宽输入共模电压范围的动态比较器电路，其特征在于，包括： |
||||||
| 说明书全文 | 一种应用于SARADC中宽输入共模电压范围的动态比较器电路技术领域[0001] 本发明涉及比较器技术领域，具体为一种应用于SARADC中宽输入共模电压范围的动态比较器电路。 背景技术[0002] 目前高速动态比较器电路被广泛应用于高精度的SARADC中，动态比较器的性能直接影响到ADC最终的量化精度与线性度。在ADC的实际工作情况下，传统的高速动态比较器极易受到由于ADC输入共模电压的偏移导致MOS器件工作在非饱和区，从而造成比较器性能下降。 [0003] 综上所述的问题，为此，我们提出一种应用于SARADC中宽输入共模电压范围的动态比较器电路。 发明内容[0004] 本发明的目的在于提供一种应用于SARADC中宽输入共模电压范围的动态比较器电路，解决了现有的问题。 [0005] 为实现上述目的，本发明提供如下技术方案： [0006] 一种应用于SARADC中宽输入共模电压范围的动态比较器电路，包括： [0008] 以及电源端VDD； [0009] 所述电源端VDD的两端分别连接PM1和PM2，所述PM1连接输入对管NM1，所述输入对管NM1连接VINN，所述PM2连接输入对管NM2，所述输入对管NM2连接VINP，所述PM1与输入对管NM1之间的连接线接入比较器LATCH，所述比较器LATCH连接VOUTN‑、VOUTP+。 [0010] 优选的，所述PM1与PM2连接线的中部连接电阻R1和电阻R2，所述PM1和PM2的栅漏通过电阻R1和电阻R2连接。 [0011] 优选的，所述电阻R1与电阻R2中间的VFB点连接到PM3的源极，所述PM3连接电阻R3。 [0012] 优选的，所述PM1和PM2的栅极连接到PM3的漏极，所述PM3的漏极和栅极通过R3连接。 [0013] 优选的，所述电容C1，电容C2的一端分别连接第一级NM1、NM2的漏极，另一端连接锁存器的输入端。 [0015] 优选的，所述PM3的栅极与漏极连接PM5，所述PM5的栅极与漏极连接电阻R1的两端。 [0016] 优选的，所述PM4的栅极与漏极连接PM6，所述PM6的栅极与漏极连接电阻R2的两端。 [0017] 优选的，所述电容C1、电容C2的一端分别连接第一级NM1、NM2的漏极，另一端连接锁存器的输入端。 [0018] 与现有技术相比，本发明的有益效果如下： [0019] 本发明提出的应用于SARADC中新型动态比较器电路，展宽了比较器输入共模电压，减弱了ADC的实际应用中由于输入共模偏移导致的性能下降，并且还因此减弱了MOS器件在PVT条件下的沟道长度调制效应，使动态比较器性能在PVT条件下更加稳定，具有工程意义。附图说明 [0020] 图1为本发明结构示意图； [0021] 图2为本发明实施例2的电路结构示意图； [0022] 图3为本发明实施例3的电路结构示意图； [0023] 图4为本发明实施例4的电路结构示意图； [0024] 图5为本发明对比示意图。 具体实施方式[0025] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。 [0027] 以NMOS作为输入对管的预放大器为例，传统的预放大器中带有类二极管连接形式(栅漏自偏置连接)的负载，当二极管连接方式的MOS器件处于饱和区工作时，其源漏电压(VDS)至少要大于一个阈值电压(VTH)，因此对于输入对管来说，为了保持其工作在饱和区，其栅极电压必须低于电源电压(VDD)减去一个阈值电压，这就是输入共模电平的上限。 [0028] 本发明在此基础上，将二极管连接的MOS器件的栅极和漏极引到另一电流支路上，将其接入另一个MOS器件的源极和漏极，并且该MOS器件的栅极通过连接漏极的一个可调电阻自偏置，通过设计该支路的电流，该MOS器件的宽长以及该电阻值的大小来调节原二极管连接形式的MOS器件的漏极电压，这样，原二极管连接形式的MOS器件的VDS只需要损失一个VDSsat(＝VGS‑VTH)电压即可正常工作，输入对管的共模电平的上限也因此被扩展为VDD‑VDsat而非需要损失一个VTH。在深亚微米CMOS工艺下，使用这种结构不仅展宽了共模输入，并且还因此减弱了MOS器件在PVT下的沟道长度调制效应，使第一级预放大器的增益带宽等性能更加稳定。 [0029] 第一级的输出通过电容耦合到第二级的锁存器输入端，并且在锁存器输入端使用开关控制的Auto‑zero技术，使得第一级的输入共模电平的偏移不会影响到第二级的输入共模，并且有效的减小了第一级预放大器的失调。 [0030] 实施例1： [0031] 如图1所示，一种应用于SARADC中宽输入共模电压范围的动态比较器电路，由于PM1/PM2的栅漏通过电阻R1/R2连接，NM1和NM2的输入共模电压需小于VDD‑VTH。 [0032] 实施例2： [0033] 如图2所示，在具体实施例1的基础上，将R1与R2中间的VFB点连接到PM3的源极，PM1/PM2的栅极连接到PM3的漏极，PM3的漏极和栅极通过R3连接起来，通过调节该支路的电流，PM3的尺寸和R3的阻值大小，在保证原电路共模反馈功能不变的前提下，有效地将输入对管NM1/NM2的最大共模电平增加至VDD‑VDSsat。同时，在第二级锁存器前增加黄色框中的电路，电容C1，C2的一端连接第一级NM1，NM2的漏极，另一端连接锁存器的输入端，增加开关控制的Auto‑zero电路，使得锁存器的输入共模电平被VCM_AZ独立控制而不受第一级输入共模电压的影响，有效地扩展了整个动态比较器的输入共模电压范围。 [0035] 实施案例3： [0036] 如图3所示，在具体实施例1的基础上，由于PM1，PM2的栅极和漏极交叉连接，并且PM3，PM4为二极管形式的连接，NM1和NM2的输入共模电压需小于VDD‑VTH。 [0037] 实施案例4： [0038] 如图4所示，在具体实施例3的基础上，通过与图1相同的连接方法，增加PM5与R1来改变PM1，PM3的栅极与漏极的连接方式，增加PM6与R2来改变PM2，PM4的栅极与漏极的连接方式，在保证原电路迟滞功能不变的前提下，有效地将输入对管NM1/NM2的最大共模电平增加至VDD‑VDSsat。 |
||||||
