一种时间交织模数转换系统及校准方法 |
|||||||
| 申请号 | CN202410080048.1 | 申请日 | 2024-01-18 | 公开(公告)号 | CN117955496A | 公开(公告)日 | 2024-04-30 |
| 申请人 | 重庆吉芯科技有限公司; 中国电子科技集团公司第二十四研究所; | 发明人 | 李婷; 任芳; 张勇; 倪亚波; 李梁; 陈超; 梁宇涵; 马梓铭; 陶磊; 彭嘉豪; 付东兵; 王健安; 陈光炳; | ||||
| 摘要 | 本 申请 涉及集成 电路 技术领域，提供了一种时间交织 模数转换 系统及校准方法，系统包括：多级输入缓冲模 块 ，用于接收模拟输入 信号 并对模拟 输入信号 进行缓冲；通道选择模块，与多级输入缓冲模块连接，用于将多级输入缓冲模块的 输出信号 传输至预先选择的目标通道；时间交织模数转换模块，与通道选择模块连接，用于生成 采样 时钟信号 ，并通过目标通道、采样时钟信号，将多级输入缓冲模块的输出信号转换为数字输出信号；通道误差校准模块，与时间交织模数转换模块连接，用于对时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至时间交织模数转换模块，以调节采样时钟信号。本申请方案，降低了时间交织转换器的校准难度并提高了交织后的性能。 | ||||||
| 权利要求 | 1.一种时间交织模数转换系统，其特征在于，所述系统包括： |
||||||
| 说明书全文 | 一种时间交织模数转换系统及校准方法技术领域背景技术[0002] 模数转换器(Analog‑to‑Digital Converter，ADC)是一种用于将模拟形式的连续信号转换为数字形式的离散信号的电子器件，其速度、精度、线性度等指标决定了信号采集和转换的质量。 [0003] 随着信息技术的发展，对信号采集和转换的质量的要求越来越高，时间交织转换器相比单通道转换器，采用时间交织架构实现转换速率倍增，一方面可以降低模数转换器内核的设计难度，另一方面模数转换器的功耗仅线性增加，而非平方倍增加。但采用时间交织架构实现模数转换器速度提升的同时，也会带来以下问题：随着交织通道数量的增加，交织校准的难度增加；由于工艺偏差导致的通道间的误差，将导致交织后整体性能的下降。 [0004] 因此，时间交织转换器的校准难度随交织通道数量增加、交织后性能下降，是目前亟需解决的问题。发明内容 [0005] 鉴于以上所述现有技术的缺点，本申请的目的在于提供一种时间交织模数转换系统及校准方法，用于解决现有技术中时间交织转换器的校准难度随交织通道数量增加、交织后性能下降的问题。 [0006] 为实现上述目的及其他相关目的，本申请提供一种时间交织模数转换系统，其特征在于，所述系统包括： [0008] 通道选择模块，与所述多级输入缓冲模块连接，所述通道选择模块用于将所述多级输入缓冲模块的输出信号传输至预先选择的目标通道； [0010] 通道误差校准模块，与所述时间交织模数转换模块连接，所述通道误差校准模块用于对所述时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至所述时间交织模数转换模块，以调节所述采样时钟信号。 [0012] 于本申请的一实施例中，当所述目标通道的数量低于预设数量时，通过所述第一级输入缓冲器对所述模拟输入信号进行缓冲； [0013] 当所述目标通道的数量高于或等于所述预设数量时，通过所述第一级输入缓冲器和所述第二级输入缓冲器对所述模拟输入信号进行缓冲，或，通过所述第二级输入缓冲器对所述模拟输入信号进行缓冲。 [0014] 于本申请的一实施例中，所述时间交织模数转换模块包括时钟产生电路和多个模数转换内核，所述模数转换内核包括高速模数转换内核，所述高速模数转换内核用于降低需要交织的通道数； [0015] 所述时钟产生电路接收外部时钟输入信号，根据所述外部时钟输入信号生成所述采样时钟信号，并将所述采样时钟信号传输至所述高速模数转换内核； [0016] 所述时钟产生电路接收所述时间误差，并根据所述时间误差对所述采样时钟信号进行调节。 [0017] 于本申请的一实施例中，当通过所述第一级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第一级输入缓冲器的输出信号传输至m个目标模数转换内核； [0018] 当通过所述第一级输入缓冲器和所述第二级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第二级输入缓冲器的输出信号传输至m个目标模数转换内核； [0019] 当通过所述第二级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第二级输入缓冲器的输出信号传输至m个目标模数转换内核。 [0020] 于本申请的一实施例中，所述m个目标模数转换内核为从m+n个模数转换内核中随机选取得到；或， [0021] 所述m个目标模数转换内核为根据预设连接关系，从m+n个模数转换内核中选取得到，所述预设连接关系用于指示所述第一级输入缓冲器与所述目标模数转换内核连接、所述第二级输入缓冲器与所述目标模数转换内核连接。 [0022] 于本申请的一实施例中，在进行前台校准时，根据所述预设连接关系从m+n个模数转换内核中选取m个目标模数转换内核。 [0023] 于本申请的一实施例中，所述高速模数转换内核包括： [0024] 模数转换单元，用于将所述多级输入缓冲模块的输出信号转换为数字输出信号； [0025] 内核误差校准单元，用于对所述模数转换单元的工艺偏差误差进行校准； [0026] 第一实时误差校准单元，用于对所述模数转换单元的环境敏感误差进行校准。 [0027] 于本申请的一实施例中，所述通道误差校准模块包括固定误差校准单元和第二实时误差校准单元，对所述时间交织模数转换模块的通道误差进行校准，包括： [0028] 通过所述时钟产生电路，生成多个时间误差可校准的时钟信号，时间误差校准包括固定时间误差校准和实时时间误差校准； [0029] 将所述多个时间误差可校准的时钟信号传输至多个所述高速模数转换内核，以使各所述高速模数转换内核采用时间误差校准后的时钟信号对所述模拟输入信号进行采样，并将所述模拟输入信号转换为第一数字输出信号； [0030] 根据预设参考高速模数转换内核的第一数字输出信号的平均值，以及其它高速模数转换内核的第一数字输出信号的平均值，得到每个时间交织通道的失调误差； [0031] 将所述失调误差传输至所述固定误差校准单元进行消除，完成失调误差校准。 [0032] 于本申请的一实施例中，完成失调误差校准之后，还包括： [0033] 获取消除所述失调误差的多个所述高速模数转换内核的第二数字输出信号； [0034] 根据预设参考高速模数转换内核的第二数字输出信号的绝对值的平均值，以及其它高速模数转换内核的第二数字输出信号的绝对值的平均值，得到每个时间交织通道的增益误差； [0035] 将所述增益误差传输至所述固定误差校准单元进行消除，完成增益误差校准。 [0036] 于本申请的一实施例中，在进行失调误差校准和增益误差校准时，采样点大于预设采样点阈值，或，采集到的信号为输入信号的整周期。 [0037] 于本申请的一实施例中，完成增益误差校准之后，还包括： [0038] 将预设固定特征信号传输至多个所述高速模数转换内核，得到各所述高速模数转换内核的第三数字输出信号； [0039] 根据所述第三数字输出信号，得到时间误差； [0040] 将所述时间误差传输至所述实时误差校准单元，以通过随校准精度增大而减小的步长，完成时间误差校准。 [0041] 于本申请的一实施例中，根据所述第三数字输出信号得到时间误差时，通过多次计算平均的方式，以降低校准误差。 [0042] 于本申请的一实施例中，所述时间误差的表示方式包括： [0043] [0044] [0045] Δtj＝tj‑tjideal [0046] 其中，Δtj为所述时间误差。 [0047] 于本申请的一实施例中，还提供了一种如上所述的时间交织模数转换系统的校准方法，所述方法包括： [0048] 多级输入缓冲模块接收模拟输入信号，并对所述模拟输入信号进行缓冲； [0049] 通道选择模块与所述多级输入缓冲模块连接，所述通道选择模块将所述多级输入缓冲模块的输出信号传输至预先选择的目标通道； [0050] 时间交织模数转换模块与所述通道选择模块连接，所述时间交织模数转换模块生成采样时钟信号，并通过所述目标通道、所述采样时钟信号，将所述多级输入缓冲模块的输出信号转换为数字输出信号； [0051] 通道误差校准模块与所述时间交织模数转换模块连接，所述通道误差校准模块对所述时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至所述时间交织模数转换模块，以调节所述采样时钟信号。 [0052] 本发明的有益效果： [0053] 本发明中的时间交织模数转换系统包括：多级输入缓冲模块，用于接收模拟输入信号，并对所述模拟输入信号进行缓冲；通道选择模块，与所述多级输入缓冲模块连接，所述通道选择模块用于将所述多级输入缓冲模块的输出信号传输至预先选择的目标通道；时间交织模数转换模块，与所述通道选择模块连接，所述时间交织模数转换模块用于生成采样时钟信号，并通过所述目标通道、所述采样时钟信号，将所述多级输入缓冲模块的输出信号转换为数字输出信号；通道误差校准模块，与所述时间交织模数转换模块连接，所述通道误差校准模块用于对所述时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至所述时间交织模数转换模块，以调节所述采样时钟信号。本发明中，通过多级输入缓冲模块对模拟输入信号进行缓冲，能够降低多通道时间交织对输入信号带宽的影响，实现宽带、高线性输入缓冲；通过通道选择模块确定目标通道，能够实现宽带、低功耗输入缓冲；通过通道误差校准模块对时间交织模数转换模块的通道误差进行校准，可降低工艺偏差、环境变化导致的误差，进而提高校准效率、校准精度和整体性能。 [0055] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术者来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中： [0056] 图1是本申请的一示例性实施例示出的时间交织模数转换系统的实施环境示意图； [0057] 图2是本申请的一示例性实施例示出的时间交织模数转换系统的结构示意图； [0058] 图3是本申请的另一示例性实施例示出的时间交织模数转换系统的结构示意图； [0059] 图4是本申请的一示例性实施例示出的时间交织模数转换系统的校准方法的流程示意图。 具体实施方式[0060] 以下将参照附图和优选实施例来说明本发明的实施方式，本领域技术人员可由本说明书中所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。 [0061] 需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。 [0062] 在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释，然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的，在其他实施例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。 [0063] 以下对本申请中的各技术名词进行说明： [0064] 时间交织模数转换：模数转换器作为连接模拟世界与数字世界的纽带，在现代通信、图像采集、医疗电子等众多领域中起到非常关键的作用。伴随着CMOS工艺的快速演进，器件最小尺寸按比例缩小，带来工作速度的提升和面积的减小，但电源电压的降低和晶体管本征增益的下降导致模拟电路的非理想型效应更加明显，模数转换器的速度与精度性能己趋于现有条件下的物理极限。时间交织ADC(Time‑interleaved ADC，TIADC)以多片低速高精度ADC(Analog‑to‑Digital Converter，模数转换器)交替采样来实现高速采样，是一种有效的实现高速高精度的方式，目前超高速ADC几乎都采用这种架构。然而由于制造工艺上的偏差，时间交织ADC的通道间存在各种各样的失配效应，严重地降低了其动态性能，主要包括失调失配误差、增益失配误差和采样时间失配误差。 [0065] 缓冲器：用于对输入信号进行缓冲，以提升输入信号的线性度。 [0066] 前台校准：前台校准的意思是先通过某种发方法得到ADC权重的大小、级间增益误差、建立误差等，然后在ADC正常工作的时候在模拟或者数字域把这些误差补偿回去，所以在ADC正常工作前需要一定的时间和步骤来先校准失配。 [0067] 在本申请的一实施例中，参见图1，图1是本申请的一示例性实施例示出的时间交织模数转换系统的实施环境示意图。如图1所示，实施环境中可以包括模拟信号生成终端110和时间交织模数转换系统120。本申请实施例提供的技术方案可以应用于时间交织模数转换系统120，时间交织模数转换系统120用于获取模拟信号生成终端110传输的模拟输入信号，并通过时间交织模数转换技术将模拟输入信号转换为数字输出信号，同时还对通道误差进行校准。 [0068] 在本申请的一实施例中，时间交织模数转换系统120包括：多级输入缓冲模块，用于接收模拟输入信号，并对所述模拟输入信号进行缓冲；通道选择模块，与所述多级输入缓冲模块连接，所述通道选择模块用于将所述多级输入缓冲模块的输出信号传输至预先选择的目标通道；时间交织模数转换模块，与所述通道选择模块连接，所述时间交织模数转换模块用于生成采样时钟信号，并通过所述目标通道、所述采样时钟信号，将所述多级输入缓冲模块的输出信号转换为数字输出信号；通道误差校准模块，与所述时间交织模数转换模块连接，所述通道误差校准模块用于对所述时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至所述时间交织模数转换模块，以调节所述采样时钟信号。本实施例中，通过多级输入缓冲模块对模拟输入信号进行缓冲，能够降低多通道时间交织对输入信号带宽的影响，实现宽带、高线性输入缓冲；通过通道选择模块确定目标通道，能够实现宽带、低功耗输入缓冲；通过通道误差校准模块对时间交织模数转换模块的通道误差进行校准，可降低工艺偏差、环境变化导致的误差，进而提高校准效率、校准精度和整体性能。 [0069] 应该理解，图1中的模拟信号生成终端110和时间交织模数转换系统120的数目仅仅是示意性的。根据实际需要，可以具有任意数目的模拟信号生成终端110和时间交织模数转换系统120。 [0070] 以上部分介绍了应用本申请技术方案的示例性实施环境的内容，接下来继续介绍本申请的时间交织模数转换系统。 [0071] 为解决现有技术中时间交织转换器的校准难度随交织通道数量增加、交织后性能下降的问题，本申请的实施例分别提出一种时间交织模数转换系统、一种时间交织模数转换系统的校准方法，以下将对这些实施例进行详细描述。 [0072] 请参阅图2，图2是本申请的一示例性实施例示出的时间交织模数转换系统的结构示意图，该方法可以应用于图1所示的实施环境。应理解的是，该方法也可以适用于其它的示例性实施环境，本实施例不对该方法所适用的实施环境进行限制。 [0073] 如图2所示，在一示例性的实施例中，时间交织模数转换系统包括多级输入缓冲模块201、通道选择模块202、时间交织模数转换模块203、通道误差校准模块204，各模块的详细介绍如下： [0074] 多级输入缓冲模块201，用于接收模拟输入信号，并对所述模拟输入信号进行缓冲。 [0075] 示例性的，多级输入缓冲模块201包括多个输入缓冲器，通过输入缓冲器对模拟输入信号进行缓冲，可以提升输入和输出之间的隔离度，同时降低多通道时间交织对输入信号带宽的影响，实现宽带、高线性输入缓冲。 [0076] 通道选择模块202，与所述多级输入缓冲模块201连接，所述通道选择模块202用于将所述多级输入缓冲模块201的输出信号传输至预先选择的目标通道。 [0077] 示例性的，通道选择模块202将多级输入缓冲模块201中1个或m个输入缓冲器的输出信号送往时间交织模数转换模块203中。 [0078] 时间交织模数转换模块203，与所述通道选择模块202连接，所述时间交织模数转换模块203用于生成采样时钟信号，并通过所述目标通道、所述采样时钟信号，将所述多级输入缓冲模块201的输出信号转换为数字输出信号。 [0079] 示例性的，时间交织模数转换模块203包括多个模数转换内核。时间交织模数转换模块203接收外部输入信号，根据外部输入信号生成采样时钟信号，然后将采样时钟信号、多级输入缓冲模块201的输出信号传输至模数转换内核内进行时间交织模数转换，以通过模数转换内核中的多个目标通道将模拟输入信号转换为数字输出信号。本实施例中，模数转换内核为交错式，两个或两个以上具有固定时钟相位差关系的模数转换内核用来同步采样输入信号，并产生组合输出信号，使得采样带宽为单个模数转换内核带宽的数倍，利用m个模数转换内核可让有效采样速率增加m倍。 [0080] 通道误差校准模块204，与所述时间交织模数转换模块203连接，所述通道误差校准模块204用于对所述时间交织模数转换模块203的通道误差进行校准，并将时间误差反馈至所述时间交织模数转换模块203，以调节所述采样时钟信号。 [0081] 示例性的，通道误差校准模块204用于模数转换内核之间的误差匹配，包含固定误差校准单元和实时误差校准单元。固定误差校准单元采用前台校准的方法计算时间通道间增益误差、失调误差和时间误差并进行校准。实时误差校准单元在固定误差校准单元的基础上，实现通道间增益误差、失调误差和时间误差的实时校准。 [0082] 由上述实施例可知，本实施例提出的方案，通过多级输入缓冲模块对模拟输入信号进行缓冲，能够降低多通道时间交织对输入信号带宽的影响，实现宽带、高线性输入缓冲；通过通道选择模块确定目标通道，能够实现宽带、低功耗输入缓冲；通过通道误差校准模块对时间交织模数转换模块的通道误差进行校准，可降低工艺偏差、环境变化导致的误差，进而提高校准效率、校准精度和整体性能。 [0083] 在本申请的一实施例中，所述多级输入缓冲模块包括一个第一级输入缓冲器和多个第二级输入缓冲器。 [0084] 示例性的，参见图3，图3是本申请的另一示例性实施例示出的时间交织模数转换系统的结构示意图。如图3所示，多级输入缓冲模块201包括1个第一级输入缓冲器2010和m个第二级输入缓冲器，m个第二级输入缓冲器可例如为：第二级输入缓冲器2011、第二级输入缓冲器2012、……、第二级输入缓冲器201m。 [0085] 在本申请的一实施例中，当所述目标通道的数量低于预设数量时，通过所述第一级输入缓冲器对所述模拟输入信号进行缓冲； [0086] 当所述目标通道的数量高于或等于所述预设数量时，通过所述第一级输入缓冲器和所述第二级输入缓冲器对所述模拟输入信号进行缓冲，或，通过所述第二级输入缓冲器对所述模拟输入信号进行缓冲。 [0087] 示例性的，输入缓冲器可根据需要，选择仅用第一级、仅用第二级、或两级缓冲联合使用。当目标通道的数量低于预设数量时，可以仅用第一级输入缓冲器2010；当目标通道的数量高于或等于预设数量时，可仅用m个第二级输入缓冲器，或使用第一级输入缓冲器2010和m‑1个第二级输入缓冲器，从而实现宽带、低功耗输入缓冲。本实施例中，通过多级可选及灵活配置的输入缓冲器，降低输入多路时间交织对输入信号带宽的影响，实现宽带、高线性输入缓冲；还可根据交织通道的数量选择需要的输入缓冲器个数和类型，实现宽带、低功耗输入缓冲。 [0088] 在本申请的一实施例中，所述时间交织模数转换模块包括时钟产生电路和多个模数转换内核，所述模数转换内核包括高速模数转换内核，所述高速模数转换内核用于降低需要交织的通道数； [0089] 所述时钟产生电路接收外部时钟输入信号，根据所述外部时钟输入信号生成所述采样时钟信号，并将所述采样时钟信号传输至所述高速模数转换内核； [0090] 所述时钟产生电路接收所述时间误差，并根据所述时间误差对所述采样时钟信号进行调节。 [0091] 示例性的，参见图3，时间交织模数转换模块203包括1个时钟产生电路2030和m+n个模数转换内核，m+n个模数转换内核可例如包括：模数转换内核1、模数转换内核2、……、模数转换内核m、……、模数转换内核m+n。m+n个模数转换内核的输入端连接通道选择模块202的输出端，时钟产生电路2030接收外部时钟输入信号(CLKin)并与分别与m+n个模数转换内核的输入端连接。时钟产生电路2030还接收通道误差校准模块204传输的时间误差，并根据所述时间误差对采样时钟信号进行调节。 [0092] 需要说明的是，模数转换内核1、模数转换内核2、……、模数转换内核m、……、模数转换内核m+n均为高速模数转换内核，采用高速模数转换内核能够降低需要交织的通道数，降低校准的复杂度，解决交织校准难度随通道数增加的问题。 [0093] 在本申请的一实施例中，当通过所述第一级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第一级输入缓冲器的输出信号传输至m个目标模数转换内核； [0094] 当通过所述第一级输入缓冲器和所述第二级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第二级输入缓冲器的输出信号传输至m个目标模数转换内核； [0095] 当通过所述第二级输入缓冲器对所述模拟输入信号进行缓冲时，所述通道选择模块将所述第二级输入缓冲器的输出信号传输至m个目标模数转换内核。 [0096] 在本申请的一实施例中，所述m个目标模数转换内核为从m+n个模数转换内核中随机选取得到；或， [0097] 所述m个目标模数转换内核为根据预设连接关系，从m+n个模数转换内核中选取得到，所述预设连接关系用于指示所述第一级输入缓冲器与所述目标模数转换内核连接、所述第二级输入缓冲器与所述目标模数转换内核连接。 [0098] 在本申请的一实施例中，在进行前台校准时，根据所述预设连接关系从m+n个模数转换内核中选取m个目标模数转换内核。 [0099] 示例性的，正常工作模式下，当仅选用第一级输入缓冲器时，通道选择电路202将第一级输入缓冲器的输出信号分到送往时间交织模数转换模块203中的m个高速模数转换内核(其中m个高速模数转换内核为随机选取或根据预设连接关系选取)；当仅选用第二级输入缓冲器或同时选用两级缓冲器时，通道选择电路202将第二级输入缓冲器的m个输出信号分别送往时间交织模数转换模块203中的m个高速模数转换内核(其中m个高速模数转换内核为随机选取或根据预设连接关系选取)。前台校准模式下，可选择将指定的缓冲器输出与指定的高速模数转换内核相接。需要说明的是，正常工作时，仅m个高速模数转换内核参加模拟信号到数字信号的转换，每次转换随机从m+n个高速模数转换内核中随机选取m个进行转换，避免输入输出的固定对应关系，打散校准后的残余非线性误差，提升转换线性度。 [0100] 在本申请的一实施例中，所述高速模数转换内核包括： [0101] 模数转换单元，用于将所述多级输入缓冲模块的输出信号转换为数字输出信号； [0102] 内核误差校准单元，用于对所述模数转换单元的工艺偏差误差进行校准； [0103] 第一实时误差校准单元，用于对所述模数转换单元的环境敏感误差进行校准。 [0104] 示例性的，参见图3，每个高速模数转换内核都包括模数转换单元、内核误差校准单元和第一实时误差校准单元。其中，模数转换单元实现模拟信号到数字信号的转换；内核误差校准单元实现该高速模数转换内核内部模数转换单元的校准，降低工艺偏差的影响；第一实时误差校准单元实现高速模数转换内核内部模数转换单元中环境敏感相关误差的校准，降低电压变化、温度变化等对高速模数转换内核性能的影响。时钟产生电路2030根据根据外部时钟输入CLKin产生用于高速模数转换内核转换的时钟信号CLK1、CLK2、...、CLK(m+n)，并送往各高速模数转换内核，同时根据通道误差校准模块204反馈的时间误差，实现每路送往高速模数转换内核的时钟的调节；正常工作时，CLK1、CLK2、...、CLK(m+n)中的m个正常工作时钟相位为0， n个冗余时钟根据校准需要 产生。本实施例中，在高速模数转换内核中，采用内核误差+实时误差校准的方式，提升高速模数转换内核的整体性能。 [0105] 在本申请的一实施例中，所述通道误差校准模块包括固定误差校准单元和第二实时误差校准单元，对所述时间交织模数转换模块的通道误差进行校准，包括： [0106] 通过所述时钟产生电路，生成多个时间误差可校准的时钟信号，时间误差校准包括固定时间误差校准和实时时间误差校准； [0107] 将所述多个时间误差可校准的时钟信号传输至多个所述高速模数转换内核，以使各所述高速模数转换内核采用时间误差校准后的时钟信号对所述模拟输入信号进行采样，并将所述模拟输入信号转换为第一数字输出信号； [0108] 根据预设参考高速模数转换内核的第一数字输出信号的平均值，以及其它高速模数转换内核的第一数字输出信号的平均值，得到每个时间交织通道的失调误差； [0109] 将所述失调误差传输至所述固定误差校准单元进行消除，完成失调误差校准。 [0110] 示例性的，参见图3，通道误差校准模块204包括固定误差校准单元2041和第二实时误差校准单元2042。固定误差校准单元2041采用前台校准的方法计算时间通道间增益误差、失调误差和时间误差进行校准。第二实时误差校准单元2042在固定误差校准单元2041的基础上，实现通道间增益误差、失调误差和时间误差的实时校准。本实施例中，采用固定误差校准降低工艺偏差的影响；采用实时误差校准消除环境变化导致的误差；采用固定误差+实时误差校准的方式，解决交织后整体性能下降的问题，提升转换器的整体性能。 [0111] 示例性的，前台校准时，针对失调误差，通过配置时钟产生电路2030，产生多个时间误差可校准的时钟信号CLK1、CLK2、...、CLK(m+n)，其中，时间误差校准包括固定时间误差校准和实时时间误差校准。计算高速模数转换内核输出Vout1、Vout2、...、Vout(m+n)，并计算其平均值 需确保采样点数足够多，或确保采集到的信号为输入信号的整周期。此时，以第r个高速模数转换内核为预设参考高速模数转换内核，其输出的平均值为 并计算 与 之差，则为每个通道的失调误差，将其在固定误差校准单元2041中消除即可完成失调误差校准。 [0112] 在本申请的一实施例中，完成失调误差校准之后，还包括： [0113] 获取消除所述失调误差的多个所述高速模数转换内核的第二数字输出信号； [0114] 根据预设参考高速模数转换内核的第二数字输出信号的绝对值的平均值，以及其它高速模数转换内核的第二数字输出信号的绝对值的平均值，得到每个时间交织通道的增益误差； [0115] 将所述增益误差传输至所述固定误差校准单元进行消除，完成增益误差校准。 [0116] 示例性的，将消除失调误差后的高速模数转换内核输出信号，求绝对值的平均，并与预设参考高速模数转换内核的绝对值的平均相比，得到增益误差，将其在固定误差校准单元2041中消除即可完成增益误差校准。 [0117] 在本申请的一实施例中，在进行失调误差校准和增益误差校准时，采样点大于预设采样点阈值，或，采集到的信号为输入信号的整周期。 [0118] 在本申请的一实施例中，完成增益误差校准之后，还包括： [0119] 将预设固定特征信号传输至多个所述高速模数转换内核，得到各所述高速模数转换内核的第三数字输出信号； [0120] 根据所述第三数字输出信号，得到时间误差； [0121] 将所述时间误差传输至所述实时误差校准单元，以通过随校准精度增大而减小的步长，完成时间误差校准。 [0122] 在本申请的一实施例中，根据所述第三数字输出信号得到时间误差时，通过多次计算平均的方式，以降低校准误差。 [0123] 在本申请的一实施例中，所述时间误差的表示方式包括： [0124] [0125] [0126] Δtj＝tj‑tjideal [0127] 其中，Δtj为所述时间误差 [0128] 示例性的，完成失调和增益误差校准后，进行时间误差计算和校准，需输入固定特征信号，例如正弦信号 经高速模数转换内核转换后，将每个高速模数转换内核的输出信号与同频且相位相差90°的两个信号分别相乘(例如 和求和后，通过两个和的比值计算相位，若Vout10、Vout20、...、 Vout(m+n)0为完成失调和增益校准的信号，则高速模数转换内核i的时间误差Δtj计算为： [0129] [0130] [0131] Δtj＝tj‑tjideal [0132] 在高速模数转换内核中，时间误差需要校准的精度在飞秒级，且高速模数转换内核时钟抖动误差也在飞秒级，为降低时钟抖动的影响，实际校准时，需多次采用计算平均的方式降低校准误差。同时，当前台校准采用物理调节延时的方式进行校准时，由于工艺偏差的影响，通常延时调节电路存在非线性，进行时间误差校准需采用可变步长+步进法的方式，提升校准效率和校准精度。在开始校准时，采用最大步长，随着校准精度的提升，逐步缩小步长，在接近完全校准时，需采用单位最小步长为步进长度进行精确校准。 [0133] 需要说明的是，实时误差校准与前台校准工作原理类似，区别是时钟产生电路2030产生正常的分相时钟，进行增益和失调校准时，不需要特别输入固定特征信号；但在时间误差校准时，仅对n个冗余通道输入固定特征信号进行校准。 [0134] 图4是本申请的一示例性实施例示出的时间交织模数转换系统的校准方法的流程示意图。该方法可以应用于图1所示的实施环境。该方法也可以适用于其它的示例性实施环境，并具体配置在其它设备中，本实施例不对该方法所适用的实施环境进行限制。 [0135] 如图4所示，该示例性的时间交织模数转换系统的校准方法，包括如下步骤： [0136] S410、多级输入缓冲模块接收模拟输入信号，并对所述模拟输入信号进行缓冲； [0137] S420、通道选择模块与所述多级输入缓冲模块连接，所述通道选择模块将所述多级输入缓冲模块的输出信号传输至预先选择的目标通道； [0138] S430、时间交织模数转换模块与所述通道选择模块连接，所述时间交织模数转换模块生成采样时钟信号，并通过所述目标通道、所述采样时钟信号，将所述多级输入缓冲模块的输出信号转换为数字输出信号； [0139] S440、通道误差校准模块与所述时间交织模数转换模块连接，所述通道误差校准模块对所述时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至所述时间交织模数转换模块，以调节所述采样时钟信号。 [0140] 在该示例性的数据湖数据处理装置中，通过多级输入缓冲模块对模拟输入信号进行缓冲，能够降低多通道时间交织对输入信号带宽的影响，实现宽带、高线性输入缓冲；通过通道选择模块确定目标通道，能够实现宽带、低功耗输入缓冲；通过通道误差校准模块对时间交织模数转换模块的通道误差进行校准，可降低工艺偏差、环境变化导致的误差，进而提高校准效率、校准精度和整体性能。 [0141] 需要说明的是，上述实施例所提供的时间交织模数转换系统的校准方法与上述实施例所提供的时间交织模数转换系统属于同一构思，其中各个步骤执行操作的具体方式已经在系统实施例中进行了详细描述，此处不再赘述。上述实施例所提供的时间交织模数转换系统的校准方法在实际应用中，可以根据需要由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的时间交织模数转换系统的校准方法，本处也不对此进行限制。 [0142] 上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。 |
||||||
QQ群二维码
意见反馈
意见反馈