驱动电路、包含该驱动电路的电路及其校准方法 |
|||||||
| 申请号 | CN202410238720.5 | 申请日 | 2024-03-01 | 公开(公告)号 | CN117833930B | 公开(公告)日 | 2024-05-14 |
| 申请人 | 北京壁仞科技开发有限公司; 上海壁仞科技股份有限公司; | 发明人 | 请求不公布姓名; 请求不公布姓名; 请求不公布姓名; 请求不公布姓名; | ||||
| 摘要 | 本 发明 的 实施例 涉及一种驱动 电路 、包含该驱动电路的电路及其校准方法。该驱动电路包括：第一 开关 单元，包括至少一个第一开关器件，其中第一开关单元的第一端与驱动电路的电源相连接；第二开关单元，包括至少一个第二开关器件，第二开关单元的第一端与第一开关单元的第二端相连接；以及公共 电阻 ，其中公共电阻的第一端分别与第一开关单元的第二端和第二开关单元的第一端相连接，公共电阻的第二端与驱动电路的输出端相连接。本发明提供的驱动电路能够实现小面积、低功耗的电路设计需求，同时保证驱动电路进行高速传输时的 信号 完整性。 | ||||||
| 权利要求 | 1.一种驱动电路，其特征在于，包括： |
||||||
| 说明书全文 | 驱动电路、包含该驱动电路的电路及其校准方法技术领域背景技术[0002] 随着芯粒（Chiplet）技术以及芯片到芯片（Die‑To‑Die）互联技术的发展，需要即能够实现高速传输，又具备面积小、功耗低等特征的电路。并且，在提高传输速率的同时，还需要保证传输质量不受影响，尤其要保证传输信号的完整性。 发明内容[0003] 针对上述问题，本发明提供了一种驱动电路、包含该驱动电路的电路及其校准方法，能够实现小面积、低功耗的电路设计，同时保证驱动电路进行高速传输时的信号完整性。 [0004] 根据本发明的第一方面，提供了一种驱动电路，包括：第一开关单元，包括至少一个第一开关器件，其中第一开关单元的第一端与驱动电路的电源相连接；第二开关单元，包括至少一个第二开关器件，第二开关单元的第一端与第一开关单元的第二端相连接；以及公共电阻，其中公共电阻的第一端分别与第一开关单元的第二端和第二开关单元的第一端相连接，公共电阻的第二端与驱动电路的输出端相连接。 [0006] 在一些实施例中，第一开关器件和第二开关器件为晶体管或MOS管，并且第一开关单元的阻抗与第二开关单元的阻抗相同。 [0007] 在一些实施例中，第一开关单元包括一个由第一型MOS管构成的第一合并开关器件，第二开关单元包括一个由第二性MOS管构成的第二合并开关器件，其中第一合并开关器件的等效电阻等于至少一个第一开关器件的等效电阻的总和，第二合并开关器件的等效电阻等于至少一个第二开关器件的等效电阻的总和。 [0008] 在一些实施例中，公共电阻的阻值是至少根据第一合并开关器件的阻抗或第二合并开关器件的阻抗而确定的。 [0009] 在一些实施例中，驱动电路为用于串并转换器的驱动电路。 [0010] 根据本发明的第二方面，提供了一种电路，包括：本发明的第一方面的驱动电路；预驱动电路，被配置为与驱动电路通信连接，以控制驱动电路；以及阻抗校准电路，被配置为与预驱动电路通信连接，以实时校准驱动电路的阻抗。 [0011] 在一些实施例中，阻抗校准电路被配置为：响应于接收到指示驱动电路的阻抗发生漂移的信号，向预驱动电路发送校准信号，以使得预驱动电路至少基于校准信号控制驱动电路。 [0012] 在一些实施例中，预驱动电路被配置为：基于接收到的校准信号和数据，生成用于控制驱动电路的阻抗控制信号；以及向驱动电路发送阻抗控制信号，以实现对驱动电路的阻抗的校准。 [0013] 根据本发明的第三方面，提供了一种用于本发明的第二方面的电路的校准方法，包括：对电路进行初始化，其中初始化包括对驱动电路进行初始校准；响应于电路完成初始化，控制电路进入正常工作状态，并对驱动电路的数据传输进行监测；响应于监测到驱动电路的数据传输发生错误，控制阻抗校准电路向预驱动电路发送校准信号，以使得预驱动电路至少基于接收到的校准信号控制驱动电路进行阻抗校准。 [0014] 在一些实施例中，控制所述阻抗校准电路向所述预驱动电路发送校准信号进一步包括：响应于监测到驱动电路的数据传输发生错误，确定驱动电路是否处于空闲状态；响应于驱动电路处于空闲状态，控制阻抗校准电路更新阻抗调节代码；以及由阻抗校准电路将包含更新后的阻抗调节代码的校准信号发送至预驱动电路。 [0015] 在一些实施例中，本发明的第三方面所提供的校准方法还包括：响应于预驱动电路接收到校准信号，控制预驱动电路生成数据信号，其中数据信号用于控制驱动电路的阻抗；以及控制预驱动电路将数据信号发送至驱动电路，以使得驱动电路进行阻抗校准。 [0017] 结合附图并参考以下详细说明，本发明各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素。 [0018] 图1示出了用于SERDES的驱动电路的示例性电路图。 [0019] 图2示出了根据本发明的实施例的驱动电路的示例性电路图。 [0020] 图3示出了根据本发明的实施例的又一驱动电路的示例性电路图。 [0021] 图4示出了根据本发明的实施例的电路的示例性电路图。 [0022] 图5示出了根据本发明的实施例的用于电路的校准方法的流程图 具体实施方式[0023] 以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。 [0024] 在本文中使用的术语“包括”及其变形表示开放性包括，即“包括但不限于”。除非特别申明，术语“或”表示“和/或”。术语“基于”表示“至少部分地基于”。术语“一个示例实施例”和“一个实施例”表示“至少一个示例实施例”。术语“另一实施例”表示“至少一个另外的实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。 [0025] 如上所述，随着芯粒（Chiplet）技术以及芯片到芯片（Die‑To‑Die）互联技术的发展，需要对现有电路设计进行改进，以使得改进后的电路即能够实现高速传输，又具备面积小、功耗低等特征。 [0026] 以用于SERDES（串并转换器）的驱动电路为例。图1示出了一种用于SERDES的驱动电路100的示例性电路图。 [0027] 如图1所示，驱动电路100包括依次串联的第一开关单元110、第一电阻R1（又称为“上拉电阻”）、第二开关单元120和第二电阻R2（又称为“下拉电阻”）。其中，第一开关单元110的第一端与驱动电路100的电源Vdd相连接，第一开关单元110的第二端与第一电阻R1的第一端相连接，第一电阻R1的第二端与第二电阻R2的第一端相连接，第二电阻R2的第二端与第二开关单元120的第一端相连接，并且第二开关单元120的第二端接地。 [0028] 如图1所示，第一电阻R1与第二电阻R2的连接点可以与驱动电路100的输出端PAD相连接。 [0029] 进一步地，驱动电路100中的每个开关单元可以包括多个开关器件。例如，如图1所示，第一开关单元110可以包括多个由第一型MOS管构成的第一开关器件，诸如，两个由P型MOS管构成的第一开关器件MP0、MP1，其中，第一开关器件MP0和MP1串联连接。同样地，第二开关单元120可以包括多个由第二型MOS管构成的第二开关器件，诸如，两个由N型MOS管构成的第一开关器件MN0、MN1，其中，第二开关器件MN0和MN1串联连接。 [0030] 然而，在使用如图1所示的驱动电路100时，由于对驱动电路的初始化通常是在室温、标准电压下进行的，当驱动电路处于正常工作状态时，温度由于电路中的电子器件自发热等原因而上升，同时电源电压由于电流流过电源走线所导致的压降而下降，使得驱动电路的阻抗会随着温度和电压的变化而发生漂移（这一现象又称阻抗VT漂移），导致传输信号质量变差，影响传输信号完整性。 [0031] 不同电子器件的阻抗受温度和电压的变化的影响程度不同。一般地，就图1所示的驱动电路100而言，开关器件（诸如第一开关器件MP0、MP1和第二开关器件MN0、MN1）的阻抗受温度和电压的影响较大，而电阻（即第一电阻R1和第二电阻R2）的阻抗受温度和电压的影响较小。为了减小驱动电路100的阻抗VT漂移，可以例如增大电阻的阻抗在整个驱动电路100中的占比，也就是相应地减小开关器件的阻抗，例如可以通过增大开关器件的尺寸来实现其阻抗的减小。然而，增大开关器件的尺寸的同时，将会导致与驱动电路100相连接的预驱动电路（图1未示出）的面积相应增大，同时整个系统的功耗也会相应地增加。 [0032] 为了至少部分地解决上述问题以及其他潜在问题中的一个或者多个，本发明的示例实施例提出了一种驱动电路的设计方案，以及包含该驱动电路的电路及用于该电路的校准方法。在上述驱动电路方案中，通过在驱动电路中设置公共电阻以替代该驱动电路中分立设置的多个电阻（例如图1中所示的第一电阻和第二电阻），使得能够减小驱动电路的面积。进一步地，可以将同一开关单元中的多个开关器件合并为一个合并开关器件，其中，所述合并开关器件的等效电阻等于各开关器件的等效电阻之和，以进一步减小驱动电路的面积。并且，预驱动电路的负载随驱动电路的面积的减小而降低，从而实现电路的低功耗。 [0033] 下面将结合图2至图3详细描述根据本发明的实施例的驱动电路的设计方案。图2示出了根据本发明的实施例的驱动电路200的示例性电路图。图3示出了根据本发明的实施例的又一驱动电路300的示例性电路图。 [0034] 具体地，在如图1所示的驱动电路100中，在第一开关单元110和第二开关单元120阻抗相同的情况下，一般而言，第一电阻R1和第二电阻R2的阻值相同。因此，根据本发明的实施例，通过使用一个与第一电阻R1和第二电阻R2的阻值相同的公共电阻来替代第一电阻R1和第二电阻R2，能够减少所使用的电阻的数量，从而有效地减小驱动电路的面积。下面将结合图2详细描述。 [0035] 如图2所示，驱动电路200包括第一开关单元210、第二开关单元220和公共电阻R0，其中，第一开关单元210的第一端与驱动电路200的电源Vdd相连接，第一开关单元210的第二端与第二开关单元220的第一端相连接，第二开关单元220的第二端接地，并且第一开关单元210的第二端与第二开关单元220的第一端还与公共电阻R0的第一端相连接，且公共电阻R0的第二端与驱动电路200的输出端PAD相连接。 [0036] 关于第一开关单元210，其可以包括至少一个第一开关器件。根据本发明的实施例，第一开关器件可以是晶体管或MOS管。例如，在如图2所示的实施例中，第一开关单元210包括两个P型MOS管分别作为第一开关器件MP0和第一开关器件MP1，其中，第一开关器件MP0和第一开关器件MP1串联连接。 [0037] 关于第二开关单元220，其可以包括至少一个第二开关器件。根据本发明的实施例，第二开关器件可以是晶体管或MOS管。例如，在如图2所示的实施例中，第二开关单元220包括两个N型MOS管分别作为第二开关器件MN0和第二开关器件MN1，其中，第二开关器件MN0和第二开关器件MN1串联连接。 [0038] 根据本发明的实施例，第一开关单元210的阻抗与第二开关单元220的阻抗相同。 [0039] 关于公共电阻R0，其可以作为复用电阻，分别与第一开关单元210和第二开关单元220相连接，以便在工作时使得流经第一开关单元210的数据和流经第二开关单元220的数据均可以经由公共电阻R0传输至驱动电路220的输出端PAD处并输出。 [0040] 根据本发明的发明构思，当第一开关单元210和第二开关单元220的阻抗相同，且分别与上述驱动电路100的第一开关单元110和第二开关单元120的阻抗相同时，公共电阻R0的阻值等于驱动电路100的第一电阻R1的阻值，同样也等于第二电阻R2的阻值。 [0041] 进一步地，根据本发明的实施例，公共电阻R0的等效宽度需满足预定条件，以允许不超过预定电流阈值的电流流过该公共电阻R0。 [0042] 关于预定电流阈值，其可以与驱动电路200的电源电压有关。根据本发明的实施例，预定电流阈值可以为例如数或十数毫安。 [0043] 例如，在一些示例中，公共电阻R0的等效宽度可以为大于20um，以使得不超过10mA的电流能够流过该公共电阻R0。应理解，这里的公共电阻R0的等效宽度越大，可允许流过该公共电阻R0的电流的电流阈值越大。 [0044] 结合如上所述的，为了减小驱动电路的阻抗VT漂移，相关技术中通常采用增大电阻的阻抗在整个驱动电路中的占比的方式来实现，因此，电阻在现有的驱动电路中的阻抗占比超过50%。然而，根据本发明的实现方式，通过在驱动电路中设置公共电阻以替代相关技术中分立设置的多个电阻，使得驱动电路中所使用的电阻数量从多个（诸如两个）变为一个，从而能够有限减小驱动电路的面积。 [0045] 为了进一步减小驱动电路的面积，本发明的实施例还可以将同一开关单元中的多个开关器件合并为一个合并开关器件，下面将参照图3详细描述。 [0046] 类似于与图2所示的驱动电路200，图3中所示的驱动电路300包括第一开关单元310、第二开关单元320和公共电阻R0，其中，第一开关单元310的第一端与驱动电路300的电源Vdd相连接，第一开关单元310的第二端与第二开关单元320的第一端相连接，第二开关单元320的第二端接地，并且第一开关单元310的第二端与第二开关单元320的第一端还与公共电阻R0的第一端相连接，且公共电阻R0的第二端与驱动电路300的输出端PAD相连接。 [0047] 然而，不同于图2所示的驱动电路200，图3的驱动电路300的各开关单元均包括仅一个开关器件。如图3所示，驱动电路300的第一开关单元310包括一个第一合并开关器件MP2，驱动电路300的第二开关单元320包括一个第二合并开关器件MN2。 [0048] 关于第一合并开关器件，其可以是由第一型MOS管构成的开关器件。例如，根据本方面的实施例，第一开关单元310包括仅一个由P型MOS管构成的第一合并开关器件MP2。应理解，这里的第一合并开关器件MP2的等效电阻等于图2中所示的第一开关器件MP0和第一开关器件MP1的等效电阻的总和。 [0049] 关于第二合并开关器件，其可以是由第二型MOS管构成的开关器件。例如，根据本方面的实施例，第二开关单元320包括仅一个由第二性MOS管构成的第二合并开关器件MN2。同样地，这里的第二合并开关器件MN2的等效电阻等于图2中所示的第二开关器件MN0和第二开关器件MN1的等效电阻的总和。 [0050] 在如图3所示的实施例中，为了使得合并开关器件的等效电阻等于如图2中的至少一个开关器件的等效电阻，合并开关器件的尺寸将小于任一至少一个开关器件。 [0051] 例如，就第一合并开关器件MP2而言，若要使第一合并开关器件MP2的等效电阻等于图2中所示的第一开关器件MP0和第一开关器件MP1的等效电阻的总和，则第一合并开关器件MP2的尺寸应为第一开关器件MP0和第一开关器件MP1的尺寸的总和的1/4，换言之，图3中的第一开关单元310的尺寸仅为图2中的第一开关单元210的尺寸的1/4。 [0052] 类似地，就第二合并开关器件MN2而言，若要使第二合并开关器件MN2的等效电阻等于图2中所示的第二开关器件MN0和第二开关器件MN1的等效电阻的总和，则第二合并开关器件MN2的尺寸应为第二开关器件MN0和第二开关器件MN1的尺寸的总和的1/4，换言之，图3中的第二开关单元310的尺寸仅为图2中的第二开关单元210的尺寸的1/4。 [0053] 由上可知，通过将同一开关单元中的多个开关器件合并为一个合并开关器件，能够减小开关单元的尺寸，从而有效地减小驱动电路的面积。并且，随着驱动电路的面积的减小，与驱动电路相连的预驱动电路的负载相应降低，从而降低整个电路系统的功耗降低。 [0054] 然而，由于合并开关器件的尺寸相比于原开关器件的尺寸减小，合并开关器件的阻抗将随之增大。也就是说，第一合并开关器件MP2的阻抗大于第一开关器件MP0和第一开关器件MP1的阻抗的和。类似地，第二合并开关器件MN2的阻抗大于第二开关器件MN0和第二开关器件MN1的阻抗的和。为了维持驱动电路的总输出阻抗不变，即维持驱动电路中开关器件的阻抗与电阻的阻抗的和不变，根据本发明的发明构思，还可以根据合并开关器件的阻抗来确定公共电阻的阻抗，即公共电阻的阻值。 [0055] 参照图3，驱动电路300的总输出阻抗可以为固定值，诸如50Ω。由于合并开关器件（即，第一合并开关器件MP2、第二合并开关器件MN2）的阻抗随尺寸的较小而增大，公共电阻R0的阻值相应地减小。在这种情况下，公共电阻R0的尺寸随阻值的减小而减小。 [0056] 进一步地，鉴于驱动电路300的总输出阻抗等于第一合并开关器件MP2的阻抗和公共电阻R0的阻值的总和，或者等于第二合并开关器件MN2的阻抗和公共电阻R0的阻值的总和，因此公共电阻R0的阻值可以是至少根据第一合并开关器件MP2的阻抗或根据第二开关单元320的阻抗而确定的。例如，公共电阻R0的阻值可以等于驱动电路300的总输出阻抗与第一合并开关器件MP2的阻抗的差值，或者公共电阻R0的阻值可以等于驱动电路300的总输出阻抗与第二合并开关器件MN2的阻抗的差值。应理解，根据本发明的实施例，第一合并开关器件MP2的阻抗与第二合并开关器件MN2的阻抗相同，显然，基于第一合并开关器件MP2的阻抗或基于第二合并开关器件MN2的阻抗所确定的公共电阻R0的阻值是相同的。 [0057] 由上可知，根据本发明的实施例的驱动电路中的开关单元的尺寸和电阻的尺寸均较小，使得驱动电路的总面积减小，从而使驱动电路的面积和功耗都得到了优化。并且，由于驱动电路面积减小、功耗降低，对于用于控制驱动电路的预驱动电路，其面积也相应减小，且功耗也相应降低，从而有利于整个电路系统的面积和功耗的进一步优化。 [0058] 然而，对于例如图3的驱动电路300，尽管其面积和功耗都得到了优化，但由于公共电阻R0的阻值变小，驱动电路300的阻抗随温度和电压的变化而发生漂移的程度增加，使得影响链路的阻抗匹配，降低传输信号或时钟质量。为了至少解决上述阻抗VT漂移问题，本发明的实施例还提供了一种用于电路的阻抗校准方案，下面将结合图4和图5详细说明。 [0059] 图4示出了根据本发明的实施例的电路400的示例性电路图。应当理解，电路400还可以包括未示出的附加电路模块，本发明的范围在此方面不受限制。 [0060] 如图4所示，电路400包括驱动电路410、预驱动电路420和阻抗校准电路430。 [0061] 关于驱动电路410，其可以是如图2所示的驱动电路200或者如图3所示的驱动电路300。详情可参照上述关于图2和图3的描述，这里不再赘述。 [0062] 关于预驱动电路420，其可以被配置为与驱动电路300通信连接，以控制驱动电路410。根据本发明的实施例，预驱动电路420可以被配置为基于从阻抗校准电路430接收到的校准信号和数据data，生成用于控制驱动电路410的阻抗控制信号；以及向驱动电路410发送阻抗控制信号，以实现对驱动电路410的阻抗的校准。 [0063] 关于阻抗校准电路430，其可以被配置为与预驱动电路420通信连接，以实时校准驱动电路410的阻抗。根据本发明的实施例，阻抗校准电路430可以被配置为：响应于接收到指示驱动电路410的阻抗发生漂移的信号，向预驱动电路420发送校准信号，以使得预驱动电路420能够至少基于校准信号控制驱动电路410，从而实现对驱动电路410的阻抗的校准。 [0064] 根据本发明的实施例，还可以包括状态机（未示出），以用于控制对电路400的校准。下面将结合图5阐述如何通过状态机控制对图4的电路400的实时校准。 [0065] 图5示出了根据本发明的实施例的用于图4的电路400的校准方法500的流程图。应当理解，方法500还可以包括未示出的附加动作和/或可以省略所示出的动作，本发明的范围在此方面不受限制。 [0066] 在步骤502，由状态机对电路400进行初始化，其中初始化包括对驱动电路410进行初始校准。 [0067] 关于初始化，其是指在室温、标准电压下对电路400进行的初始化，以使得能够按给定的顺序打开使能。根据本发明的实施例，对电路400包括对驱动电路410进行初始校准，以通过进行关于阻抗校准的训练来得到驱动电路410的初始阻抗。 [0068] 进一步地，根据本发明的实施例，在进行电路400初始化之前，还可以由状态机首先控制电路400进行复位和释放操作。 [0069] 在步骤504，响应于电路400完成初始化，由状态机控制电路400进入正常工作状态，并对驱动电路410的数据传输进行监测。 [0070] 关于正常工作状态，其是指驱动电路410进行正常的数据发送。 [0071] 根据本发明的实施例，状态机可以对驱动电路410的数据传输进行实时监测，以便确定驱动电路410的数据发送是否发生错误。 [0072] 在步骤506，响应于监测到驱动电路410的数据传输发生错误，由状态机控制阻抗校准电路430向预驱动电路420发送校准信号，以使得预驱动电路420至少基于接收到的校准信号控制驱动电路410进行阻抗校准。 [0073] 关于校准信号，其可以包含由阻抗校准电路430产生的实时校准出的阻抗调节代码rcal_p [0074] 根据本发明的实施例，当监测到驱动电路410的数据传输发生错误，状态机控制电路400进入重新训练（retraining）状态。具体地，由状态机控制阻抗校准电路430更新阻抗调节代码，并将包含更新后的阻抗调节代码的校准信号发送至预驱动电路420。 [0075] 进一步地，根据本发明的实施例，可以等待驱动电路410进入不发送数据的空闲状态（Idle）后，再由状态机控制阻抗校准电路430更新阻抗调节代码。例如，响应于监测到驱动电路410的数据传输发生错误，由状态机确定驱动电路410是否处于空闲状态；响应于驱动电路410处于空闲状态，由状态机控制阻抗校准电路430更新阻抗调节代码；以及由状态机控制阻抗校准电路430将包含更新后的阻抗调节代码的校准信号发送至预驱动电路420。在此基础上，预驱动电路420至少基于接收到的校准信号控制驱动电路410进行阻抗校准可以包括：响应于预驱动电路420接收到校准信号，由状态机控制预驱动电路420生成数据信号，其中数据信号可以用于控制驱动电路410的阻抗；以及由状态机控制预驱动电路420将数据信号发送至驱动电路410，以使得驱动电路410进行阻抗校准。例如，预驱动电路420然后可以至少根据接收到的包含更新后的阻抗调节代码的校准信号和数据data，生成能够控制驱动电路410的阻抗的数据信号data_p [0076] 通过如上所述的用于电路的校准方法，可以实时校准电路中驱动电路的阻抗，避免由于驱动电路的阻抗VT漂移所导致的传输信号完整性差等问题，减小阻抗VT漂移对传输信号质量的影响，提高电路传输质量。 [0077] 以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。 [0078] 以上仅为本发明的可选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等效替换、改进等，均应包含在本发明的保护范围之内。 |
||||||
QQ群二维码
意见反馈
意见反馈