1.一种半导体设备，其包括：
时钟生成器，其被配置成生成相位彼此不同的第一、第二、第三和第四时钟信号；和第一、第二、第三和第四时钟驱动器，每个被配置成分别驱动所述第一、第二、第三和第四时钟信号，
其中所述第一和第二时钟驱动器相对于在第一方向上延伸的第一线对称地布置，其中所述第一和第三时钟驱动器相对于在第二方向上延伸的第二线对称地布置，并且其中所述第一和第四时钟驱动器相对于所述第一和第二线交叉的点对称地布置。
2.根据权利要求1所述的半导体设备，其中所述第三和第四时钟驱动器相对于所述第一线对称地布置。
3.根据权利要求2所述的半导体设备，其中所述第二和第四时钟驱动器相对于所述第二线对称地布置。
4.根据权利要求3所述的半导体设备，其中所述第二和第三时钟驱动器相对于所述点对称地布置。
5.根据权利要求4所述的半导体设备，其中所述第一方向垂直于所述第二方向。
6.根据权利要求5所述的半导体设备，其中所述第一、第二、第三和第四时钟信号的相位彼此相差90度。
7.根据权利要求6所述的半导体设备，其中所述时钟生成器被配置成通过分频基础时钟信号来生成所述第一、第二、第三和第四时钟信号。
8.根据权利要求7所述的半导体设备，其中所述基础时钟信号包含彼此互补的第一和第二基础时钟信号。
9.根据权利要求1所述的半导体设备，其中所述第一、第二、第三和第四时钟驱动器中的每个包含写入时钟驱动器和读取时钟驱动器。
10.根据权利要求9所述的半导体设备，其中，所述时钟生成器由包含在所述第一、第二、第三和第四时钟驱动器中的所述写入时钟驱动器围绕。
11.根据权利要求10所述的半导体设备，其中包含在所述第一、第二、第三和第四时钟驱动器中的所述写入时钟驱动器由包含在所述第一、第二、第三和第四时钟驱动器中的所述读取时钟驱动器围绕。
12.根据权利要求11所述的半导体设备，其进一步包括在所述第二方向上延伸的第一、第二、第三和第四写入时钟信号线，
其中，包含在所述第一、第二、第三和第四时钟驱动器中的所述写入时钟驱动器被配置成将第一、第二、第三和第四写入时钟信号分别输出到所述第一、第二、第三和第四写入时钟信号线。
13.根据权利要求12所述的半导体设备，其中所述点位于所述第一和第二写入时钟信号线与所述第三和第四写入时钟信号线之间。
14.根据权利要求13所述的半导体设备，其进一步包括在所述第二方向上延伸的第一、第二、第三和第四读取时钟信号线，
其中包含在所述第一、第二、第三和第四时钟驱动器中的所述读取时钟驱动器被配置成将第一、第二、第三和第四读取时钟信号分别输出到所述第一、第二、第三和第四读取时钟信号线。
15.根据权利要求14所述的半导体设备，其中所述第一到第四写入时钟信号线位于所述第一和第二读取时钟信号线与所述第三和第四读取时钟信号线之间。
16.一种半导体设备，其包括：
第一外部端子电极，其被供应有第一外部时钟信号；
第二外部端子电极，其被供应有第二外部时钟信号；
时钟生成器，其被配置成通过分频所述第一和第二外部时钟信号来生成相位彼此不同的第一、第二、第三和第四内部时钟信号；和
第一、第二、第三和第四时钟驱动器，每个被配置成分别驱动所述第一、第二、第三和第四内部时钟信号，
其中所述时钟生成器由所述第一、第二、第三和第四时钟驱动器围绕。
17.根据权利要求16所述的半导体设备，其中所述第一和第二外部时钟信号彼此互补。
18.根据权利要求17所述的半导体设备，其中所述第一、第二、第三和第四时钟驱动器中的每个包含写入时钟驱动器和读取时钟驱动器。
19.根据权利要求18所述的半导体设备，其进一步包括：并行到串行转换器，其被配置成将读取数据并行转换为串行，
其中包含在所述第一、第二、第三和第四时钟驱动器中的所述读取时钟驱动器被配置成分别生成第一、第二、第三和第四读取时钟信号，且
其中并行到串行转换器被配置成与所述第一、第二、第三和第四读取时钟信号同步地执行转换操作。
20.根据权利要求19所述的半导体设备，其进一步包括：串行到并行转换器，其被配置成将写入数据串行转换为并行，
其中包含在所述第一、第二、第三和第四时钟驱动器中的所述写入时钟驱动器被配置成分别生成第一、第二、第三和第四写入时钟信号，且
其中串行到并行转换器被配置成与所述第一、第二、第三和第四写入时钟信号同步地执行转换操作。