电压电流转换器、锁相环电路、时钟产生电路及集成芯片 |
|||||||
| 申请号 | CN202410045801.3 | 申请日 | 2024-01-11 | 公开(公告)号 | CN117784871A | 公开(公告)日 | 2024-03-29 |
| 申请人 | 芯耀辉科技有限公司; | 发明人 | 袁泽心; | ||||
| 摘要 | 本 申请 提供一种 电压 电流 转换器、 锁 相环 电路 、时钟产生电路及集成芯片，在电压电流转换器中，第一 运算 放大器 的 反相输入端 接收电压控制 信号 ，第一 运算放大器 的同相输入端连接第一 电阻 的第一连接端和第一 开关 的第一连接端，第一电阻的第二连接端连接第二运算放大器的输出端，第二运算放大器的同相输入端接入参考电压，第二运算放大器的反相输入端连接第二运算放大器的输出端，第一运算放大器的输出端连接第一开关的第二连接端和第二开关的第一连接端，第一开关的第三连接端用于连接第一电源，第二开关的第二连接端连接第二电源，第二开关的第三连接端用于输出电流 控制信号 。在本申请中，可提高电压电流转换器的输出电流范围。 | ||||||
| 权利要求 | 1.一种电压电流转换器，其特征在于，所述电压电流转换器用于根据电压控制信号输出电流控制信号； |
||||||
| 说明书全文 | 电压电流转换器、锁相环电路、时钟产生电路及集成芯片技术领域背景技术[0002] 电压电流转换器是一种将电压信号转换为电流信号，或将电流信号转换为电压信号的设备，通常可以应用于各种测量、控制以及调节等应用领域。当电压电流转换器工作在低压环境时，电压电流转换器的输入电压范围较小，从而导致电压电流转换器的输出电流的范围也较小，无法满足负载对不同输出电流的范围的需求，适用性差。发明内容 [0003] 本申请实施例提供了一种电压电流转换器、锁相环电路、时钟产生电路及集成芯片，可提高电压电流转换器的输出电流范围，适用性强。 [0004] 第一方面，本申请提供一种电压电流转换器，电压电流转换器用于根据电压控制信号输出电流控制信号。上述电压电流转换器包括第一运算放大器、第二运算放大器、第一开关、第二开关以及第一电阻。其中，第一运算放大器的反相输入端用于接收电压控制信号，第一运算放大器的同相输入端连接第一电阻的第一连接端和第一开关的第一连接端，第一电阻的第二连接端连接第二运算放大器的输出端，第二运算放大器的同相输入端用于接入参考电压，第二运算放大器的反相输入端连接第二运算放大器的输出端，第一运算放大器的输出端连接第一开关的第二连接端和第二开关的第一连接端，第一开关的第三连接端用于连接第一电源，第二开关的第二连接端用于连接第二电源，第二开关的第三连接端用于输出电流控制信号 [0005] 可以理解的是，第一电阻的第二连接端处的电压被钳位在第二运算放大器的同相输入端接入的参考电压，此时，通过调节参考电压的电压大小来调整第一电阻的电阻电压的范围，进而改变电流控制信号的电流范围。采用本申请，在电压电流转换器工作在低压环境下，仍可以提高电压电流转换器的输出电流范围，适用性强。 [0006] 结合第一方面，在一种可能的实施方式中，参考电压由电压控制信号和电压电流转换器需求的最大输出电流与最小输出电流的比值决定。可以理解的是，通过调节参考电压的电压大小，调整第一电阻的电阻电压的范围，进而改变电流控制信号的电流范围。 [0007] 第二方面，本申请提供一种锁相环电路，锁相环电路包括电压电流转换器和环形振荡器。上述电压电流转换器包括第一运算放大器、第二运算放大器、第一开关、第二开关以及第一电阻。其中，第一运算放大器的反相输入端用于接收电压控制信号，第一运算放大器的同相输入端连接第一电阻的第一连接端和第一开关的第一连接端，第一电阻的第二连接端连接第二运算放大器的输出端，第二运算放大器的同相输入端用于接入参考电压，第二运算放大器的反相输入端连接第二运算放大器的输出端，第一运算放大器的输出端连接第一开关的第二连接端和第二开关的第一连接端，第一开关的第三连接端用于连接第一电源，第二开关的第二连接端用于连接第二电源，第二开关的第三连接端连接环形振荡器。在锁相环电路工作的情况下，电压电流转换器用于根据电压控制信号向环形振荡器输出电流控制信号。进一步地，环形振荡器用于根据电流控制信号输出第一时钟信号。 [0008] 可以理解的是，通过调节参考电压的电压大小，调整第一电阻的电阻电压的范围，进而改变电流控制信号的电流范围，从而得到更宽电流范围的电流控制信号。环形振荡器可以基于更宽电流范围的电流控制信号输出振荡频率范围更宽的第一时钟信号，以满足锁相环电路的不同振荡频率需求，适用性更强。 [0009] 结合第二方面，在一种可能的实施方式中，参考电压由电压控制信号和环形振荡器需求的最大振荡频率与最小振荡频率的比值决定。可以理解的是，通过改变参考电压的大小来调整第一电阻的电阻电压的范围，从而得到更宽电流范围的电流控制信号，进而得到振荡频率范围更宽的第一时钟信号，以满足锁相环电路的不同振荡频率需求，适用性更强。 [0010] 结合第二方面，在一种可能的实施方式中，锁相环电路还包括鉴频鉴相器和电荷泵。其中，鉴频鉴相器的第一输入端用于接入参考时钟信号，鉴频鉴相器的第一输出端连接电荷泵的第一输入端，鉴频鉴相器的第二输出端连接电荷泵的第二输入端，电荷泵的输出端连接第一运算放大器的反相输入端，第二开关的第三连接端连接环形振荡器，环形振荡器连接鉴频鉴相器的第二输入端。鉴频鉴相器用于根据参考时钟信号和第二时钟信号，向电荷泵输出超前相位差信号和滞后相位差信号。其中，第二时钟信号由环形振荡器输出的第三时钟信号决定。进一步地，电荷泵用于根据超前相位差信号和滞后相位差信号向电压电流转换器输出电压控制信号。 [0011] 结合第二方面，在一种可能的实施方式中，锁相环电路还包括分频器；环形振荡器连接分频器的输入端，分频器的输出端连接鉴频鉴相器的第二输入端；分频器用于根据第三时钟信号向鉴频鉴相器输出第二时钟信号。 [0012] 结合第二方面，在一种可能的实施方式中，锁相环电路还包括滤波器；滤波器设置在电荷泵和电压电流转换器之间；滤波器用于对电压控制信号进行滤波处理。可以理解的是，滤波器可以滤除掉电荷泵输出的电压控制信号中的高频成分和噪声分量，并向电压电流转换器输出一个更加平缓的电压控制信号。 [0013] 结合第二方面，在一种可能的实施方式中，滤波器包括第二电阻、第一电容以及第二电容。其中，第二电阻的第一连接端连接第一电容的第一连接端，第二电阻的第二连接端连接第二电容的第一连接端，第一电容的第二连接端和第二电容的第二连接端接地。 [0014] 第三方面，本申请提供了一种时钟产生电路，该时钟产生电路包括晶振以及如第二方面及其可能的实施方式中任一种提供的锁相环电路。晶振用于向锁相环电路输出参考时钟信号。 [0015] 第四方面，本申请提供了一种集成芯片，该集成芯片包括数字电路以及如上述第二方面及其可能的实施方式中任一种提供的锁相环电路。锁相环电路用于向数字电路输出第一时钟信号。 [0016] 在本申请中，第一电阻的第二连接端处的电压被钳位在第二运算放大器的同相输入端接入的参考电压，此时，通过调节参考电压的电压大小来调整第一电阻的电阻电压的范围，从而改变电流控制信号的电流范围，进而提高电压电流转换器的输出电流范围，适用性强。附图说明 [0017] 图1为本申请提供的电压电流转换器的第一种结构示意图； [0018] 图2为本申请提供的电压电流转换器的第二种结构示意图； [0019] 图3为本申请提供的锁相环电路的第一种结构示意图； [0020] 图4为本申请提供的锁相环电路的第二种结构示意图； [0021] 图5为本申请提供的锁相环电路的第三种结构示意图； [0022] 图6为本申请提供的锁相环电路的第四种结构示意图； [0023] 图7为本申请提供的锁相环电路的第五种结构示意图； [0024] 图8为本申请提供的时钟产生电路的结构示意图； [0025] 图9为本申请提供的集成芯片的结构示意图。 具体实施方式[0026] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。 [0027] 下面结合附图来对本申请的技术方案的实施作进一步的详细描述。 [0028] 参见图1，图1是本申请实施例提供的电压电流转换器的第一种结构示意图。电压电流转换器用于根据电压控制信号输出电流控制信号，如图1所示，电压电流转换器包括第一运算放大器OPA1、第二运算放大器OPA2、第一开关S1、第二开关S2以及第一电阻R1。其中，第一运算放大器OPA1的反相输入端用于接收电压控制信号，第一运算放大器OPA1的同相输入端连接第一电阻R1的第一连接端和第一开关S1的第一连接端，第一电阻R1的第二连接端连接第二运算放大器OPA2的输出端，第二运算放大器OPA2的同相输入端用于接入参考电压Vref，第二运算放大器OPA2的反相输入端连接第二运算放大器OPA2的输出端，第一运算放大器OPA1的输出端连接第一开关S1的第二连接端和第二开关S2的第一连接端，第一开关S1的第三连接端用于连接第一电源VCC1，第二开关S2的第二连接端用于连接第二电源VCC2，第二开关S2的第三连接端用于输出电流控制信号。 [0029] 示例性的，第一运算放大器OPA1可以是跨导放大器，第二运算放大器OPA2可以是电压跟随器。 [0030] 在一种实施例中，第一开关S1和第二开关S2中的每个开关可以是金氧半场效晶体管(metal‑oxide‑semiconductor field‑effect transistor,MOSFET)、绝缘栅双极型晶体管(insulated gate bipolar transistor，IGBT)以及双极型三极管(bipolar junction transistor，BJT)中的一种开关。 [0031] 示例性的，第一开关S1、第二开关S2均为PMOS晶体管，此时电压电流转换器的结构如图2所示，第一开关S1的第一连接端、第二连接端和第三连接端分别是第一开关S1的漏极、栅极和源极。第二开关S2的第一连接端、第二连接端和第三连接端分别是第一开关S1的栅极、源极和漏极。 [0032] 在一种实施例中，参考电压Vref由电压控制信号和电压电流转换器需求的最大输出电流与最小输出电流的比值决定。应当理解，通过电压电流转换器需求的最大输出电流与最小输出电流的比值来灵活调整参考电压Vref大小，进一步改变第一电阻R1的电阻电压的范围，从而调整电流控制信号的电流范围。 [0033] 在一种实施例中，根据运算放大器的虚短原理可知，第一运算放大器OPA1的反相输入端的电压与第一运算放大器OPA1的同相输入端的电压VCON相等，并且第一运算放大器OPA1的反相输入端的电压与电压控制信号的电压VCTRL相等，即可以得到VCTRL＝VCON。第二运算放大器OPA2可以将Vb处的电压钳位在第二运算放大器OPA2的同相输入端接入的参考电压Vref，此时，通过第一电阻R1的电流为IRes＝(VCTRL‑Vref)/R1。当电压控制信号的电压VCTRL增大时，第一运算放大器OPA1的反相输入端的电压也会增大，从而使得第一开关S1的输出电流I1增大。当第一开关S1的沟道宽长比为α1，且第二开关S2的沟道宽长比为α2时，第二开关S2输出的电流控制信号的电流ICTRL＝α2/α1*I1。当第一开关S1的输出电流I1增大时，第二开关S2输出的电流控制信号的电流ICTRL也增大，进而提高电流控制信号的电流ICTRL范围。 [0034] 示例性的，当电压控制信号的电压VCTRL的电压范围为0.2V～0.6V，并且第二运算放大器OPA2的同相输入端接入的参考电压Vref＝0.2时，第一电阻R1的电阻电压(即VCTRL‑0.2)的电压范围为0V～0.4V。此时，通过第一电阻R1的电流IRes的最大电流与最小电流的比值远超过4，进一步使电流控制信号的电流ICTRL的最大电流与最小电流的比值远超过4，从而提高了电流控制信号的电流ICTRL范围。 [0035] 在本申请实施例中，第一电阻R1的第二连接端处的电压被钳位在参考电压Vref，通过调节参考电压Vref的电压大小，调整第一电阻R1的电阻电压的范围，进而改变电流控制信号的电流ICTRL范围。采用本申请，在电压电流转换器工作在低压环境下，仍可以提高电压电流转换器的输出电流范围，适用性强。 [0036] 参见图3，图3为本申请提供的锁相环电路的第一种结构示意图。如图3所示，锁相环电路包括电压电流转换器11和环形振荡器12。其中，电压电流转换器11包括第一运算放大器OPA1、第二运算放大器OPA2、第一开关S1、第二开关S2以及第一电阻R1。其中，第一运算放大器OPA1的反相输入端用于接收电压控制信号，第一运算放大器OPA1的同相输入端连接第一电阻R1的第一连接端和第一开关S1的第一连接端，第一电阻R1的第二连接端连接第二运算放大器OPA2的输出端，第二运算放大器OPA2的同相输入端用于接入参考电压Vref，第二运算放大器OPA2的反相输入端连接第二运算放大器OPA2的输出端，第一运算放大器OPA1的输出端连接第一开关S1的第二连接端和第二开关S2的第一连接端，第一开关S1的第三连接端用于连接第一电源VCC1，第二开关S2的第二连接端用于连接第二电源VCC2，第二开关S2的第三连接端连接环形振荡器12。 [0037] 示例性的，第一开关S1和第二开关S2均为PMOS晶体管，第一开关S1的第一连接端、第二连接端和第三连接端分别是第一开关S1的漏极、栅极和源极。第二开关S2的第一连接端、第二连接端和第三连接端分别是第一开关S1的栅极、源极和漏极。 [0038] 电压电流转换器11可以用于接收电压控制信号，并根据电压控制信号向环形振荡器12输出电流控制信号。进一步地，环形振荡器12可以用于根据电流控制信号输出第一时钟信号。其中，第一时钟信号的振荡频率与电流控制信号的电流成正相关，即当电流控制信号的电流ICTRL增大时，第一时钟信号的振荡频率也会增大。可以理解的是，通过调节参考电压Vref的电压大小，调整第一电阻R1的电阻电压的范围，进而改变电流控制信号的电流ICTRL范围，从而得到更宽电流范围的电流控制信号。环形振荡器12可以基于更宽电流范围的电流控制信号输出振荡频率范围更宽的第一时钟信号，以满足锁相环电路的不同振荡频率需求，适用性更强。 [0039] 在一种实施例中，参考电压Vref由电压控制信号和环形振荡器12需求的最大振荡频率与最小振荡频率的比值决定。应当理解，电压电流转换器11的最大输出电流与最小输出电流的比值开方后与环形振荡器12需求的最大振荡频率与最小振荡频率的比值相等，示例性的，当最大输出电流与最小输出电流的比值为4时，最大振荡频率与最小振荡频率的比值为2。并且，电压控制信号可以决定电流控制信号的电流大小，因此可以通过电压控制信号的电压VCTRL和环形振荡器12需求的最大振荡频率与最小振荡频率的比值来灵活调整参考电压Vref大小，进一步改变第一电阻R1的电阻电压的范围，进而调整电流控制信号的电流范围，从而调整环形振荡器12的振荡频率范围。 [0040] 在本申请实施例中，可以通过改变第二运算放大器OPA2的同相输入端接入的参考电压Vref的大小来调整第一电阻R1的电阻电压的范围，从而得到更宽电流范围的电流控制信号，进而得到振荡频率范围更宽的第一时钟信号，以满足锁相环电路的不同振荡频率需求，适用性更强。 [0041] 参见图4，图4为本申请提供的锁相环电路的第二种结构示意图。如图4所示，还包括鉴频鉴相器13和电荷泵14。其中，鉴频鉴相器13的第一输入端用于接入参考时钟信号Fref，鉴频鉴相器13的第一输出端连接电荷泵14的第一输入端，鉴频鉴相器13的第二输出端连接电荷泵14的第二输入端，电荷泵14的输出端连接第一运算放大器OPA1的反相输入端，第二开关S2的第三连接端连接环形振荡器12，环形振荡器12连接鉴频鉴相器13的第二输入端。 [0042] 鉴频鉴相器13用于根据参考时钟信号Fref和第二时钟信号CLK2，向电荷泵14输出超前相位差信号UP和滞后相位差信号DN。第二时钟信号CLK2由环形振荡器12输出的第三时钟信号决定。示例性的，第二时钟信号CLK2与第三时钟信号为同一时钟信号，第三时钟信号的输出时间点在第一时钟信号CLK1的输出时间点之前。电荷泵14用于根据超前相位差信号UP和滞后相位差信号DN向电压电流转换器11输出电压控制信号。 [0043] 具体实现中，鉴频鉴相器13的第一输入端用于接入参考时钟信号Fref，鉴频鉴相器13的第二输入端可以接收第二时钟信号CLK2，鉴频鉴相器13基于参考时钟信号Fref与第二时钟信号CLK2之间的相位差，向输出电荷泵14输出超前相位差信号UP和滞后相位差信号DN。 [0044] 在一种实施例中，当第二时钟信号CLK2滞后于参考时钟信号Fref时，超前相位差信号UP为逻辑高电平，滞后相位差信号DN逻辑低电平。此时，对电荷泵14充电，电荷泵14控制电压控制信号的电压VCTRL变高，电荷泵14向电压电流转换器11输出电压控制信号。由于电压控制信号的电压VCTRL变高，电压电流转换器11向环形振荡器12输出的电流控制信号的电流ICTRL也变高，以使环形振荡器12输出的第一时钟信号CLK1的振荡频率变高。此时，第一时钟信号CLK1与参考时钟信号Fref具有相同的振荡频率。 [0045] 在一种实施例中，当第二时钟信号CLK2超前于参考时钟信号Fref时，超前相位差信号UP为逻辑低电平，滞后相位差信号DN逻辑高电平。此时，对电荷泵14放电，电荷泵14控制电压控制信号的电压VCTRL变低，电荷泵14向电压电流转换器11输出电压控制信号。由于电压控制信号的电压VCTRL变低，电压电流转换器11向环形振荡器12输出的电流控制信号的电流ICTRL也减小，以使环形振荡器12输出的第一时钟信号CLK1的振荡频率变低。此时，第一时钟信号CLK1与参考时钟信号Fref具有相同的振荡频率。 [0046] 在一种实施例中，当第二时钟信号CLK2与参考时钟信号Fref的相位匹配时，超前相位差信号UP与滞后相位差信号DN都不会被确立为逻辑高电平。 [0047] 电荷泵14可以根据滞后相位差信号DN和超前相位差信号UP向电压电流转换器11输出电压控制信号，即电荷泵14向第一运算放大器OPA1的反相输入端输出电压控制信号。通过环形振荡器12需求的最大振荡频率与最小振荡频率的比值调整电压电流转换器11中接入第二运算放大器OPA2同相输入端的参考电压Vref，使电压电流转换器11向环形振荡器 12输出满足环形振荡器12需求的电流控制信号，进而使环形振荡器12向负载输出第一时钟信号CLK1。其中，第一时钟信号CLK1的振荡频率与电流控制信号的电流ICTRL成正相关，即当电流控制信号的电流ICTRL增大时，第一时钟信号CLK1的振荡频率也增大。 [0048] 在本申请实施例中，通过环形振荡器12需求的最大振荡频率与最小振荡频率的比值和电压控制信号调整电压电流转换器11中接入第二运算放大器OPA2同相输入端的参考电压Vref，可以增大第一电阻R1的电阻电压的范围，从而使电流控制信号的电流ICTRL的范围增大，进一步，向环形振荡器12输出满足环形振荡器12需求的电流控制信号，通过控制电流控制信号的电流ICTRL的大小，进而控制环形振荡器12的振荡频率，从而使环形振荡器12向负载输出第一时钟信号CLK1。采用本申请，可以得到振荡频率范围更宽的时钟信号，以满足对不同振荡频率的需求，适用性强。 [0049] 参见图5，图5为本申请提供的锁相环电路的第三种结构示意图。如图5所示，锁相环电路还包括分频器15。其中，环形振荡器12连接分频器15的输入端，分频器15的输出端连接鉴频鉴相器13的第二输入端。分频器15用于根据第三时钟信号CLK3向鉴频鉴相器13输出第二时钟信号CLK2。具体实现中，分频器15可以对环形振荡器12输出的第三时钟信号CLK3进行分频处理得到第二时钟信号CLK2，将第二时钟信号CLK2输出至鉴频鉴相器13。在理想状态下，鉴频鉴相器13输入端的参考时钟信号Fref和第二时钟信号CLK2之间保持相位差为零，即参考时钟信号Fref和第二时钟信号CLK2的振荡频率一致，进而使环形振荡器12输出的第一时钟信号CLK1的振荡频率与参考时钟信号Fref的振荡频率一致，适用性强。 [0050] 参见图6，图6为本申请提供的锁相环电路的第四种结构示意图。如图6所示，锁相环电路还包括滤波器16。滤波器16设置在电荷泵14和电压电流转换器11之间。其中，滤波器16用于对电压控制信号进行滤波处理。其中，滤波器16可以为具有滤除噪声的滤波电路，可以包括电容滤波电路、电感滤波电路、RC滤波电路、LC滤波电路以及有源滤波电路中的一种电路。滤波器16可以滤除掉电荷泵14输出的电压控制信号中的高频成分和噪声分量，向第一运算放大器OPA1输出一个更加平缓的电压控制信号。 [0051] 示例性的，滤波器16可以是环路滤波器，具体如图7所示，滤波器16包括第二电阻R2、第一电容C1以及第二电容C2。其中，第二电阻R2的第一连接端连接第一电容C1的第一连接端，第二电阻R2的第二连接端连接第二电容C2的第一连接端，第一电容C1的第二连接端和第二电容C2的第二连接端接地。 [0052] 在本申请实施例中，通过调节参考电压Vref的大小来增大第一电阻R1的电阻电压的范围，从而增大电流控制信号的电流ICTRL范围，进而得到一个与参考时钟信号Fref具有相同的振荡频率且振荡频率范围更大的第一时钟信号CLK1，以满足负载对不同振荡频率的时钟信号的需求，适用性强。 [0053] 参见图8，图8为本申请提供的时钟产生电路的结构示意图。如图8所示，时钟产生电路2包括晶振21和锁相环电路22。其中，晶振21用于向锁相环电路22输出参考时钟信号Fref，如图7所示的参考时钟信号Fref。其中，锁相环电路22的工作过程具体可参见上述图3至图7对应的实施例，在此不过多赘述。 [0054] 参见图9，图9为本申请提供的集成芯片的结构示意图。如图9所示，集成芯片3包括锁相环电路22和数字电路31。其中，锁相环电路22用于向数字电路31输出第一时钟信号CLK1，从而驱动数字电路31工作。 [0055] 需要说明的是，上述术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。可以理解的是，图2至图7对应的示例仅用于解释本申请实施例，不应构成限定，在可选方式中，图2至图7还可以有其他实现方式，例如可以将图7中的P型晶体管换为N型晶体管等，在此不再列举。 [0056] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。 |
||||||
QQ群二维码
意见反馈
意见反馈