相位频率误差处理

申请号 CN202280029531.6 申请日 2022-04-19 公开(公告)号 CN117730492A 公开(公告)日 2024-03-19
申请人 美高森美半导体无限责任公司; 发明人 李希昊; T·哈达德;
摘要 一个或多个示例整体涉及 相位 和 频率 误差处理。一种装置包括相位路径和频率路径。该相位路径处理网络 节点 之间的通信的相位误差。该相位路径包括闭环反馈环路 控制器 。该频率路径处理该网络节点之间的通信的频率误差。该频率路径与该相位路径分开。一种处理相位误差和频率误差的方法包括:选择第一数据包用于相位处理;针对相位误差处理该第一数据包;选择第二数据包用于频率处理;以及独立于对该第一数据包的该处理,针对频率误差处理该第二数据包。
权利要求

1.一种装置,包括:
用于处理网络节点之间的通信的相位误差的相位路径,所述相位路径包括闭环反馈环路控制器;和
用于处理所述网络节点之间的所述通信的频率误差的频率路径,所述频率路径与所述相位路径分开。
2.根据权利要求1所述的装置,其中所述装置的相位带宽独立于所述装置的频率带宽。
3.根据权利要求2所述的装置,其中所述相位带宽和所述频率带宽是能够编程的。
4.根据权利要求1所述的装置,其中所述频率路径用于处理前向数据包流、反向数据包流或来自所述前向数据包流和所述反向数据包流的组合相位数据中的一者。
5.根据权利要求4所述的装置,其中响应于所述前向数据包流和所述反向数据包流的噪声平,所述前向数据包流、所述反向数据包流或所述组合相位数据中的所述一者能够被选择以由所述频率路径处理。
6.根据权利要求1所述的装置,其中所述相位路径包括相位斜率限制器。
7.根据权利要求1所述的装置,其中所述频率路径包括频率变化限制器。
8.根据权利要求1所述的装置,其中所述闭环反馈环路控制器包括闭环相环路(PLL)控制器。
9.根据权利要求8所述的装置,其中所述闭环PLL控制器没有积分部分。
10.根据权利要求1所述的装置,其中所述频率路径包括开环频率估计器。
11.根据权利要求10所述的装置,其中所述开环频率估计器实现为开环低通滤波器,以使得能够进行多路径监测。
12.根据权利要求1所述的装置,其中与所述频率路径并行的所述相位路径的总带宽是所述相位路径的相位带宽和所述频率路径的频率带宽中较大的一者。
13.根据权利要求1所述的装置,其中与所述频率路径并行的所述相位路径的总阻尼系数是所述相位路径的相位带宽与所述频率路径的频率带宽的比率。
14.一种处理相位误差和频率误差的方法,所述方法包括:
选择第一数据包用于相位处理;
针对所述相位误差处理所述第一数据包;
选择第二数据包用于频率处理;以及
独立于对所述第一数据包的所述处理,针对所述频率误差处理所述第二数据包。
15.根据权利要求14所述的方法,其中选择第一数据包用于相位处理包括利用先前的相位调整和先前的频率调整补偿所述第一数据包的相位值。
16.根据权利要求14所述的方法,其中选择第二数据包用于频率处理包括利用先前的相位调整和先前的频率调整补偿所述第二数据包的相位值。
17.根据权利要求14所述的方法,其中处理所述第二数据包包括利用开环低通滤波器过滤所述第二数据包。
18.根据权利要求14所述的方法,其中选择所述第一数据包用于所述相位处理包括响应于最小传输时间来选择所述第一数据包。
19.根据权利要求14所述的方法,其中选择所述第二数据包用于所述频率处理包括响应于最小传输时间或平均传输时间中的一者来选择所述第二数据包。
20.一种装置,包括:
网络节点的网络接口终端,所述网络接口终端用于向和从一个或多个其他网络节点传递和接收通信数据包;和
处理电路,所述处理电路用于:
通过闭环锁相环路(PLL)控制器处理在所述网络节点与所述一个或多个其他网络节点之间通信的所述通信数据包的相位误差;以及
独立于所述闭环PLL控制器处理在所述网络节点与所述一个或多个其他网络节点之间通信的所述通信数据包的频率误差。
21.根据权利要求20所述的装置,其中所述处理电路用于使用开环频率估计器来处理所述频率误差。

说明书全文

相位频率误差处理

[0001] 相关专利申请的交叉引用
[0002] 本申请根据35U.S.C.§119(e)规定要求2021年4月19日提交的名称为“MULTI‑PATH INTEGRATED PHASE AND FREQUENCY PHASE LOCKED LOOP ARCHITECTURE AND RELATED SYSTEMS,METHODS,AND DEVICES”的美国临时专利申请63/201,227号的权益,该美国临时专利申请的全部公开内容据此以引用方式并入本文。

技术领域

[0003] 本公开整体涉及用于在网络节点之间通信的数据包的独立相位和频率处理。

背景技术

[0004] 精确时间协议(PTP)是一项由电气与电子工程师协会(IEEE)制定的网络定时技术,其规范编号为IEEE 1588。IEEE 1588数据包定时系统使用以太网数据包来计算双向(前向和反向)传输时间。前向路径和反向路径可组合,以获取服务器‑客户端相位误差。附图说明
[0005] 虽然本公开以特别指出并清楚地要求保护具体示例的权利要求书作为结尾,但当结合附图阅读时,通过以下描述可更容易地确定本公开范围内的示例的各种特征和优点,在附图中:
[0006] 图1是根据各种示例的数据包定时系统的框图
[0007] 图2是根据各种示例的网络节点与一个或多个其他网络节点通信的框图;
[0008] 图3是根据各种示例的多路径集成相位和频率恢复系统的框图;
[0009] 图4是多路径集成相位和频率恢复系统的框图,其可以是图3的多路径集成相位和频率恢复系统的示例;
[0010] 图5是根据各种示例示出处理相位误差和频率误差的方法的流程图
[0011] 图6是根据各种示例示出处理相位误差和频率误差的方法的流程图;并且[0012] 图7是在各种示例中可用于实现本文所公开的各种功能、操作、动作、过程或方法的电路的框图。

具体实施方式

[0013] 在以下具体实施方式中,参考了形成本公开的一部分的附图,并且在附图中以举例的方式示出了可实践本公开的特定示例。充分详细地描述了这些示例,以使本领域的普通技术人员能够实践本公开。然而,可利用本文已启用的其他示例,并且可在不脱离本公开的范围的情况下进行结构、材料和流程变化。
[0014] 本文所呈现的图示并不旨在为任何特定方法、系统、设备或结构的实际视图,而仅仅是用于描述本公开的示例的理想化表示。在一些情况下,为了读者的方便,各附图中的类似结构或部件可保持相同或相似的编号;然而,编号的相似性并不一定意味着结构或部件在尺寸、组成、构造或任何其他属性方面是相同的。
[0015] 以下描述可以包括示例以帮助本领域的普通技术人员实践本发明所公开的示例。术语“示例性”、“比如”和“例如”的使用意味着相关描述是说明性的,并且虽然本公开的范围旨在涵盖示例和法律等同形式,但使用此类术语并不旨在将示例或本公开的范围限制于指定的部件、步骤、特征、功能等。
[0016] 应当容易理解,如本文一般所述并且在附图中示出的示例的部件可被布置和设计成多种不同的配置。因此,对各种示例的以下描述并不旨在限制本公开的范围,而是仅代表各种示例。虽然这些示例的各个方面可在附图中给出,但附图未必按比例绘制,除非特别指明。
[0017] 此外,所示出和描述的特定实施方式仅为示例,并且不应理解为实施本公开的唯一方式,除非本文另外指明。元件、电路和功能可以框图形式示出,以便不以不必要的细节模糊本公开。相反,所示出和描述的特定实施方式仅为示例性的,并且不应理解为实施本公开的唯一方式,除非本文另外指明。另外,定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是,本公开可通过许多其他分区解决方案来实践。在大多数情况下,已省略了关于定时考虑等的细节,其中此类细节不需要获得本公开的完全理解,并且在相关领域的普通技术人员的能范围内。
[0018] 本领域的普通技术人员将会理解,可使用多种不同技术和技法中的任何一者来表示信息和信号。为了清晰地呈现和描述,一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解,信号可表示信号总线,其中总线可具有多种位宽度,并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。
[0019] 结合本文所公开的示例描述的各种示例性逻辑块、模块和电路可以用通用处理器、专用处理器、数字信号处理器(DSP)、集成电路(IC)、专用集成电路(ASIC)、现场可编程阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑部件、分立硬件部件或设计成实施本文所描述的功能的其任何组合来实现或实施。通用处理器(在本文中也可称为主机处理器或仅称为主机)可以是微处理器,但在替代方案中,处理器可以是任何常规处理器、控制器微控制器或状态机。处理器也可实现为计算设备的组合,诸如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器或任何其他此类配置。在通用计算机被编程为执行与本公开的示例相关的计算指令(例如,软件代码)时,包括处理器的通用计算机被认为是专用计算机。
[0020] 示例可以根据被描绘为流程图、流程示意图、结构图或框图的过程来描述。虽然流程图可将可操作动作描述为连续过程,但是这些动作中的许多动作可按照另一序列、并行地或基本上同时地执行。此外,可重新安排动作的顺序。本文中的过程可对应于方法、线程、函数、过程(procedure)、子例程、子程序、其他结构或它们的组合。此外,本文公开的方法可通过硬件、软件或这两者来实施。如果在软件中实现,这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者,该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。
[0021] 本文中使用诸如“第一”、“第二”等称呼的对元件的任何引用并不限制那些元件的数量或顺序,除非明确说明了这种限制。相反,这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此,提及第一元件和第二元件并不意味着在那里只能采用两个元件,或者第一元件必须以某种方式在第二元件之前。此外,除非另外指明,一组元件可包括一个或多个元件。
[0022] 如本文所用,提及给定参数、属性或条件时的术语“大体上”是指并且包括在一定程度上本领域的普通技术人员将理解在具有较小差异的情况下(诸如,例如,在可接受的制造公差内)达到给定的参数、属性或条件。以举例的方式,取决于基本上满足的具体参数、属性或条件,参数、属性或条件可至少满足90%、至少满足95%、或甚至至少满足99%。
[0023] IEEE 1588数据包定时系统对网络节点之间的模拟时钟信号执行相位和频率恢复。符合IEEE 1588标准的一种方法是提供半导体器件和软件算法包,以用于实现IEEE 1588数据包定时系统。IEEE 1588软件包可实现各种相位或频率恢复算法。此类算法的部件包括具有特定目标性能要求的滤波器和环路控制器。
[0024] 使用组合路径相位误差数据来进行相位对准的典型比例加积分相环路(PLL)模型可用于执行相位和频率恢复。在这种情况下,相位对准意味着频率对准。比例加积分PLL模型可在主比例加积分环路滤波器之前或之后搭配附加滤波器。此类比例加积分PLL模型可包括两种主要算法类型,即GROUP_1算法类型和GROUP_2算法类型。GROUP_1算法类型实现单独的相位和频率恢复。在这种情况下,频率恢复可由基于卡尔曼滤波器的估计器执行。相位恢复可由非固定速率单元执行。该算法能够在存在网络数据包延迟变化的情况下提供可接受的漂移生成结果。然而,该算法的一个不足之处在于,在为固定带宽和增益峰值度量提供适当的漂移传递行为方面存在挑战。
[0025] GROUP_2算法类型实现标准PLL控制环路。该算法可在相对较高的带宽下提供标准PLL漂移传递行为。然而,该算法类型的一个不足之处在于,在存在网络数据包延迟变化的情况下,生成漂移的性能相对较差。
[0026] 本文所公开的一个或多个示例减少了GROUP_1和GROUP_2算法类型的缺点,同时利用这两种方法的优点。本文所公开的一个或多个示例至少部分地基于带宽和增益峰值强制性要求,提供了定义明确的漂移传递特性。本文所公开的一个或多个示例同时在存在网络数据包延迟变化的情况下提供良好的漂移生成结果。本文所公开的一个或多个示例有助于满足规定的国际电信联盟(ITU)定时标准(G.8273.4),并减少总体维护要求。
[0027] 在本文所公开的各种示例中,可使用对相位和频率信息进行单独处理的集成相位和频率恢复方法。本文公开了一种新架构,该新架构用于在数据包定时系统中进行单独的和同时的相位与频率对准。该新架构可通过编程使其具有与传统PLL相似的输入输出响应,但其内部实施方式却有显著不同,从而具有若干有利特性。
[0028] 本文所公开的一个或多个示例同时提供对传递函数特性(带宽和增益峰值)的完全控制,并提供对数据包延迟变化和振荡器噪声源(时间误差)的智能过滤。此外,本文所公开的一个或多个示例改进了相位斜率和频率变化限制器、具有无中断切换的活动和非活动操作模式、基于相位和频率信息的状态报告、以及至少部分地基于相位和频率信息的状态机转换。
[0029] 本文所公开的一个或多个示例包括两个单独的低通滤波器,一个用于相位数据,另一个用于频率数据。本文所公开的一个或多个示例为相位数据路径和频率数据路径分开了数据包选择块。相位低通滤波器是闭环的,是一种没有积分部分的锁相环路实施方式。频率低通滤波器是准开环的,是一种无限脉冲响应(IIR)低通滤波器。数字锁相环路(DPLL)由带宽和阻尼系数(例如,国际电信联盟(ITU)标准规定的模型,但不受限制)定义,并确定‑3dB频率和增益峰值。本文所公开的一个或多个示例的传递函数可与标准锁相环路(PLL)的传递函数相同。作为非限制性示例,DPLL带宽可与相位低通滤波器或频率低通滤波器的带宽基本相同,以较高者为准。另外,DPLL阻尼可与相位低通滤波器与频率低通滤波器带宽之间的比率基本相同。从输入输出的度来看,本文提出的架构可能具有标准PLL响应,但其内部可能与标准PLL非常不同。
[0030] 本文所公开的是一种用于相位和频率恢复的集成解决方案,该集成解决方案包括用于OFM和频率数据的单独闭环和准开环滤波器。在一个或多个示例中,相位和频率恢复架构包括对相位(OFM)和频率数据的单独处理。此类相位和频率恢复架构与仅使用OFM数据的标准比例加积分PLL具有基本相同的输入输出响应(时域和频域),但其内部与标准比例加积分PLL不同。
[0031] 在一个或多个示例中,可编程路径可包括独立的相位和频率带宽。与标准PLL不同,终端系统可能是相位或频率主导的。
[0032] 在一个或多个示例中,架构允许根据数据包延迟变化(PDV)模式的要求,对相位和频率路径进行单独的性能优化。频率路径可只使用前向数据包流或反向数据包流,而不是组合OFM数据,以提高准确性。
[0033] 在各种示例中,单独的相位和频率处理允许直观地实现相位斜率和频率斜率限制器,这与传统的PLL不同,传统的PLL由于稳定性和性能问题而不允许此类功能。
[0034] 图1是根据各种示例的数据包定时系统100的框图。数据包定时系统100包括服务器节点102和客户端节点112。客户端节点112包括相位检测器104(例如,执行IEEE 1588规定的操作的相位检测器)和数字锁相环路设备(DPLL设备106)。数据包定时系统100的噪声源包括数据包延迟变化108和本地振荡器110。数据包定时系统100可包括附加元件(未示出),以创建完整的IEEE 1588系统。DPLL设备106可用于物理验证。
[0035] 本地振荡器110是以时变随机频率偏移形式存在的噪声源。本地振荡器110的特征在于记录和生成文件库。本地振荡器110将通过GROUP_4算法(国际电信和电话咨询委员会的ITU第4组压缩算法,如本公开的发明人目前所考虑或预期的)进行补偿。
[0036] 数据包延迟变化108是以前向和反向路径时变延迟形式存在的噪声源。数据包延迟变化108的特征在于记录和生成文件库。数据包延迟变化108将通过GROUP_4算法进行补偿。
[0037] 在一个或多个示例中,数据包定时系统100的性能要求可在ITU定时标准的规范中定义。ITU定时标准中通常规定了两大类要求:漂移传递和漂移生成。漂移传递对网络节点之间的测量频域响应设定了带宽和增益峰值要求。漂移生成设定了存在网络和系统噪声的情况下的时间误差(TE)和时间间隔误差(TIE)限制。噪声源包括网络PDV和振荡器漂移。
[0038] 本公开的发明人预计,某些ITU定时标准对漂移传递和漂移生成两者都有具体要求。作为非限制性示例,本公开的发明人预计即将推出的ITU标准G.8273.4将具有1毫赫兹‑3毫赫兹(mHz)带宽要求、小于0.1分贝(dB)的增益峰值要求以及小于1微秒(μs)的时间误差和时间间隔误差和提供的PDV模式要求。本文所公开的相位检测器104和DPLL设备106的一个或多个示例可满足或超过预期要求。特别考虑到要求可能会发生变化,一个或多个公开的相位检测器104和DPLL设备106示例可满足比本公开的发明人目前预期的更宽松或更严格的漂移传递和漂移生成要求。本公开的发明人预计,ITU标准G.8273.4将要求在存在网络数据包延迟变化和本地振荡器漂移的情况下满足漂移生成限制,并表现出可靠的明确定义且可测量的带宽和增益峰值行为。
[0039] 本文所公开的一个或多个示例可通过分开处理相位和频率信息,改进由比例+积分控制器实现的锁相环路的环路控制器。本公开内容的发明人所熟知的传统环路控制器是闭环的,根据相位误差数据运行,并且其整体响应由闭环带宽和增益峰值定义。本文所公开的一个或多个示例采用标准闭环PLL环路控制器来处理相位误差,该标准闭环PLL环路控制器实现了闭环低通滤波器。本文所公开的一个或多个示例采用实现为单独低通滤波器的开环频率估计器来处理频率误差。相位输入数据和频率输入数据两者都具有用于输入数据的单独预滤波器。该架构的整体频率响应可通过分析得出。可表明,通过设定相位和频率路径低通滤波器频率,可完全控制该系统的整体带宽和增益峰值特性。
[0040] 图2是根据各种示例的网络节点200与一个或多个其他网络节点216通信的框图。网络节点200可以是图1中示出的客户端节点112的示例。网络节点200包括网络接口终端
214和处理电路220。处理电路220包括相位检测器248,该相位检测器可以是图1的相位检测器104的示例。处理电路220还包括频率路径204和相位路径202,该频率路径和该相位路径是图1的DPLL设备106的部分的示例。开环频率估计器210包括数据包收集器、选择器和组合逻辑234的一部分、开环频率估计器210和频率变化限制器212。相位路径202包括数据包收集器、选择器和组合逻辑234的另一部分、闭环反馈环路控制器206和相位斜率限制器208。
[0041] 包括前向数据包流226和反向数据包流228的通信数据包218在该一个或多个其他网络节点216与网络节点200之间进行通信。前向数据包流226从该一个或多个其他网络节点216传送到网络节点200的网络接口终端214。反向数据包流228从网络节点200的网络接口终端214传送到该一个或多个其他网络节点216。换言之,网络接口终端214向和从该一个或多个其他网络节点216传递和接收通信数据包218。
[0042] 相位检测器248确定通信数据包218的传输时间250(例如,分别对应于前向数据包流226和反向数据包流228的数据包的前向传输时间和反向传输时间)。前向传输时间是前向数据包流226的数据包从该一个或多个其他网络节点216中的一个网络节点传输到网络节点200的传输时间。反向传输时间是反向数据包流228的数据包从网络节点200传输到该一个或多个其他网络节点216中的一个网络节点的传输时间。相位检测器248将传输时间250和通信数据包218提供给数据包收集器、选择器和组合逻辑234。
[0043] 数据包收集器、选择器和组合逻辑234选择第一数据包236用于频率处理,并确定对应于第一数据包236的频率误差238。数据包收集器、选择器和组合逻辑234将236和频率误差238提供给开环频率估计器210用于进行处理。数据包收集器、选择器和组合逻辑234还选择第二数据包240用于相位处理,并确定对应于第二数据包240的相位误差242。数据包收集器、选择器和组合逻辑234将第二数据包240和相位误差242提供给闭环反馈环路控制器206。
[0044] 处理电路220通过闭环反馈环路控制器206(例如闭环锁相环路(PLL)控制器)处理在网络节点200与该一个或多个其他网络节点216之间通信的通信数据包218的相位误差242。例如,处理电路220包括相位路径202,该相位路径用于处理在网络节点200与该一个或多个其他网络节点216之间通信的相位误差242,以生成相位调整246,该相位调整可受相位斜率限制器208的限制。在一些示例中,闭环反馈环路控制器206(例如闭环PLL控制器)可实现为闭环低通滤波器。在开环频率估计器210包括闭环PLL控制器的示例中,闭环PLL控制器可没有积分部分。
[0045] 处理电路220还独立于闭环反馈环路控制器206处理在网络节点200与该一个或多个其他网络节点216之间通信的通信数据包218的频率误差238。例如,处理电路220包括频率路径204,该频率路径用于处理网络节点与该一个或多个其他网络节点216之间的通信的频率误差238。频率路径204与相位路径202分开。频率路径204包括开环频率估计器210(例如开环低通滤波器)。处理电路220可使用开环频率估计器210来处理频率误差238以生成频率调整244,该频率调整受频率变化限制器212的限制。在一些示例中,频率路径204可只处理前向数据包流226、反向数据包流228或来自前向数据包流226和反向数据包流228的组合相位数据中的一者。响应于前向数据包流226和反向数据包流228的噪声平,前向数据包流226、反向数据包流228或组合相位数据中的仅一者能够被选择以由频率路径204处理。
[0046] 开环频率估计器210实现为开环低通滤波器,以使得能够进行多路径监测。作为非限制性示例,作为开环频率估计器210运行的开环低通滤波器的多个实例可并行使用,每个实例用于监测通往该一个或多个其他网络节点216中不同节点的不同通信路径。在一些示例中,这些不同开环低通滤波器的频率带宽224可彼此不同。
[0047] 在一些示例中,频率路径204和相位路径202可使用彼此独立运行的单独软件算法来实现。在一些示例中,频率路径204和相位路径202可使用硬件元件(例如逻辑电路、其他电路,但不限于此)来实现。在一些示例中,频率路径204和相位路径202可使用软件和硬件元件的组合来实现。
[0048] 在一些示例中,相位路径202包括相位斜率限制器208,频率路径204包括频率变化限制器212。相位斜率限制器208和频率变化限制器212可限制频率路径204和相位路径202的输出信号的相位斜率和频率变化,使其在可接收输出信号的其他设备的输入终端的规定范围内。
[0049] 频率路径204可具有与之相关联的频率带宽224。另外,相位路径202可能具有与之相关联的相位带宽222。在一些示例中,频率带宽224可与相位带宽222不同。在一些示例中,相位带宽222和频率带宽224是能够编程的。作为非限制性示例,开环频率估计器210和闭环反馈环路控制器206各自的传递函数的截止频率(例如3dB衰减频率)可内置到开环频率估计器210和闭环反馈环路控制器206中。
[0050] 在一些示例中,与频率路径204并行的相位路径202的总带宽230是相位路径202的相位带宽222和频率路径204的频率带宽224中较大的一者。在一些示例中,与频率路径204并行的相位路径202的总阻尼系数232是相位路径202的相位带宽222与频率路径204的频率带宽224的比率。
[0051] 频率调整244和相位调整246可组合,以生成总调整(例如,图3的输出信号336),如将参考图3和图4更详细地讨论的。
[0052] 图3是根据各种示例的多路径集成相位和频率恢复系统300的框图。多路径集成相位和频率恢复系统300可以是图1的网络节点200的示例。多路径集成相位和频率恢复系统300包括闭环路径和开环路径与数据包过滤的组合。具体地,多路径集成相位和频率恢复系统300包括为开环路径的频率路径306(例如,软件频率路径、硬件频率路径或其组合)和为闭环路径的相位路径308(软件相位路径、硬件相位路径或其组合)。频率路径306包括数据包收集器和选择器316、318、路径选择和组合逻辑324、开环低通滤波器326以及频率变化限制器328。相位路径308包括数据包收集器和选择器320、322,
[0053] 多路径集成相位和频率恢复系统300还包括相位检测器304和积分器334(例如,数控振荡器(NCO))。相位检测器(例如,执行IEEE 1588规定的操作的相位检测器)从输入参考信号310确定数据包(例如,图2的通信数据包218)的前向传输时间312和反向传输时间314。输入参考信号310可包括前向数据包流(例如,图2的前向数据包流226)和反向数据包流(例如,图2的反向数据包流228)。前向传输时间312是前向数据包流的数据包从其他网络节点(例如,图2的该一个或多个其他网络节点216中的一个网络节点)传输到包括多路径集成相位和频率恢复系统300的网络节点(例如,图2的网络节点200)的传输时间。反向传输时间
314是反向数据包流从该网络节点传输到其他网络节点的传输时间。相位检测器304将前向传输时间312和前向数据包流提供给(频率路径306中的)数据包收集器和选择器316以及(相位路径308中的)数据包收集器和选择器320。相位检测器304还将反向传输时间314和反向数据包流提供给(频率路径306中的)数据包收集器和选择器318以及(相位路径308中的)数据包收集器和选择器322。
[0054] 数据包收集器和选择器316、318、320和322选择数据包用于进一步处理。例如,数据包收集器和选择器316从输入参考信号310的前向数据包流的数据包中选择用于频率处理。另外,数据包收集器和选择器318从输入参考信号310的反向数据包流的数据包中选择用于频率处理。数据包收集器和选择器316以及数据包收集器和选择器318将它们相应的所选数据包作为第一数据包344提供给路径选择和组合逻辑324。此外,数据包收集器和选择器320从输入参考信号310的前向数据包流的数据包中选择用于频率处理。此外,数据包收集器和选择器322从输入参考信号310的反向数据包流的数据包中选择用于相位处理。数据包收集器和选择器320以及数据包收集器和选择器322将它们相应的所选数据包作为第二数据包346提供给组合逻辑302。
[0055] 用于相位处理和频率处理的数据包选择涉及重要的考虑因素。对于相位路径数据包收集,相位值应利用先前的相位调整和先前的频率调整进行补偿,以获得真正的最小传输时间。因此,数据包收集器和选择器320以及数据包收集器和选择器322可利用先前的相位调整和先前的频率调整补偿第二数据包346的相位值。对于频率路径数据包收集,值还应利用先前的相位和频率路径调整进行补偿,以获得真正的最小传输时间。因此,数据包收集器和选择器316以及数据包收集器和选择器318可利用先前的相位调整和先前的频率调整补偿第一数据包344的相位值。
[0056] 在一些示例中,数据包收集器和选择器316、318可响应于最小传输时间(例如,前向传输时间312和反向传输时间314的最小值)或平均传输时间(例如,前向传输时间312和反向传输时间314的平均值)中的一者来选择第一数据包用于频率处理。在一些示例中,数据包收集器和选择器320、322可响应于最小传输时间(例如,前向传输时间312和反向传输时间314的最小值)来选择第二数据包346。
[0057] 路径选择和组合逻辑324响应于第一数据包344来生成频率误差342。频率误差342是输入参考信号310的频率与输出信号336的频率之间的差值。路径选择和组合逻辑324确定频率误差342基于第一数据包344中的哪一个(例如,对应于前向数据包流、反向数据包流或其组合的那些第一数据包)。因此,频率路径306用于处理前向数据包流、反向数据包流或来自前向数据包流和反向数据包流的组合相位数据中的仅一者。响应于前向数据包流和反向数据包流的噪声水平,前向数据包流、反向数据包流或组合相位数据中的仅一者能够被选择以由频率路径204处理。噪声水平对应于前向数据包流和反向数据包流的数据包上的延迟。路径选择和组合逻辑324将频率误差342提供给开环低通滤波器326。
[0058] 在相位路径308中,组合逻辑302确定相位误差340,该相位误差是输入参考信号310的相位与输出信号336的相位之间的差值。与频率路径306的路径选择和组合逻辑324(其在来自前向数据包流、反向数据包流和组合数据包的数据包之间选择以确定频率误差
342)不同,组合逻辑302组合来自前向数据包流和反向数据包流的第二数据包346以确定相位误差340。组合逻辑302将相位误差340提供给比例计算器330。
[0059] 开环低通滤波器326接收频率误差342,并且响应于频率误差342来确定由频率变化限制器328限制的频率调整348。在一些示例中,开环低通滤波器326可以是实现为开环频率估计器的开环频率估计器(例如,图2的开环频率估计器210)。反馈可最终影响开环低通滤波器326,因为反馈可从积分器334提供给相位检测器304。然而,开环低通滤波器326不是直接闭环的。开环低通滤波器326经由频率变化限制器328将频率调整348提供给积分器334。
[0060] 比例计算器330接收相位误差340,并且响应于相位误差340来确定由相位斜率限制器332限制的相位调整350。相位调整350可通过相位调整来提供,以补偿相位误差340。在一些示例中,比例计算器330可以是闭环PLL控制器。在一些示例中,比例计算器330可以是没有积分部分(例如,保留比例部分)的闭环PLL控制器。在一些示例中,比例计算器330可实现闭环低通滤波器。比例计算器330经由频率变化限制器328将相位调整350提供给积分器334。
[0061] 积分器334接收频率调整348和相位调整350,并且对频率调整348和相位调整350之和进行积分以生成为总调整的输出信号336。图3确认振荡器噪声338也将影响输出信号336(由被添加到积分器334处的频率调整348和相位调整350的振荡器噪声338示出)。该振荡器噪声338可来自用于对多路径集成相位和频率恢复系统300的各种电路元件进行计时的振荡器。输出信号336被反馈到相位检测器304,并且可被提供给其他电子设备。频率变化限制器328和相位斜率限制器332可响应于其他电子设备的输入终端处的频率变化限制来分别限制频率调整348和相位调整350的频率变化和相位斜率,以将输入终端处的信号保持在其他电子设备的可容忍限制内。
[0062] 多路径集成相位和频率恢复系统300还可包括相位路径308或频率路径306主导响应。相反,单独的PLL由相位路径闭环响应主导。通过得出多路径集成相位和频率恢复系统300的传递函数,标准PLL传递函数可由频率路径306与相位路径308的并行组合模仿,但频率路径306主导响应。频率路径306与相位路径308的并联组合的总传递函数可保持相同,但可被标记为与单独的PLL的相位路径闭环主导响应特性的显著内部偏离。
[0063] 多路径集成相位和频率恢复系统300包括多速率数据包收集速率和不同的数据包选择标准。不同的收集间隔和选择标准可用于相位路径308和频率路径306,从而改善(例如,优化)性能。频率路径306具有比相位路径308更多的优化选项。频率主导响应具有比相位主导响应更好的潜在性能。通过将相位路径主导响应或频率路径主导响应与闭环路径和开环路径的组合相组合来实现更好的漂移生成性能。
[0064] 前向数据包流和反向数据包流的时变分发可涉及智能数据包处理。
[0065] 与单独的PLL相比,多路径集成相位和频率恢复系统300具有基本上相同的带宽和增益峰值(它们都可通过G.8273.4要求)。可针对相等的带宽和数据包处理间隔来校准两种实施方式。多路径集成相位和频率恢复系统300与PLL相比的主要性能差异在于具有数据包延迟变化(PDV)噪声的漂移生成结果。为了示出,对于具有数据包处理的比例加积分PLL,最大时间间隔误差(MTIE)基本上可以是1051.3纳秒(ns),最大时间误差(TE)可以是1065.6ns,并且比例加积分PLL可不满足G.8273.4要求。相反,多路径集成相位和频率恢复系统300可具有778.1ns的MTIE、671.0ns的最大TE,并且可通过G.8273.4要求。
[0066] 此外,与单独的比例加积分PLL相比,多路径集成相位和频率恢复系统300可涉及使用分开的相位和频率数据的简化状态报告和传输实施方式。另外,多路径集成相位和频率恢复系统300可涉及用于相位和频率路径的简化相位斜率和频率斜率限制器实施方式。
[0067] 图4是多路径集成相位和频率恢复系统400的框图,其可以是图3的多路径集成相位和频率恢复系统300的示例。多路径集成相位和频率恢复系统400在某些方面包括比图3的多路径集成相位和频率恢复系统300更多的细节。例如,多路径集成相位和频率恢复系统400包括活动客户端402和非活动客户端404,它们中的每一者都包括其自己的相应频率路径436和相位路径438。
[0068] 活动客户端402和非活动客户端404中的每一者的频率路径436包括数据包收集器和处理器410、差值计算器412、前向低通滤波器414、反向低通滤波器416、路径选择器418和积分器420。数据包收集器和处理器410可收集由PTP服务器406提供的数据包。所收集的数据包可使用来自数控振荡器(DCO 422,其可以是图3的积分器334(NCO)的示例)和积分器420的反馈来进行补偿。因此,使用先前的相位调整和频率调整来补偿所收集的数据包。
[0069] 差值计算器412可计算所收集的数据包的传输时间(例如,前向传输时间和反向传输时间)。可使用前向低通滤波器414和反向低通滤波器416来过滤传输时间(例如,可使用前向低通滤波器414来过滤前向传输时间,并且可使用反向低通滤波器416来过滤反向传输时间)。路径选择器418可选择是否处理来自前向数据包流、反向数据包流或两者的频率误差,并且提供对应于前向数据包流、反向数据包流或两者中的所选一者的相位调整。在前向低通滤波器414的情况下,频率调整被提供为频率估计432。在活动客户端402的情况下,提供频率调整以与来自相位路径438的相位调整一起使用,以由DCO 422生成到物理层设备(PHY)的总相位调整424。来自用于对活动客户端402的电路计时的本地振荡器408的噪声可被添加到总相位调整424。
[0070] 活动客户端402和非活动客户端404中的每一者的相位路径438包括数据包收集器和处理器426以及相位计算器428。相位计算器428接收由先前的频率和相位调整补偿的数据包,并收集经补偿的数据包。为图3的比例计算器330的示例的相位计算器428可处理所收集的数据包的相位误差,并且生成相位调整。在非活动客户端404的情况下,相位调整可被提供为相位估计434。在活动客户端402的情况下,相位调整可由比例系数430处理并与频率调整聚合(例如,使用DCO 422)以生成总相位调整424。该总相位调整可被反馈以调整来自数据包收集器和处理器410以及数据包收集器和处理器426执行的数据包收集的新迭代的数据包。另外,相位调整一旦由比例系数430处理,就可被反馈到每个频率路径436的积分器420,并且用于补偿由数据包收集器和处理器410收集的数据包。
[0071] 作为非限制性示例,数据包收集器和处理器410、426可对输入到其中的数据进行降采样。作为特定非限制性示例,16赫兹(Hz)的输入数据可处理成0.1Hz数据流或0.01Hz数据流中的一者。该降采样可减少来自输入数据的噪声。因此,在此类示例中,与提供给数据包收集器和处理器410、426的输入信号相比,由数据包收集器和处理器410、426提供的输出数据可具有降低的速率。
[0072] 图5是根据各种示例示出处理相位误差和频率误差的方法500的流程图。在操作502处,方法500包括选择第一数据包用于相位处理。在操作504处,500包括针对相位误差处理第一数据包。在操作506处,方法500包括选择第二数据包用于频率处理。在操作508处,方法500包括独立于对第一数据包的处理,针对频率误差处理第二数据包。
[0073] 图6是根据各种示例示出处理相位误差和频率误差的方法600的流程图。在操作602处,方法600包括确定在网络节点与一个或多个其他网络节点之间通信的数据包的双向传输时间(例如,前向传输时间和反向传输时间)。在操作604处,方法600包括选择第一数据包用于相位处理。在一些示例中,在操作606处,选择第一数据包包括响应于最小传输时间来选择第一数据包。在一些示例中,在操作608处,选择第一数据包包括利用先前的相位调整和先前的频率调整补偿第一数据包的相位值。
[0074] 在操作610处,方法600包括针对相位误差处理第一数据包。在一些示例中,在操作612处,方法600包括使用闭环低通滤波器(例如,实现闭环低通滤波器的闭环PLL控制器)来过滤第一数据包。
[0075] 在操作614处,方法600包括选择第二数据包用于频率处理。在一些示例中,在操作616处,选择第二数据包包括响应于最小传输时间或平均传输时间中的一者来选择第二数据包。在一些示例中,在操作618处,选择第二数据包包括利用先前的相位调整和先前的频率调整补偿第二数据包的相位值。在操作620处,方法600包括独立于对第一数据包的处理,针对频率误差处理第二数据包。在一些示例中,针对频率误差处理第二数据包包括在操作
622处使用开环低通滤波器来过滤第二数据包。
[0076] 本领域技术人员将了解,本文所公开的一个或多个示例的功能元件(例如,功能、操作、动作、过程和/或方法)可在任何合适的硬件、软件、固件或其组合中实现。图6示出了本文所公开的功能元件的实施方式的非限制性示例。在各种示例中,本文所公开的功能元件的一些或所有部分可由专门制备(例如,编程)用于执行这些功能元件的硬件来执行。
[0077] 图7是在一些示例中可用于实现本文所公开的各种功能、操作、动作、过程或方法的电路700的框图。电路700包括能够操作地耦接到一个或多个数据存储设备(在本文中有时称为“存储装置704”)的一个或多个处理器702(在本文中有时称为“处理器702”)。存储装置704包括存储在其上的机器可执行代码706,并且处理器702包括逻辑电路708。机器可执行代码706包括描述可由逻辑电路708实现(例如,执行)的功能元件的信息。逻辑电路708适于实现(例如,执行)由机器可执行代码706描述的功能元件。当执行由机器可执行代码706描述的功能元件时,电路700应被视为用于执行本文所公开的功能元件的专用硬件。在各种示例中,处理器702可按顺序、同时地(例如,在一个或多个不同的硬件平台上)或在一个或多个并行过程流中执行由机器可执行代码706描述的功能元件。
[0078] 当由处理器702的逻辑电路708实现时,机器可执行代码706用于使处理器702适于执行本文所公开的一个或多个示例的操作。例如,机器可执行代码706可用于使处理器702适于执行图5的方法500或图6的方法600的至少一部分或全部。另外,机器可执行代码706可用于使处理器702适于执行针对图1的客户端节点112、图2的网络节点200、图3的多路径集成相位和频率恢复系统300或图4的多路径集成相位和频率恢复系统400所讨论的操作的至少一部分或全部。
[0079] 处理器702可包括通用处理器、专用处理器、中央处理单元(CPU)、微控制器、可编程逻辑控制器(PLC)、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑、分立硬件部件、其他可编程设备或它们的被设计成执行本文所公开的功能的任何组合。在包括处理器的通用计算机用于执行对应于与本公开的一个或多个示例相关的机器可执行代码706(例如,软件代码、固件代码、硬件描述)的功能元件时,该通用计算机被视为专用计算机。需注意,通用处理器(在本文中也可称为主机处理器或简称为主机)可以是微处理器,但在替代方案中,处理器702可包括任何常规处理器、控制器、微控制器或状态机。处理器702也可实现为计算设备的组合,诸如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器或任何其他此类配置。
[0080] 在各种示例中,存储装置704包括易失性数据存储装置(例如,随机存取存储器(RAM))、非易失性数据存储装置(例如,闪存存储器、硬盘驱动器、固态驱动器、可擦除可编程只读存储器(EPROM),但不限于此)。在各种示例中,处理器702和存储装置704可实现为单个设备(例如,半导体器件产品、片上系统(SOC),但不限于此)。在各种示例中,处理器702和存储装置704可实现为单独的设备。
[0081] 在各种示例中,机器可执行代码706可包括计算机可读指令(例如,软件代码、固件代码)。作为非限制性示例,计算机可读指令可由存储装置704存储、由处理器702直接访问,并且由处理器702使用至少逻辑电路708来执行。同样作为非限制性示例,计算机可读指令可存储在存储装置704上、传送到存储器设备(未示出)以供执行,并且由处理器702使用至少逻辑电路708来执行。因此,在各种示例中,逻辑电路708包括能够以电的方式配置的逻辑电路708。
[0082] 在各种示例中,机器可执行代码706可描述将在逻辑电路708中实现以执行功能元件的硬件(例如,电路)。该硬件可以从低级晶体管布局到高级描述语言的各种抽象级别中的任何一种进行描述。在高级抽象下,可以使用硬件描述语言(HDL),诸如IEEE标准硬件描TM TM述语言(HDL)。作为非限制性示例,可以使用Verilog 、SystemVerilog 或超大规模集成TM
(VLSI)硬件描述语言(VHDL )。
[0083] HDL描述可根据需要以多种其他抽象级别中的任一种转换成描述。作为非限制性示例,高级描述可被转换为逻辑级描述诸如寄存器传送语言(RTL)、门级(GL)描述、布局级描述或掩模级描述。作为非限制性示例,将由逻辑电路708的硬件逻辑电路(例如,门、触发器、寄存器,但不限于此)执行的微操作可在RTL中描述并且然后通过合成工具转换成GL描述,并且GL描述可通过安置和路由工具转换成布局级描述,该布局级描述对应于可编程逻辑设备的集成电路、分立栅极或晶体管逻辑、分立硬件部件或它们的组合的物理布局。因此,在各种示例中,机器可执行代码706可包括HDL、RTL、GL描述、掩模级描述、其他硬件描述或它们的任何组合。
[0084] 在机器可执行代码706包括硬件描述(以任何抽象级别)的一个或多个示例中,系统(未示出,但包括存储装置704)可实现由机器可执行代码706描述的硬件描述。作为非限制性示例,处理器702可包括可编程逻辑设备(例如,FPGA或PLC),并且逻辑电路708可以电的方式进行控制以将对应于硬件描述的电路实现到逻辑电路708中。同样作为非限制性示例,逻辑电路708可包括根据机器可执行代码706的硬件描述由制造系统(未示出,但包括存储装置704)制造的硬连线逻辑部件。
[0085] 无论机器可执行代码706包括计算机可读指令还是硬件描述,逻辑电路708都适于当实现机器可执行代码706的功能元件时执行由机器可执行代码706描述的功能元件。需注意,虽然硬件描述可能不直接描述功能元件,但硬件描述间接描述了由硬件描述所描述的硬件元件能够执行的功能元件。
[0086] 实施例
[0087] 以下是实施例的非穷举、非限制性列表。并非以下列出的实施例中的每个实施例均被清楚且单独地指示为可与下面列出的实施例以及上文讨论的实施例中的所有其他实施例组合。然而,意图是这些实施例可与所有其他实施例组合,除非对于本领域的普通技术人员来说显而易见的是这些实施例不可组合。
[0088] 实施例1:一种装置,包括:用于处理网络节点之间的通信的相位误差的相位路径,该相位路径包括闭环反馈环路控制器;和用于处理网络节点之间的通信的频率误差的频率路径,该频率路径与相位路径分开。
[0089] 实施例2:根据实施例1所述的装置,其中装置的相位带宽独立于装置的频率带宽。
[0090] 实施例3:根据实施例2所述的装置,其中相位带宽和频率带宽是能够编程的。
[0091] 实施例4:根据实施例1至3中任一项所述的装置,其中频率路径用于处理前向数据包流、反向数据包流或来自前向数据包流和反向数据包流的组合相位数据中的一者。
[0092] 实施例5:根据实施例4所述的装置,其中响应于前向数据包流和反向数据包流的噪声水平,前向数据包流、反向数据包流或组合相位数据中的该者能够被选择以由频率路径处理。
[0093] 实施例6:根据实施例1至5中任一项所述的装置,其中相位路径包括相位斜率限制器。
[0094] 实施例7:根据实施例1至6中任一项所述的装置,其中频率路径包括频率变化限制器。
[0095] 实施例8:根据实施例1至7中任一项所述的装置,其中闭环反馈环路控制器包括闭环锁相环路(PLL)控制器。
[0096] 实施例9:根据实施例8所述的装置,其中闭环PLL控制器没有积分部分。
[0097] 实施例10:根据实施例1至9中任一项所述的装置,其中频率路径包括开环频率估计器。
[0098] 实施例11:根据实施例10所述的装置,其中开环频率估计器实现为开环低通滤波器,以使得能够进行多路径监测。
[0099] 实施例12:根据实施例1至11中任一项所述的装置,其中与频率路径并行的相位路径的总带宽是相位路径的相位带宽和频率路径的频率带宽中较大的一者。
[0100] 实施例13:根据实施例1至12中任一项所述的装置,其中与频率路径并行的相位路径的总阻尼系数是相位路径的相位带宽与频率路径的频率带宽的比率。
[0101] 实施例14:一种处理相位误差和频率误差的方法,该方法包括:选择第一数据包用于相位处理;针对相位误差处理第一数据包;选择第二数据包用于频率处理;以及独立于对第一数据包的处理,针对频率误差处理第二数据包。
[0102] 实施例15:根据实施例14所述的方法,其中选择第一数据包用于相位处理包括利用先前的相位调整和先前的频率调整补偿第一数据包的相位值。
[0103] 实施例16:根据实施例14和15中任一项所述的方法,其中选择第二数据包用于频率处理包括利用先前的相位调整和先前的频率调整补偿第二数据包的相位值。
[0104] 实施例17:根据实施例14至16中任一项所述的方法,其中处理第二数据包包括利用开环低通滤波器过滤第二数据包。
[0105] 实施例18:根据实施例14至17中任一项所述的方法,其中选择第一数据包用于相位处理包括响应于最小传输时间来选择第一数据包。
[0106] 实施例19:根据实施例14至18中任一项所述的方法,其中选择第二数据包用于频率处理包括响应于最小传输时间或平均传输时间中的一者来选择第二数据包。
[0107] 实施例20:一种装置,包括:网络节点的网络接口终端,该网络接口终端用于向和从一个或多个其他网络节点传递和接收通信数据包;处理电路,该处理电路用于:通过闭环锁相环路(PLL)控制器处理在网络节点与该一个或多个其他网络节点之间通信的通信数据包的相位误差;以及独立于闭环PLL控制器处理在网络节点与该一个或多个其他网络节点之间通信的通信数据包的频率误差。
[0108] 实施例21:根据实施例20所述的装置,其中处理电路用于使用开环频率估计器来处理频率误差。
[0109] 实施例22:一种多路径集成相位和频率恢复系统,包括:被配置为处理相位数据的相位路径,该相位路径包括没有积分部分的闭环锁相环路;和与相位路径分开的频率路径,该频率路径被配置为处理频率数据,该频率路径包括准开环和低通滤波器。
[0110] 实施例23:根据实施例22所述的多路径集成相位和频率恢复系统,其中该多路径集成相位和频率恢复系统的相位带宽和频率带宽是独立的和能够编程的。
[0111] 实施例24:根据实施例22和23中任一项所述的多路径集成相位和频率恢复系统,其中频率路径被配置为使用前向数据包流和反向数据包流中的仅一者,而不是组合OFM数据。
[0112] 实施例25:根据实施例22至24中任一项所述的多路径集成相位和频率恢复系统,其中相位路径包括相位斜率限制器,并且频率路径包括频率斜率限制器。
[0113] 结语
[0114] 如在本公开中使用的,术语“模块”或“部件”可指执行可存储在计算系统的通用硬件(例如,计算机可读介质、处理设备,但不限于此)上或者由计算系统的通用硬件执行的模块或部件或软件对象或软件例程的动作的特定硬件实施方式。在各种示例中,本公开中描述的不同部件、模块、引擎和服务可以实现为在计算系统上执行的对象或进程(例如,作为单独的线程)。虽然本公开中描述的系统和方法中的一些系统和方法通常被描述为在软件中实现(存储在通用硬件上或者由通用硬件执行),但是特定硬件实施方式或软件和特定硬件实施方式的组合也是可能且可以预期的。
[0115] 如本公开内容所用,涉及多个元件的术语“组合”可包括所有元件的组合或某些元件的各种不同子组合中的任何一种组合。例如,短语“A、B、C、D或它们的组合”可指A、B、C或D中的任一者;A、B、C和D中的每个的组合;以及A、B、C或D的任何子组合,诸如A、B和C;A、B和D;A、C和D;B、C和D;A和B;A和C;A和D;B和C;B和D;或C和D。
[0116] 用于本公开,尤其是所附权利要求书中的术语(例如,所附权利要求书的主体)通常旨在作为“开放”术语(例如,术语“包括”应被解释为“包括但不限于”,术语“具有”应被解释为“至少具有”,术语“包括”应被解释为“包括但不限于”,非限制)。
[0117] 另外,如果预期特定数量的引入的权利要求表述,则在权利要求中将明确叙述此类意图,并且在不进行此类表述的情况下,不存在此类意图。例如,作为对理解的帮助,以下所附权利要求书可包含使用介绍性短语“至少一个”和“一个或多个”来引入权利要求表述。然而,使用此类短语不应理解为暗示由不定冠词“一个”或“一种”引入的权利要求表述将包含此类引入的权利要求表述的任何特定权利要求限定于仅包含一个此类表述的示例,即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词,诸如“一个”或“一种”(例如,“一个”或“一种”可被解释为指的是“至少一个”或“一个或多个”);使用定冠词来引入权利要求叙述也是如此。
[0118] 此外,即使明确列举了所引入的权利要求表述的特定编号,本领域的技术人员也将认识到,此类表述应被解释为意指至少所列举的数目(例如,在不存在其他修饰语的情况下,“两个表述”的基本表述是指至少两个表述或两个或更多个表述)。此外,在使用类似于“A、B和C中的至少一者,但不限于此。”或“A、B和C中的一者或多者,但不限于此”的惯例的那些实例情况下,此类构造一般旨在包括单独A、单独B、单独C、A和B一起、A和C一起、B和C一起或A、B和C一起,但不限于此。
[0119] 无论在说明书、权利要求书或附图中,呈现两个或更多个替代性术语的任何分离的词或措辞应当理解为考虑包括该术语中的一个术语、该术语中的任意一个术语或两个术语的可能性。例如,短语“A或B”应理解为包括“A”或“B”或“A和B”的可能性。
[0120] 虽然本公开关于某些图示示例描述了本发明,但本领域的普通技术人员将认识到并理解本发明不受此限制。相反,在不脱离下文所要求保护的本发明的范围及其法律等同形式的情况下,可对图示示例和所述示例进行许多添加、删除和修改。此外,来自一个示例的特征可与另一个示例的特征组合,同时仍被包括在发明人所设想的本发明的范围内。
QQ群二维码
意见反馈