首页 / 专利分类库 / 基本电子电路 / 电子振荡器或脉冲发生器的自动控制、起振、同步或稳定 / 展频时钟产生器、存储器存储装置及展频时钟产生方法

展频时钟产生器、存储器存储装置及展频时钟产生方法

申请号 CN202311351494.3 申请日 2023-10-18 公开(公告)号 CN117424594A 公开(公告)日 2024-01-19
申请人 群联电子股份有限公司; 发明人 李昆叡; 吴仁钜;
摘要 本 发明 提供一种展频时钟产生器、 存储器 存储装置及展频时钟产生方法。所述方法包括:根据参考时钟 信号 与 控制信号 产生展频 时钟信号 ;以及调整所述控制信号,以使所述展频时钟信号的 频率 基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。由此,可更进一步降低展频时钟信号引起的 电磁干扰 ,从而提高系统可靠度。
权利要求

1.一种展频时钟产生器,其特征在于,包括:
时钟产生电路,用以根据参考时钟信号控制信号产生展频时钟信号;以及频率控制电路,连接至所述时钟产生电路,
其中所述频率控制电路用以调整所述控制信号,以使所述展频时钟信号的频率基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。
2.根据权利要求1所述的展频时钟产生器,其中所述频率控制电路调整所述控制信号的操作包括:
检测所述展频时钟信号是否进入所述目标时间范围内;以及
响应于所述展频时钟信号进入所述目标时间范围内,调整所述控制信号,以降低所述展频时钟信号的所述频率变化率。
3.根据权利要求1所述的展频时钟产生器,其中所述展频时钟信号在所述目标时间范围外的频率变化率大于所述展频时钟信号在所述目标时间范围内的所述频率变化率。
4.根据权利要求1所述的展频时钟产生器,其中在所述目标时间范围内的转折点,所述展频时钟信号的频率值从随着时间增加而下降改变为随着时间增加而上升,或从随着时间增加而上升改变为随着时间增加而下降。
5.根据权利要求4所述的展频时钟产生器,其中所述目标时间范围包括第一子目标时间范围与第二子目标时间范围,所述第一子目标时间范围相较于所述第二子目标时间范围更靠近所述转折点,且所述展频时钟信号在所述第一子目标时间范围内的频率变化率小于所述展频时钟信号在所述第二子目标时间范围内的频率变化率。
6.根据权利要求1所述的展频时钟产生器,其中所述展频时钟信号在所述目标时间范围内的所述频率变化率为所述初始频率变化率的10%~80%。
7.根据权利要求1所述的展频时钟产生器,其中所述时钟产生电路包括:
相位频率检测电路,连接至所述频率控制电路;
充电电路,连接至所述相位频率检测电路;以及
压控振荡电路,连接至所述充电泵电路与所述频率控制电路,
其中所述相位频率检测电路用以检测所述参考时钟信号与所述控制信号之间的相位差或频率差,并且
所述充电泵电路用以根据所述相位差或所述频率差控制所述压控振荡电路产生所述展频时钟信号。
8.根据权利要求1所述的展频时钟产生器,其中所述频率控制电路包括:
除频电路,连接至所述时钟产生电路;以及
控制器,连接至所述除频电路,
其中所述控制器用以控制所述除频电路的输出,以调整所述控制信号。
9.根据权利要求1所述的展频时钟产生器,其中所述频率控制电路包括:
除频电路,连接至所述时钟产生电路;
复用器电路,连接至所述时钟产生电路与所述除频电路;
相位内插电路,连接至所述时钟产生电路与所述复用器电路;以及
控制器,连接至所述相位内插电路,
其中所述控制器用以控制所述相位内插电路的输出,以调整所述控制信号。
10.根据权利要求1所述的展频时钟产生器,其中所述频率控制电路包括:
控制器,用以控制除频电路或相位内插电路,以调整所述控制信号,
其中所述控制器包括:
信号轮廓产生器,用以提供基本频率控制信号;
调变器,连接至所述信号轮廓产生器并用以根据所述基本频率控制信号产生调变信号;以及
编码器,连接至所述调变器并用以根据所述调变信号产生编码信号,其中所述编码信号用以提供至所述除频电路或所述相位内插电路,以调整所述控制信号。
11.一种存储器存储装置,其特征在于,包括:
连接接口单元,用以连接至主机系统;
可复写式非易失性存储器
存储器控制电路单元,连接至所述连接接口单元与所述可复写式非易失性存储器模块;以及
展频时钟信号产生器,设置于所述连接接口单元中,
其中所述展频时钟信号产生器用以:
根据参考时钟信号与控制信号产生展频时钟信号;以及
调整所述控制信号,以使所述展频时钟信号的频率基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。
12.根据权利要求11所述的存储器存储装置,其中调整所述控制信号的操作包括:
检测所述展频时钟信号是否进入所述目标时间范围内;以及
响应于所述展频时钟信号进入所述目标时间范围内,调整所述控制信号,以降低所述展频时钟信号的所述频率变化率。
13.根据权利要求11所述的存储器存储装置,其中所述展频时钟信号在所述目标时间范围外的频率变化率大于所述展频时钟信号在所述目标时间范围内的所述频率变化率。
14.根据权利要求11所述的存储器存储装置,其中在所述目标时间范围内的转折点,所述展频时钟信号的频率值从随着时间增加而下降改变为随着时间增加而上升,或从随着时间增加而上升改变为随着时间增加而下降。
15.根据权利要求14所述的存储器存储装置,其中所述目标时间范围包括第一子目标时间范围与第二子目标时间范围,所述第一子目标时间范围相较于所述第二子目标时间范围更靠近所述转折点,且所述展频时钟信号在所述第一子目标时间范围内的频率变化率小于所述展频时钟信号在所述第二子目标时间范围内的频率变化率。
16.根据权利要求11所述的存储器存储装置,其中所述展频时钟信号在所述目标时间范围内的所述频率变化率为所述初始频率变化率的10%~80%。
17.根据权利要求11所述的存储器存储装置,其中所述展频时钟信号产生器包括:
相位频率检测电路;
充电泵电路,连接至所述相位频率检测电路;以及
压控振荡电路,连接至所述充电泵电路,
其中所述相位频率检测电路用以检测所述参考时钟信号与所述控制信号之间的相位差或频率差,并且
所述充电泵电路用以根据所述相位差或所述频率差控制所述压控振荡电路产生所述展频时钟信号。
18.根据权利要求11所述的存储器存储装置,其中所述展频时钟信号产生器包括:
除频电路;以及
控制器,连接至所述除频电路,
其中所述控制器用以控制所述除频电路的输出,以调整所述控制信号。
19.根据权利要求11所述的存储器存储装置,其中所述展频时钟信号产生器包括:
除频电路;
复用器电路,连接至所述除频电路;
相位内插电路,连接至所述复用器电路;以及
控制器,连接至所述相位内插电路,
其中所述控制器用以控制所述相位内插电路的输出,以调整所述控制信号。
20.根据权利要求11所述的存储器存储装置,其中所述展频时钟信号产生器包括:
控制器,用以控制除频电路或相位内插电路,以调整所述控制信号,
其中所述控制器包括:
信号轮廓产生器,用以提供基本频率控制信号;
调变器,连接至所述信号轮廓产生器并用以根据所述基本频率控制信号产生调变信号;以及
编码器,连接至所述调变器并用以根据所述调变信号产生编码信号,其中所述编码信号用以提供至所述除频电路或所述相位内插电路,以调整所述控制信号。
21.一种展频时钟产生方法,其特征在于,用于存储器存储装置,所述展频时钟产生方法包括:
根据参考时钟信号与控制信号产生展频时钟信号;以及
调整所述控制信号,以使所述展频时钟信号的频率基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。
22.根据权利要求21所述的展频时钟产生方法,其中调整所述控制信号的步骤包括:
检测所述展频时钟信号是否进入所述目标时间范围内;以及
响应于所述展频时钟信号进入所述目标时间范围内,调整所述控制信号,以降低所述展频时钟信号的所述频率变化率。
23.根据权利要求21所述的展频时钟产生方法,其中所述展频时钟信号在所述目标时间范围外的频率变化率大于所述展频时钟信号在所述目标时间范围内的所述频率变化率。
24.根据权利要求21所述的展频时钟产生方法,其中在所述目标时间范围内的转折点,所述展频时钟信号的频率值从随着时间增加而下降改变为随着时间增加而上升,或从随着时间增加而上升改变为随着时间增加而下降。
25.根据权利要求24所述的展频时钟产生方法,其中所述目标时间范围包括第一子目标时间范围与第二子目标时间范围,所述第一子目标时间范围相较于所述第二子目标时间范围更靠近所述转折点,且所述展频时钟信号在所述第一子目标时间范围内的频率变化率小于所述展频时钟信号在所述第二子目标时间范围内的频率变化率。
26.根据权利要求21所述的展频时钟产生方法,其中所述展频时钟信号在所述目标时间范围内的所述频率变化率为所述初始频率变化率的10%~80%。
27.根据权利要求21所述的展频时钟产生方法,其中根据所述参考时钟信号与所述控制信号产生所述展频时钟信号的步骤包括:
检测所述参考时钟信号与所述控制信号之间的相位差或频率差;以及
根据所述相位差或所述频率差控制压控振荡电路产生所述展频时钟信号。
28.根据权利要求21所述的展频时钟产生方法,其中调整所述控制信号的步骤包括:
控制除频电路的输出,以调整所述控制信号。
29.根据权利要求21所述的展频时钟产生方法,其中调整所述控制信号的步骤包括:
控制相位内插电路的输出,以调整所述控制信号。
30.根据权利要求21所述的展频时钟产生方法,其中调整所述控制信号的步骤包括:
提供基本频率控制信号;
根据所述基本频率控制信号产生调变信号;以及
根据所述调变信号产生编码信号,其中所述编码信号用以提供至除频电路或相位内插电路,以调整所述控制信号。

说明书全文

展频时钟产生器、存储器存储装置及展频时钟产生方法

技术领域

[0001] 本发明涉及一种展频时钟产生技术,尤其涉及一种展频时钟产生器、存储器存储装置及展频时钟产生方法。

背景技术

[0002] 移动电话与笔记本计算机等电子装置在这几年来的成长十分迅速,使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non‑volatile memory module)(例如,快闪存储器)具有数据非易失性、省电、体积小,以及无机械结构等特性,所以非常适合内建于上述所举例的各种可携式多媒体装置中。
[0003] 展频(spread spectrum,SS)时钟信号具有低电磁干扰(Electromagnetic Interference,EMI)等特性。因此,展频时钟信号可应用于存储器存储装置等电子装置。然而,虽然展频时钟信号相较于固定频率的时钟信号可降低电磁干扰,但是,在特定的时间范围内,展频时钟信号引起的电磁干扰会上升,从而降低系统可靠度。

发明内容

[0004] 本发明提供一种展频时钟产生器、存储器存储装置及展频时钟产生方法,可更进一步降低展频时钟信号引起的电磁干扰,从而提高系统可靠度。
[0005] 本发明的范例实施例提供一种展频时钟产生器,其包括时钟产生电路与频率控制电路。所述时钟产生电路用以根据参考时钟信号与控制信号产生展频时钟信号。所述频率控制电路连接至所述时钟产生电路。所述频率控制电路用以调整所述控制信号,以使所述展频时钟信号的频率基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。
[0006] 在本发明的一范例实施例中,所述频率控制电路调整所述控制信号的操作包括:检测所述展频时钟信号是否进入所述目标时间范围内;以及响应于所述展频时钟信号进入所述目标时间范围内,调整所述控制信号,以降低所述展频时钟信号的所述频率变化率。
[0007] 在本发明的一范例实施例中,所述展频时钟信号在所述目标时间范围外的频率变化率大于所述展频时钟信号在所述目标时间范围内的所述频率变化率。
[0008] 在本发明的一范例实施例中,在所述目标时间范围内的转折点,所述展频时钟信号的频率值从随着时间增加而下降改变为随着时间增加而上升,或从随着时间增加而上升改变为随着时间增加而下降。
[0009] 在本发明的一范例实施例中,所述目标时间范围包括第一子目标时间范围与第二子目标时间范围,所述第一子目标时间范围相较于所述第二子目标时间范围更靠近所述转折点,且所述展频时钟信号在所述第一子目标时间范围内的频率变化率小于所述展频时钟信号在所述第二子目标时间范围内的频率变化率。
[0010] 在本发明的一范例实施例中,所述展频时钟信号在所述目标时间范围内的所述频率变化率为所述初始频率变化率的10%~80%。
[0011] 在本发明的一范例实施例中,所述时钟产生电路包括相位频率检测电路、充电电路及压控振荡电路。所述相位频率检测电路连接至所述频率控制电路。所述充电泵电路连接至所述相位频率检测电路。所述压控振荡电路连接至所述充电泵电路与所述频率控制电路。所述相位频率检测电路用以检测所述参考时钟信号与所述控制信号之间的相位差或频率差。所述充电泵电路用以根据所述相位差或所述频率差控制所述压控振荡电路产生所述展频时钟信号。
[0012] 在本发明的一范例实施例中,所述频率控制电路包括除频电路与控制器。所述除频电路连接至所述时钟产生电路。所述控制器连接至所述除频电路。所述控制器用以控制所述除频电路的输出,以调整所述控制信号。
[0013] 在本发明的一范例实施例中,所述频率控制电路包括除频电路、复用器电路、相位内插电路及控制器。所述除频电路连接至所述时钟产生电路。所述复用器电路连接至所述时钟产生电路与所述除频电路。所述相位内插电路连接至所述时钟产生电路与所述复用器电路。所述控制器连接至所述相位内插电路。所述控制器用以控制所述相位内插电路的输出,以调整所述控制信号。
[0014] 在本发明的一范例实施例中,所述频率控制电路包括控制器,其用以控制除频电路或相位内插电路,以调整所述控制信号。所述控制器包括信号轮廓产生器、调变器及编码器。所述信号轮廓产生器用以提供基本频率控制信号。所述调变器连接至所述信号轮廓产生器并用以根据所述基本频率控制信号产生调变信号。所述编码器连接至所述调变器并用以根据所述调变信号产生编码信号,其中所述编码信号用以提供至所述除频电路或所述相位内插电路,以调整所述控制信号。
[0015] 本发明的范例实施例另提供一种存储器存储装置,其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。
所述展频时钟信号产生器设置于所述连接接口单元中。所述展频时钟信号产生器用以:根据参考时钟信号与控制信号产生展频时钟信号;以及调整所述控制信号,以使所述展频时钟信号的频率基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。
[0016] 在本发明的一范例实施例中,调整所述控制信号的操作包括:检测所述展频时钟信号是否进入所述目标时间范围内;以及响应于所述展频时钟信号进入所述目标时间范围内,调整所述控制信号,以降低所述展频时钟信号的所述频率变化率。
[0017] 在本发明的一范例实施例中,所述展频时钟信号产生器包括相位频率检测电路、充电泵电路及压控振荡电路。所述充电泵电路连接至所述相位频率检测电路。所述压控振荡电路连接至所述充电泵电路。所述相位频率检测电路用以检测所述参考时钟信号与所述控制信号之间的相位差或频率差。所述充电泵电路用以根据所述相位差或所述频率差控制所述压控振荡电路产生所述展频时钟信号。
[0018] 在本发明的一范例实施例中,所述展频时钟信号产生器包括除频电路与控制器。所述控制器连接至所述除频电路。所述控制器用以控制所述除频电路的输出,以调整所述控制信号。
[0019] 在本发明的一范例实施例中,所述展频时钟信号产生器包括除频电路、复用器电路、相位内插电路及控制器。所述复用器电路连接至所述除频电路。所述相位内插电路连接至所述复用器电路。所述控制器连接至所述相位内插电路。所述控制器用以控制所述相位内插电路的输出,以调整所述控制信号。
[0020] 在本发明的一范例实施例中,所述展频时钟信号产生器包括控制器,其用以控制除频电路或相位内插电路,以调整所述控制信号。所述控制器包括信号轮廓产生器、调变器及编码器。所述信号轮廓产生器用以提供基本频率控制信号。所述调变器连接至所述信号轮廓产生器并用以根据所述基本频率控制信号产生调变信号。所述编码器连接至所述调变器并用以根据所述调变信号产生编码信号,其中所述编码信号用以提供至所述除频电路或所述相位内插电路,以调整所述控制信号。
[0021] 本发明的范例实施例另提供一种展频时钟产生方法,其用于存储器存储装置。所述展频时钟产生方法包括:根据参考时钟信号与控制信号产生展频时钟信号;以及调整所述控制信号,以使所述展频时钟信号的频率基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。
[0022] 在本发明的一范例实施例中,调整所述控制信号的步骤包括:检测所述展频时钟信号是否进入所述目标时间范围内;以及响应于所述展频时钟信号进入所述目标时间范围内,调整所述控制信号,以降低所述展频时钟信号的所述频率变化率。
[0023] 在本发明的一范例实施例中,根据所述参考时钟信号与所述控制信号产生所述展频时钟信号的步骤包括:检测所述参考时钟信号与所述控制信号之间的相位差或频率差;以及根据所述相位差或所述频率差控制所述压控振荡电路产生所述展频时钟信号。
[0024] 在本发明的一范例实施例中,调整所述控制信号的步骤包括:控制除频电路的输出,以调整所述控制信号。
[0025] 在本发明的一范例实施例中,调整所述控制信号的步骤包括:控制相位内插电路的输出,以调整所述控制信号。
[0026] 在本发明的一范例实施例中,调整所述控制信号的步骤包括:提供基本频率控制信号;根据所述基本频率控制信号产生调变信号;以及根据所述调变信号产生编码信号,其中所述编码信号用以提供至除频电路或相位内插电路,以调整所述控制信号。
[0027] 基于上述,在根据参考时钟信号与控制信号产生展频时钟信号后,在特定时间范围内,所述控制信号可被调整,以使所述展频时钟信号的频率基于多种频率变化率而变化。特别是,所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。由此,可进一步降低展频时钟信号引起的电磁干扰,从而提高系统可靠度。
附图说明
[0028] 图1是根据本发明的范例实施例所示出的展频时钟产生器的示意图;
[0029] 图2示出传统的展频时钟信号的频率随着时间增加而变化的示意图;
[0030] 图3是根据本发明的范例实施例所示出的动态调整展频时钟信号在目标时间范围内的频率变化率的示意图;
[0031] 图4是根据本发明的范例实施例所示出的动态调整展频时钟信号在目标时间范围内的频率变化率的示意图;
[0032] 图5是根据本发明的范例实施例所示出的动态调整展频时钟信号在目标时间范围内的频率变化率的示意图;
[0033] 图6是根据本发明的范例实施例所示出的展频时钟产生器的示意图;
[0034] 图7是根据本发明的范例实施例所示出的展频时钟产生器的示意图;
[0035] 图8是根据本发明的范例实施例所示出的控制器的示意图;
[0036] 图9是根据本发明的范例实施例所示出的存储器存储装置的示意图;
[0037] 图10是根据本发明的范例实施例所示出的展频时钟产生方法的流程图

具体实施方式

[0038] 现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
[0039] 以下提出多个实施例来说明本发明,然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求书)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言,若文中描述第一装置连接于第二装置,则应该被解释成该第一装置可以直接连接于该第二装置,或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外,“信号”一词可指至少一电流电压、电荷、温度、数据、或任何其他一或多个信号。
[0040] 图1是根据本发明的范例实施例所示出的展频时钟产生器的示意图。请参照图1,展频时钟产生器10可设置于存储器存储装置或其他类型的电子装置中。展频时钟产生器10可包括时钟产生电路11与频率控制电路12。时钟产生电路11连接至频率控制电路12。
[0041] 时钟产生电路11可用以接收信号(亦称为参考时钟信号)RCLK与信号(亦称为控制信号)CTRL。时钟产生电路11可根据信号RCLK与CTRL产生信号(亦称为展频时钟信号)SCLK。例如,信号SCLK的频率可随着时间增加而持续变化。须注意的是,信号CTRL可用以基于信号RCLK的频率来调整信号SCLK的频率。频率控制电路12可用以接收信号(亦称为回馈信号)FB并根据信号FB来产生信号CTRL。例如,信号SCLK的频率可相同于信号FB的频率。
[0042] 在一范例实施例中,在时钟产生电路11产生信号SCLK的期间,频率控制电路12可持续调整信号CTRL,以使信号SCLK的频率基于多种频率变化率而变化。特别是,信号SCLK的初始频率变化率可大于信号SCLK在特定时间范围(亦称为目标时间范围)内的频率变化率。例如,此初始频率变化率是指信号SCLK预设的频率变化率。例如,在未主动改变信号SCLK的频率变化率的情况下,展频时钟产生器10可基于此初始频率变化率来调整信号SCLK的频率并持续输出信号SCLK。
[0043] 在一范例实施例中,在时钟产生电路11产生信号SCLK的期间,频率控制电路12可持续检测信号SCLK是否进入目标时间范围内。响应于信号SCLK进入目标时间范围内,频率控制电路12可调整信号CTRL,以降低信号SCLK的频率变化率。由此,在目标时间范围内,信号SCLK的频率变化率可小于信号SCLK的初始频率变化率。或者,从另一度而言,在一范例实施例中,信号SCLK在目标时间范围外的频率变化率(即初始频率变化率)可大于信号SCLK在目标时间范围内的频率变化率。
[0044] 在一范例实施例中,信号SCLK的频率变化率越高,表示随着时间增加,信号SCLK的频率的变化幅度越大。反之,信号SCLK的频率变化率越低,表示随着时间增加,信号SCLK的频率的变化幅度越小。因此,在一范例实施例中,信号SCLK在目标时间范围外的频率变化率(即初始频率变化率)大于信号SCLK在目标时间范围内的频率变化率,表示在目标时间范围内,信号SCLK的频率随着时间会以相对较小的幅度进行变化,而在目标时间范围外,信号SCLK的频率随着时间会以相对较大的幅度进行变化。例如,在目标时间范围外,信号SCLK的频率可基于信号SCLK的初始频率变化率而变化。
[0045] 图2示出传统的展频时钟信号的频率随着时间增加而变化的示意图。请参照图1与图2,波形21可用以表示传统上展频时钟信号的频率随着时间增加而变化。例如,随着时间增加,展频时钟信号的频率可在频率f(a)与f(b)之间变化。例如,在时间点T(i),展频时钟信号的频率可为频率f(i)。在时间点T(j),展频时钟信号的频率可为频率f(j)。时间点T(i)不同于时间点T(j),且频率f(i)不同于频率f(j)。
[0046] 须注意的是,传统上,虽然展频时钟信号相较于固定频率的时钟信号可降低电磁干扰(Electromagnetic Interference,EMI),但是,在特定的时间范围(例如图2中的时间范围201~203)内,展频时钟信号引起的电磁干扰仍会上升,从而降低系统可靠度。然而,在一范例实施例中,通过动态调整(例如降低)信号SCLK在目标时间范围内的频率变化率,信号SCLK引起的电磁干扰可被有效降低。
[0047] 图3是根据本发明的范例实施例所示出的动态调整展频时钟信号在目标时间范围内的频率变化率的示意图。请参照图1与图3,波形31可用以表示信号SCLK的频率随着时间增加而变化。例如,随着时间增加,信号SCLK的频率可在频率f(a)’与f(b)’之间变化。频率f(a)’小于频率f(a),且频率f(b)’大于频率f(b)。亦即,在一范例实施例中,相较于图2的波形21,波形31表示信号SCLK的频率的变化范围变小(或变窄)。此外,波形31的斜率可用以表示信号SCLK的频率变化率。例如,当波形31的斜率越大时,表示信号SCLK的频率变化率越大。反之,当波形31的斜率越小时,表示信号SCLK的频率变化率越小。
[0048] 在一范例实施例中,目标时间范围包括时间范围ΔT(1)和/或ΔT(2)。在目标时间范围中,信号SCLK的频率变化率可被降低,例如被降低为低于信号SCLK的初始频率变化率。此外,在进入目标时间范围之前或离开目标时间范围后,信号SCLK的频率变化率可被提高,例如回复为信号SCLK的初始频率变化率。以图3为例,波形31在目标时间范围(即时间范围ΔT(1)和/或ΔT(2))内的斜率小于波形31在目标时间范围(即时间范围ΔT(1)和/或ΔT(2))外的斜率。也就是说,信号SCLK在目标时间范围外的频率变化率大于信号SCLK在目标时间范围内的频率变化率。
[0049] 在一范例实施例中,时间范围ΔT(1)的起点为时间点T(0),时间范围ΔT(1)的中心点为T(1),且时间范围ΔT(1)的终点为T(2)。在一范例实施例中,在时间范围ΔT(1)内的转折点(例如时间点T(1)),信号SCLK的频率值从随着时间增加而下降改变为随着时间增加而上升。例如,在时间点T(1)与T(2)之间,信号SCLK的频率值随着时间增加而下降。然而,在经过时间点T(2)之后,信号SCLK的频率值改变为随着时间增加而上升。
[0050] 在一范例实施例中,时间范围ΔT(2)的起点为时间点T(3),时间范围ΔT(2)的中心点为T(4),且时间范围ΔT(2)的终点为T(5)。在一范例实施例中,在时间范围ΔT(2)内的转折点(例如时间点T(4)),信号SCLK的频率值从随着时间增加而上升改变为随着时间增加而下降。例如,在时间点T(3)与T(4)之间,信号SCLK的频率值随着时间增加而上升。然而,在经过时间点T(4)之后,信号SCLK的频率值改变为随着时间增加而下降。
[0051] 在一范例实施例中,在目标时间范围(例如时间范围ΔT(1)和/或ΔT(2))内,越靠近转折点(例如时间点T(1)和/或T(4)),信号SCLK的频率变化率可能越低。反之,在目标时间范围(例如时间范围ΔT(1)和/或ΔT(2))内,越远离转折点(例如时间点T(1)和/或T(4)),信号SCLK的频率变化率可能越高。
[0052] 在一范例实施例中,一个目标时间范围可被划分为多个子目标时间范围。例如,此些子目标时间范围可包括第一子目标时间范围与第二子目标时间范围。特别是,第一子目标时间范围相较于第二子目标时间范围更靠近所述转折点,且信号SCLK在第一子目标时间范围内的频率变化率可小于信号SCLK在第二子目标时间范围内的频率变化率。
[0053] 图4是根据本发明的范例实施例所示出的动态调整展频时钟信号在目标时间范围内的频率变化率的示意图。请参照图3与图4,在一范例实施例中,时间范围ΔT(1)可被划分为子时间范围ΔT(11)~ΔT(14)。子时间范围ΔT(11)介于时间点T(0)与T(0)’之间。子时间范围ΔT(12)介于时间点T(0)’与T(1)之间。子时间范围ΔT(13)介于时间点T(1)与T(1)’之间。子时间范围ΔT(14)介于时间点T(1)’与T(2)之间。
[0054] 须注意的是,在时间范围ΔT(1)中,相较于子时间范围ΔT(11)与ΔT(14)(即第二子目标时间范围),子时间范围ΔT(12)与ΔT(13)(即第一子目标时间范围)更靠近转折点(即时间点T(1))。此外,波形31在子时间范围ΔT(12)与ΔT(13)内的斜率小于波形31在子时间范围ΔT(11)与ΔT(14)内的斜率。也就是说,信号SCLK在子时间范围ΔT(12)与ΔT(13)内的频率变化率小于信号SCLK在子时间范围ΔT(11)与ΔT(14)内的频率变化率。
[0055] 图5是根据本发明的范例实施例所示出的动态调整展频时钟信号在目标时间范围内的频率变化率的示意图。请参照图3与图5,在一范例实施例中,时间范围ΔT(2)可被划分为子时间范围ΔT(21)~ΔT(24)。子时间范围ΔT(21)介于时间点T(3)与T(3)’之间。子时间范围ΔT(22)介于时间点T(3)’与T(4)之间。子时间范围ΔT(23)介于时间点T(4)与T(4)’之间。子时间范围ΔT(24)介于时间点T(4)’与T(5)之间。
[0056] 须注意的是,在时间范围ΔT(2)中,相较于子时间范围ΔT(21)与ΔT(24)(即第二子目标时间范围),子时间范围ΔT(22)与ΔT(23)(即第一子目标时间范围)更靠近转折点(即时间点T(2))。此外,波形31在子时间范围ΔT(22)与ΔT(23)内的斜率小于波形31在子时间范围ΔT(21)与ΔT(24)内的斜率。也就是说,信号SCLK在子时间范围ΔT(22)与ΔT(23)内的频率变化率小于信号SCLK在子时间范围ΔT(21)与ΔT(24)内的频率变化率。
[0057] 在一范例实施例中,信号SCLK在目标时间范围内的频率变化率可为信号SCLK的初始频率变化率的10%~80%。或者,在一范例实施例中,信号SCLK在目标时间范围内的频率变化率亦可根据实务需求调整,本发明不加以限制。在一范例实施例中,通过动态调整(例如降低)信号SCLK在目标时间范围内的频率变化率,信号SCLK引起的电磁干扰可被有效降低。
[0058] 图6是根据本发明的范例实施例所示出的展频时钟产生器的示意图。请参照图6,在一范例实施例中,时钟产生电路11可包括相位频率检测电路601、充电泵(charge pump)电路602、低通滤波(Low‑pass filter)电路603及压控振荡电路604。
[0059] 相位频率检测电路601连接至频率控制电路12。相位频率检测电路601可接收信号RCLK与信号CTRL并检测信号RCLK与信号CTRL之间的相位差或频率差。
[0060] 充电泵电路602连接至相位频率检测电路601、低通滤波电路603及压控振荡电路604。充电泵电路602可根据信号RCLK与信号CTRL之间的相位差或频率差(即相位频率检测电路601的输出)搭配低通滤波电路603产生电压(亦称为控制电压)VC。电压VC可用以控制压控振荡电路604产生信号SCLK。例如,信号SCLK的频率可根据电压VC变化而变化。例如,压控振荡电路604可包括压控振荡器
[0061] 在一范例实施例中,频率控制电路12包括除频电路611与控制器612。除频电路611连接至相位频率检测电路601与压控振荡电路604。控制器612连接至除频电路611并用以控制除频电路611的输出,以调整信号CTRL。在一范例实施例中,控制器612可提供信号(亦称为除频控制信号)DIV至除频电路611。除频电路611可接收信号FB与DIV并根据信号FB与DIV执行除频以产生信号CTRL。例如,除频电路611可包括除频器。
[0062] 图7是根据本发明的范例实施例所示出的展频时钟产生器的示意图。请参照图7,在一范例实施例中,时钟产生电路11可包括相位频率检测电路601、充电泵电路602、低通滤波电路603及压控振荡电路604。相位频率检测电路601、充电泵电路602、低通滤波电路603及压控振荡电路604的操作说明可参照图6的范例实施例,在此不重复赘述。
[0063] 在一范例实施例中,频率控制电路12包括除频电路711、复用器(Multiplexer)电路712、相位内插(phase interpolation)电路713及控制器714。复用器电路712连接至除频电路711、压控振荡电路604及相位内插电路713。例如,除频电路711连接至复用器电路712的输出端。压控振荡电路604连接至复用器电路712的第一输入端。相位内插电路713连接至复用器电路712的第二输入端。相位内插电路713进一步连接至压控振荡电路604与控制器714。
[0064] 在一范例实施例中,控制器714可动态控制复用器电路712导通第一输入端或第二输入端。在导通第一输入端的情况下,除频电路711可根据信号FB产生信号CTRL。在导通第二输入端的情况下,控制器714可提供信号(亦称为内插控制信号)PI至相位内插电路713。相位内插电路713可根据信号FB与PI执行相位内插。然后,除频电路711可根据相位内插电路713的输出产生信号CTRL。例如,除频电路711可包括除频器,且相位内插电路713可包括相位内插器。
[0065] 图8是根据本发明的范例实施例所示出的控制器的示意图。请参照图8,在一范例实施例中,图6的控制器612和/或图7的控制器714可包括控制器81。控制器81包括信号轮廓产生器811、调变器812及编码器813。调变器812连接至信号轮廓产生器811与编码器813。
[0066] 信号轮廓产生器811用以提供信号(亦称为基本频率控制信号)SP。信号SP的波形可影响信号SCLK的频率和/或频率变化率。例如,信号SP的波形可与信号SCLK的频率变化率(或图3的波形31)一致或相互对应。调变器812可接收信号SP并根据信号SP产生信号(亦称为调变信号)MS。例如,调变器812可对信号SP进行调变以产生信号MS。例如,调变器812可包括Delta‑sigma调变器,且本发明不限制调变器812的类型。
[0067] 编码器813可接收信号MS并根据信号MS产生图6的信号DIV或图7的信号PI。例如,编码器813可对信号MS进行编码以产生信号DIV或PI。尔后,信号DIV或PI可分别提供至图6的除频电路611或图7的相位内插电路713,以调整频率控制电路12所输出的信号CTRL。
[0068] 须注意的是,图6、图7及图8所示出的电路结构仅为范例而非用以限制本发明。在一范例实施例中,图6、图7及图8所示出的电路结构中各电子电路之间的连接关系可视实务需求调整。在一范例实施例中,图6、图7及图8所示出的电路结构中各电子电路亦可以是以具有相同或相似功能的电子电路取代。此外,在一范例实施例中,图6、图7及图8所示出的电路结构中还可包含其他类型的电子电路以提供其他附加功能,本发明不加以限制。
[0069] 在一范例实施例中,图1的展频时钟产生器10可设置于一个存储器存储装置或一个存储器控制电路单元中,以与存储器存储装置或存储器控制电路单元共同运作。然而,在一范例实施例中,图1的展频时钟产生器10亦可设置于其他类型的电子装置中。
[0070] 图9是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图9,存储器存储装置90可以与主机系统91一起使用。例如,主机系统91可将数据写入至存储器存储装置90或从存储器存储装置90中读取数据。主机系统91可为可实质地与存储器存储装置90配合以存储数据的任意系统,例如,智能手机、平板计算机、台式计算机、笔记本计算机、数码相机、摄像机、通信装置、音频播放器或视频播放器等。
[0071] 存储器存储装置90包括连接接口单元901、存储器控制电路单元902及可复写式非易失性存储器模块903。连接接口单元901用于将存储器存储装置90连接至主机系统91。例如,连接接口单元901可相容于串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、快速外设部件互连(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准或其他适合的标准。连接接口单元901可与存储器控制电路单元902封装在一个芯片中,或者连接接口单元901也可以是布设于包含存储器控制电路单元902的芯片外。
[0072] 存储器控制电路单元902用以执行以硬件型式或固件型式实作的多个逻辑或控制指令。存储器控制电路单元902可根据主机系统91的指令在可复写式非易失性存储器模块903中进行数据的写入、读取与抹除等运作。
[0073] 可复写式非易失性存储器模块903可连接至存储器控制电路单元902并且用以存储主机系统91所写入的数据。可复写式非易失性存储器模块903可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即,一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即,一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即,一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Qual Level Cell,QLC)NAND型快闪存储器模块(即,一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同或相似特性的存储器模块。
[0074] 在一范例实施例中,图9的可复写式非易失性存储器模块903可包括快闪存储器模块。在一范例实施例中,图9的存储器控制电路单元902可包括用于控制快闪存储器模块的快闪存储器控制器。在一范例实施例中,图1的展频时钟产生器10可设置于图9的连接接口单元901、存储器控制电路单元902或可复写式非易失性存储器模块903中,以提供装置运作所需的展频时钟信号SCLK。
[0075] 图10是根据本发明的范例实施例所示出的展频时钟产生方法的流程图。请参照图10,在步骤S1001中,根据参考时钟信号与控制信号产生展频时钟信号。在步骤S1002中,调整所述控制信号,以使所述展频时钟信号的频率基于多种频率变化率而变化,其中所述展频时钟信号的初始频率变化率大于所述展频时钟信号在目标时间范围内的频率变化率。
[0076] 然而,图10中各步骤已详细说明如上,在此便不再赘述。值得注意的是,图10中各步骤可以实作为多个程序码或是电路,本发明不加以限制。此外,图10的方法可以搭配以上范例实施例使用,也可以单独使用,本发明不加以限制。
[0077] 综上所述,本发明的范例实施例所提供的展频时钟产生器、存储器存储装置及展频时钟产生方法,可动态调整展频时钟信号的频率变化率。由此,可进一步降低展频时钟信号引起的电磁干扰,从而提高系统可靠度。
[0078] 最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
QQ群二维码
意见反馈