1.一种延迟锁定回路，包括：
延迟线，连接至控制电路，以根据该控制电路输出的延迟控制信号产生迟滞时间，并将参考时钟延迟上述迟滞时间而产生输出时钟；
前置处理电路，根据上述参考时钟和重置信号产生第一信号，并连接至上述延迟线，接收上述延迟线输出的上述输出时钟，根据上述输出时钟和上述重置信号产生第二信号，根据上述第一信号和上述第二信号的逻辑关系产生上述重置信号；
相位检测器，连接至上述前置处理电路以及上述控制电路，以根据上述前置处理电路输出的上述第二信号的边沿采样上述第一信号，产生相位检测信号并输出至上述控制电路；以及
上述控制电路，根据上述相位检测信号，产生上述延迟控制信号，
其中上述前置处理电路包括：
第一相位频率检测器，根据上述参考时钟和上述重置信号产生上述第一信号；
第二相位频率检测器，根据上述输出时钟和上述重置信号产生上述第二信号；以及逻辑运算门，用于当上述第一信号以及上述第二信号同时为高电平时，产生上述重置信号。
2.如权利要求1所述的延迟锁定回路，其中当上述相位检测信号为第一电平时，上述控制电路增加上述迟滞时间，当上述相位检测信号为第二电平时，上述控制电路减少上述迟滞时间。
3.如权利要求2所述的延迟锁定回路，其中上述相位检测器包括：
相位触发器，包括输入端、时钟输入端以及输出端，其中上述输入端接收上述第一信号，上述时钟输入端接收上述第二信号，上述输出端输出上述相位检测信号。
4.如权利要求1所述的延迟锁定回路，其中上述第一相位频率检测器以及上述第二相位频率检测器是相位频率检测器，上述相位频率检测器包括检测输入端、重置端以及检测输出端，其中上述第一相位频率检测器的上述检测输入端接收上述参考时钟，上述第一相位频率检测器的上述重置端接收上述重置信号，上述第一相位频率检测器的上述检测输出端产生上述第一信号。
5.如权利要求4所述的延迟锁定回路，其中上述第二相位频率检测器的上述检测输入端接收上述输出时钟，上述第二相位频率检测器的上述重置端接收上述重置信号，上述第二相位频率检测器的上述检测输出端产生上述第二信号。
6.如权利要求1所述的延迟锁定回路，其中上述参考时钟以及上述输出时钟的周期为时钟周期，其中当上述参考时钟以及上述输出时钟的相位差不大于上述时钟周期时，上述延迟锁定回路将上述参考时钟的相位与上述输出时钟的相位同步。
7.如权利要求1所述的延迟锁定回路，其中上述延迟线包括多个串联的延迟单元，其中每一延迟单元接收延迟输入时钟并产生延迟输出时钟信号，该每一延迟单元包括：
第一晶体管，该第一晶体管的栅极耦接至延迟输入端，该第一晶体管的源极接收操作电压，该第一晶体管的漏极耦接至第一延迟节点，其中上述延迟输入端接收上述延迟输入时钟；
第二晶体管，该第二晶体管的栅极耦接至上述延迟输入端，第二晶体管源极耦接至接地端，第二晶体管漏极耦接至上述第一延迟节点；
多个第一电容，耦接至上述接地端；
多个第一开关，其中上述第一开关中的每一个根据上述延迟控制信号，分别将上述第一电容耦接至上述第一延迟节点；
第三晶体管，该第三晶体管的栅极耦接至上述第一延迟节点，该第三晶体管的源极接收上述操作电压，该第三晶体管的漏极耦接至延迟输出端，其中上述延迟输出端输出上述延迟输出时钟；
第四晶体管，该第四晶体管的栅极耦接至上述第一延迟节点，该第四晶体管的源极耦接至上述接地端，该第四晶体管的漏极耦接至上述延迟输出端；
多个第二电容，耦接至上述接地端；以及
多个第二开关，其中上述第二开关中的每一个根据上述延迟控制信号，分别将上述第二电容耦接至上述延迟输出端，其中上述延迟输出端接收上述延迟输出时钟，其中上述延迟输入时钟包括上述参考时钟，上述延迟输出时钟包括上述输出时钟。
8.如权利要求7所述的延迟锁定回路，其中上述延迟控制信号用以依序将上述第一电容以及上述第二电容分别耦接至上述第一延迟节点以及上述延迟输出端，而增加上述迟滞时间，其中上述延迟控制信号用以依序将上述第一电容以及上述第二电容分别与上述第一延迟节点以及上述延迟输出端电性分离，而减少上述迟滞时间。
9.一种延迟锁定回路，包括：
延迟线，连接至控制电路，以根据该控制电路输出的延迟控制信号产生迟滞时间，并将参考时钟延迟上述迟滞时间而产生输出时钟；
前置处理电路，根据上述参考时钟和重置信号产生第一信号，并连接至上述延迟线，接收上述延迟线输出的上述输出时钟，根据上述输出时钟产生第二信号；
相位检测器，连接至上述前置处理电路以及上述控制电路，以根据上述前置处理电路输出的上述第一信号以及上述第二信号，产生相位检测信号并输出至上述控制电路；以及上述控制电路，根据上述相位检测信号，产生上述延迟控制信号，
其中上述前置处理电路包括：
第一前置触发器，根据上述参考时钟，输出重置信号；
第二前置触发器，根据上述重置信号以及上述参考时钟，产生上述第一信号，其中上述第一信号的频率为上述参考时钟的频率的二分之一；以及
第三前置触发器，根据上述输出时钟，产生上述第二信号，其中上述第二信号的频率为上述输出时钟的频率的二分之一。
10.如权利要求9所述的延迟锁定回路，其中上述第一前置触发器包括第一输入端，第一时钟输入端，第一重置端以及第一输出端，其中上述第一输入端接收第一电平，上述第一时钟输入端接收上述参考时钟，上述第一重置端接收上述第一电平，上述第一输出端输出上述重置信号。
11.如权利要求10所述的延迟锁定回路，其中上述第二前置触发器包括第二输入端，第二时钟输入端，第二重置端，第二输出端以及反相输出端，其中上述第二输入端耦接至上述反相输出端，上述第二时钟输入端接收上述参考时钟，上述第二重置端接收上述重置信号，其中当上述重置信号为上述第一电平时，上述第二输出端输出上述第一信号。
12.如权利要求11所述的延迟锁定回路，其中上述第三前置触发器包括第三输入端，第三时钟输入端，第三重置端，第三输出端以及第三反相输出端，其中上述第三输入端耦接至上述第三反相输出端，上述第三时钟输入端接收上述输出时钟，上述第三重置端接收上述第一电平，上述第三输出端输出上述第二信号。
13.如权利要求12所述的延迟锁定回路，其中上述参考时钟以及上述输出时钟的周期相同，其中当上述参考时钟以及上述输出时钟的相位差不大于两倍的上述周期时，上述延迟锁定回路将上述参考时钟的相位与上述输出时钟的相位同步。
14.如权利要求9所述的延迟锁定回路，其中上述延迟线包括多个串联的延迟单元，其中每一延迟单元接收延迟输入时钟并产生延迟输出时钟信号，该每一延迟单元包括：
第一晶体管，该第一晶体管的栅极耦接至延迟输入端，该第一晶体管的源极接收操作电压，该第一晶体管的漏极耦接至第一延迟节点，其中上述延迟输入端接收上述延迟输入时钟；
第二晶体管，该第二晶体管的栅极耦接至上述延迟输入端，第二晶体管源极耦接至接地端，第二晶体管漏极耦接至上述第一延迟节点；
多个第一电容，耦接至上述接地端；
多个第一开关，其中上述第一开关中的每一个根据上述延迟控制信号，分别将上述第一电容耦接至上述第一延迟节点；
第三晶体管，该第三晶体管的栅极耦接至上述第一延迟节点，该第三晶体管的源极接收上述操作电压，该第三晶体管的漏极耦接至延迟输出端，其中上述延迟输出端输出上述延迟输出时钟；
第四晶体管，该第四晶体管的栅极耦接至上述第一延迟节点，该第四晶体管的源极耦接至上述接地端，该第四晶体管的漏极耦接至上述延迟输出端；
多个第二电容，耦接至上述接地端；以及
多个第二开关，其中上述第二开关中的每一个根据上述延迟控制信号，分别将上述第二电容耦接至上述延迟输出端，其中上述延迟输出端接收上述延迟输出时钟，其中上述延迟输入时钟包括上述参考时钟，上述延迟输出时钟包括上述输出时钟。
15.如权利要求14所述的延迟锁定回路，其中上述延迟控制信号用以依序将上述第一电容以及上述第二电容分别耦接至上述第一延迟节点以及上述延迟输出端，而增加上述迟滞时间，其中上述延迟控制信号用以依序将上述第一电容以及上述第二电容分别与上述第一延迟节点以及上述延迟输出端电性分离，而减少上述迟滞时间。
16.一种时钟产生方法，用以将输出时钟的相位与参考时钟的相位同步，包括：
利用延迟线，产生迟滞时间；
将上述参考时钟延迟上述迟滞时间，产生上述输出时钟；
根据上述参考时钟和重置信号产生第一信号；
根据上述输出时钟和上述重置信号产生第二信号，当上述第一信号和上述第二信号的逻辑关系同时为高电平时，产生上述重置信号；
根据上述第二信号的边沿采样上述第一信号产生相位检测信号；以及
根据上述相位检测信号调整上述迟滞时间。
17.如权利要求16所述的时钟产生方法，其中根据上述相位检测信号调整上述迟滞时间的步骤包括：
当上述相位检测信号为第一电平时，增加上述迟滞时间；以及
当上述相位检测信号为第二电平时，减少上述迟滞时间。
18.如权利要求17所述的时钟产生方法，其中当上述第二信号采样的上述第一信号为上述第一电平时，上述相位检测信号为上述第一电平，其中当上述第二信号采样的上述第一信号为上述第二电平时，上述相位检测信号为上述第二电平。
19.如权利要求16所述的时钟产生方法，其中上述参考时钟以及上述输出时钟的周期为时钟周期，其中当上述参考时钟以及上述输出时钟的相位差不大于上述时钟周期时，上述输出时钟的相位与上述参考时钟的相位同步。
20.如权利要求16所述的时钟产生方法，其中上述延迟线包括多个串联的延迟单元，其中每一延迟单元接收延迟输入时钟并产生延迟：
第一晶体管，该第一晶体管的栅极耦接至延迟输入端，第一晶体管的源极接收操作电压，第一晶体管的漏极耦接至第一延迟节点，其中上述延迟输入端接收上述延迟输入时钟；
第二晶体管，该第二晶体管的栅极耦接至上述延迟输入端，该第二晶体管的源极耦接至接地端，该第二晶体管的漏极耦接至上述第一延迟节点；
多个第一电容，耦接至上述接地端；
多个第一开关，其中上述第一开关中的每一个根据延迟控制信号，分别将上述第一电容耦接至上述第一延迟节点；
第三晶体管，该第三晶体管的栅极耦接至上述第一延迟节点，该第三晶体管的源极接收上述操作电压，该第三晶体管的漏极耦接至延迟输出端，上述延迟输出端输出延迟输出时钟；
第四晶体管，该第四晶体管的栅极耦接至上述第一延迟节点，该第四晶体管的源极耦接至上述接地端，该第四晶体管的漏极耦接至上述延迟输出端；
多个第二电容，耦接至上述接地端；以及
多个第二开关，其中上述第二开关中的每一个根据上述延迟控制信号，分别将上述第二电容耦接至上述延迟输出端，其中上述延迟输入时钟包括上述参考时钟，上述延迟输出时钟包括上述输出时钟。
21.如权利要求20所述的时钟产生方法，其中上述根据上述相位检测信号调整上述迟滞时间的步骤还包括：
利用上述相位检测信号，将上述第一电容以及上述第二电容分别耦接至上述第一延迟节点以及上述延迟输出端，以增加上述迟滞时间；以及
利用上述相位检测信号，将上述第一电容以及上述第二电容分别与上述第一延迟节点以及上述延迟输出端电性分离，以减少上述迟滞时间。
22.一种时钟产生方法，用以将输出时钟的相位与参考时钟的相位同步，包括：
利用延迟线，产生迟滞时间；
将上述参考时钟延迟上述迟滞时间，产生上述输出时钟；
根据上述参考时钟和重置信号产生第一信号；
根据上述输出时钟产生第二信号；根据上述第一信号以及上述第二信号产生相位检测信号；以及
根据上述相位检测信号调整上述迟滞时间，
其中上述根据上述参考时钟和重置信号产生上述第一信号以及上述根据上述输出时钟产生上述第二信号的步骤还包括：
利用上述参考时钟，产生上述重置信号；
根据上述重置信号，对上述参考时钟进行分频而产生上述第一信号，其中上述第一信号的频率为上述参考时钟的频率的二分之一；以及
对上述输出时钟进行分频而产生上述第二信号，其中上述第二信号的频率为上述输出时钟的频率的二分之一。
23.如权利要求22所述的时钟产生方法，其中上述参考时钟以及上述输出时钟的周期相同，其中当上述参考时钟以及上述输出时钟的相位差不大于两倍的上述周期时，上述输出时钟的相位与上述参考时钟的相位同步。
24.如权利要求22所述的时钟产生方法，其中上述延迟线包括多个串联的延迟单元，其中每一延迟单元接收延迟输入时钟并产生延迟：
第一晶体管，该第一晶体管的栅极耦接至延迟输入端，第一晶体管的源极接收操作电压，第一晶体管的漏极耦接至第一延迟节点，其中上述延迟输入端接收上述延迟输入时钟；
第二晶体管，该第二晶体管的栅极耦接至上述延迟输入端，该第二晶体管的源极耦接至接地端，该第二晶体管的漏极耦接至上述第一延迟节点；
多个第一电容，耦接至上述接地端；
多个第一开关，其中上述第一开关中的每一个根据延迟控制信号，分别将上述第一电容耦接至上述第一延迟节点；
第三晶体管，该第三晶体管的栅极耦接至上述第一延迟节点，该第三晶体管的源极接收上述操作电压，该第三晶体管的漏极耦接至延迟输出端，上述延迟输出端输出延迟输出时钟；
第四晶体管，该第四晶体管的栅极耦接至上述第一延迟节点，该第四晶体管的源极耦接至上述接地端，该第四晶体管的漏极耦接至上述延迟输出端；
多个第二电容，耦接至上述接地端；以及
多个第二开关，其中上述第二开关中的每一个根据上述延迟控制信号，分别将上述第二电容耦接至上述延迟输出端，其中上述延迟输入时钟包括上述参考时钟，上述延迟输出时钟包括上述输出时钟。
25.如权利要求24所述的时钟产生方法，其中上述根据上述相位检测信号调整上述迟滞时间的步骤还包括：
利用上述相位检测信号，将上述第一电容以及上述第二电容分别耦接至上述第一延迟节点以及上述延迟输出端，以增加上述迟滞时间；以及
利用上述相位检测信号，将上述第一电容以及上述第二电容分别与上述第一延迟节点以及上述延迟输出端电性分离，以减少上述迟滞时间。