一种射频能量采集前端的协同匹配与自调谐系统 |
|||||||
| 申请号 | CN202110613539.4 | 申请日 | 2021-06-02 | 公开(公告)号 | CN113507277B | 公开(公告)日 | 2023-06-06 |
| 申请人 | 西安电子科技大学; | 发明人 | 李小明; 刘东浩; 安亚斌; 齐毅璇; 彭琪; 庄奕琪; | ||||
| 摘要 | 本 发明 涉及一种射频 能量 采集前端的协同匹配与自调谐系统，包括差分天线、差分 整流器 、CTC结构 开关 电容阵列和阻抗自适应调节模 块 ；差分天线的两个输出端口均与差分整流器的输入端CTC结构开关电容阵列连接，阻抗自适应调节模块的输入端与差分整流器的输出端连接，阻抗自适应调节模块的输出端与CTC结构开关电容阵列连接；本发明移除了标准50Ω阻抗匹配网络，减少了匹配网络对射频能量的损耗，直接将标签芯片阻抗与天线阻抗进行共轭协同匹配，检测射频前端整流输出，通过调整CTC结构开关电容阵列，从而改变标签芯片阻抗，使得高灵敏度的无源标签芯片可以达到更高的匹配效果以及最佳能量传输效果，实现远距离的要求。 | ||||||
| 权利要求 | 1.一种射频能量采集前端的协同匹配与自调谐系统，包括天线和标签芯片，其特征在于：所述天线具体为非50欧姆阻抗的差分天线，所述标签芯片的射频前端包括差分整流器，所述协同匹配与自调谐系统还包括CTC结构开关电容阵列和阻抗自适应调节模块； |
||||||
| 说明书全文 | 一种射频能量采集前端的协同匹配与自调谐系统技术领域[0001] 本发明涉及无源射频领域，具体涉及一种射频能量采集前端的协同匹配与自调谐系统。 背景技术[0002] 随着网络通信技术、大数据技术、传感技术和集成电路技术的不断发展和相互作用，无须电源或电池供电的无源物联网节点技术越来越受到关注，物联网节点的无源芯片和天线结合而成的无源标签技术成为研究和应用的重点和热点问题。随着系统技术、芯片技术和天线集成技术的不断发展，用于物联网节点的无源标签适用场景不断扩展，从近年来的物流领域、防伪溯源领域以及智能交通领域，随着进一步与通信技术、数据技术和传感技术的融合，逐步开拓在智慧农场、智慧家居、环境监测、医疗健康等领域的应用。随着对无源节点通信扩距的需求，特别是能够融合到当前的通信基站、无线热点等基础系统中，实现远距离、低功耗、多模式无源或半有源辅助通信，要求节点具有极高的能量激活灵敏度，同时对节点芯片功耗以及能量获取、管理与利用提出了更高要求。 [0003] 目前，对于无源标签芯片能量获取方面的研究有待提高，特别是对射频能量的利用方面，传统的50Ω匹配阻抗，需要增加各种类型的匹配网络，才能达到最高功率传输，增加的匹配网络会增加很大的损耗。另外，目前也有直接通过芯片阻抗来设计共轭阻抗的天线，这样避免了匹配网络所带来的能量损耗，但是又出现阻抗无法准确匹配，芯片阻抗很容易受到环境因素，工艺制造因素等方面的影响，特别是对于高灵敏度的无源标签，其阻抗与天线阻抗差异大小决定了标签的工作性能，而且对于大批量标签来说，进行阻抗匹配费时费力。 [0004] 目前，有相关技术发明，比如：一种恶劣工况下RFID天线阻抗自适应调节方法(申请号201610482611.3)中提到的调节技术中针对50欧姆匹配不适合高灵敏度特定阻抗天线匹配，另外其测量相位差较为复杂，调节过程功耗较大，时钟需要FPGA给出不容易集成片上对时钟要求较高；一种基于动态阻抗匹配技术的射频能量采集系统(申请号201610163509.7)中，其也是针对50欧姆匹配网络进行调整，且对时钟要求较高；基于天线自适应调谐技术的超高频RFID读写模块(申请号201210505064.8)中，其需要中央处理器，还包括两个晶振产生时钟，其同样不适用于高灵敏度标签，而且因为晶振的存在不易集成； 能自调谐阻抗的谐振式无线电能传输系统及控制方法(申请号201910201498.0)，其针对50欧姆匹配设计，调节精度不高，不适合特定阻抗，高灵敏度标签调节；一种射频能量采集电路中π型阻抗自动匹配系统和方法(申请号201710267102.3)中通过调整π型网络进行阻抗调节，其电路结构和算法复杂，功耗较高；一种具有自动阻抗匹配功能的无源超高频射频识别标签(申请号201710267093.8)中，通过添加额外的辅助倍压整流单元，专门为自动阻抗匹配网络供电，额外增加的整流单元，会降低标签灵敏度，系统协同设计架构不够完备。 [0005] 随着通信技术的发展，如5G通信和新一代通信技术中，面向物联网节点的窄带通信是重要的组成部分，在国际通信标准划分的某一窄带频率范围内，会因为地区、行业和进程有所不同，如无源RFID频段，美国、欧洲、日本及中国在860MHz～960MHz范围内的细分频段各不相同，另外在射频天线和射频芯片电路的制造、封装过程中不可避免的均存在加工参数的离散性，以及产品应用环境的变化等实际诸多因素的影响，均会影响天线与芯片射频接口的阻抗参数，造成一定程度的失配，影响到产品的性能或成本。美国无源标签公司的产品M730、M750系列以及Monza R6系列中加入了阻抗调节的功能，但是仅仅采用了存储五个阻抗状态，大粒度主动式阻抗调节以适应加工和应用中反馈的问题，进行不同场景下五个状态的阻抗调节，目前阻抗可调节的精度不高。另外对于阻抗调节，国外学术界也有所研究，但是都是基于片外时钟来进行调整，逻辑功能比较复杂，功耗较大，测试实验过程过于简化和理想化，欠缺实用性，以上技术尚不能实现针对无源节点的高灵敏度高精度调谐。 [0006] 因此，如果能够在阻抗自调谐时不受限于50欧姆射频匹配且能够高精度、低功耗实现，就能够集成于无须电池供电的“绿色”能源节点的无源自供电芯片，有助于解决因频率变化或产品制造过程中的离散性带来的射频接口失配以及复杂应用场景的适应性，作为射频天线和射频前端的可调接口，应用范围不仅包括无源标签芯片，而且涵盖无源传感节点芯片及无源物联网节点芯片，具有广泛的应用市场和广阔的应用前景。 发明内容[0007] 本发明所要解决的技术问题是提供一种射频能量采集前端的协同匹配与自调谐系统，移除了额外匹配50Ω阻抗的匹配网络，减少了匹配时的差损，达到最佳匹配，获取最高能量，实现高灵敏度和远距离的要求。 [0008] 本发明解决上述技术问题的技术方案如下：一种射频能量采集前端的协同匹配与自调谐系统，包括天线和标签芯片，所述天线具体为非50欧姆阻抗的差分天线，所述标签芯片的射频前端包括差分整流器，所述协同匹配与自调谐系统还包括CTC结构开关电容阵列和阻抗自适应调节模块； [0009] 所述差分天线的两个输出端口均与所述差分整流器的输入端连接，所述差分天线的两个输出端口还均与所述CTC结构开关电容阵列连接，所述阻抗自适应调节模块的输入端与所述差分整流器的输出端连接，所述阻抗自适应调节模块的输出端与所述CTC结构开关电容阵列连接； [0010] 所述差分天线，其用于俘获射频信号，并将俘获的所述射频信号以幅度相等且相位相反的两个交流信号发送给所述差分整流器，还用于将俘获的所述射频信号以幅度相等且相位相反的两个交流信号发送给所述CTC结构开关电容阵列； [0011] 所述差分整流器，其用于将所述差分天线发送的两个交流信号转换成直流信号并输出整流输出信号Vrect； [0012] 所述阻抗自适应调节模块，其用于根据所述差分整流器输出的整流输出信号Vrect控制所述CTC结构开关电容阵列中开关管的通断； [0013] 所述CTC结构开关电容阵列，其用于根据开关管的通断来决定加入单位电容的数量，并利用加入单位电容的数量对所述标签芯片的阻抗进行调整，且使所述标签芯片的阻抗与所述差分天线的阻抗实现共轭匹配。 [0014] 本发明的有益效果是：本发明一种射频能量采集前端的协同匹配与自调谐系统移除了标准50Ω阻抗匹配网络，减少了匹配网络对射频能量的损耗，直接将标签芯片阻抗与天线阻抗进行共轭协同匹配，检测射频前端整流输出，通过调整CTC结构开关电容阵列，从而改变标签芯片阻抗，使得高灵敏度的无源标签芯片可以达到更高的匹配效果以及最佳能量传输效果，实现远距离的要求。 [0015] 在上述技术方案的基础上，本发明还可以做如下改进。 [0016] 进一步，所述CTC结构开关电容阵列包括多级CTC结构开关电容，每级所述CTC结构开关电容均包括第一单位电容、第二单位电容和开关管；在任一级所述CTC结构开关电容中，所述第一单位电容的一端连接在所述差分天线的一个输出端口上，所述第一单位电容的另一端连接在所述开关管的漏极上，所述开关管的源极连接在所述第二单位电容的一端上，所述第二单位电容的另一端连接在所述差分天线的另一个输出端口上，所述开关管的栅极与所述阻抗自适应调节模块连接。 [0017] 采用上述进一步方案的有益效果是：CTC结构开关电容阵列中的单位电容采用MOM电容，其电容值可以做到很小，适合高灵敏度标签高精度调节；且CTC结构开关电容阵列中CTC结构开关电容设有多级，阻抗调节的次数可调，调节次数多，调节精度高，可调范围大，n依据应用场景，可配置2个高精度阻抗可调状态。 [0018] 进一步，每级所述CTC结构开关电容还均包括泄放管，在任一级所述CTC结构开关电容中，所述开关管的栅极通过所述泄放管与所述阻抗自适应调节模块连接；具体的，在任一级所述CTC结构开关电容中，所述开关管的栅极与所述泄放管的源极连接，所述泄放管的漏极接地，所述泄放管的栅极与所述阻抗自适应调节模块连接； [0019] 每级所述CTC结构开关电容还均包括第一偏置管和第二偏置管，在任一级所述CTC结构开关电容中，所述开关管的栅极分别与所述第一偏置管的栅极以及所述第二偏置管的栅极连接，所述第一偏置管的漏极以及所述第二偏置管的漏极分别与所述开关管的源极和漏极对应连接，所述第一偏置管的源极以及所述第二偏置管的源极均接地。 [0020] 采用上述进一步方案的有益效果是：偏置管用于平衡开关管源漏两端电压，保持两端直流电平一致，泄放管用于泄放开关管栅极耦合的电压，确保上电过程中，所有开关闭合。进一步，任一级所述CTC结构开关电容中的第一单位电容和第二单位电容的容值相等；每一级所述CTC结构开关电容中的第一单位电容和第二单位电容的容值均按照二进制递增； [0021] 每一级所述CTC结构开关电容中的所述开关管、所述第一偏置管和所述第二偏置管的栅宽均按照二进制递增。 [0022] 采用上述进一步方案的有益效果是：每一级单位电容的容值按照二进制递增，这样就可以满足二进制调节；为了保持相同的Q因子，开关管和偏置管的栅宽同样需要进行了二进制加权，以保持恒定的开关速度。 [0023] 进一步，所述差分整流器的输出端上连接有储能电容，所述差分整流器输出的整流输出信号Vrect用于对所述储能电容进行充电，并输出至所述阻抗自适应调节模块；其中，所述储能电容的充电过程称为上电过程； [0024] 所述阻抗自适应调节模块包括时钟产生单元、启动单元、时序调整单元、比较调整单元和计数输出单元； [0025] 所述时钟产生单元，其用于在所述差分整流器输出的整流输出信号Vrect驱动下产生基准时钟信号CLK以及一个相对所述整流输出信号Vrect延时的时钟稳定使能信号VENO； [0026] 所述启动单元，其用于在上电过程中，基于所述基准时钟信号CLK和所述时钟稳定使能信号VENO，通过采样比较所述差分整流器在一个时钟周期的起始时刻和终止时刻输出的整流输出信号Vrect，来判定上电过程是否完成，且在上电过程完成时产生并输出上电完成使能信号VEN1； [0027] 所述时序调整单元，其用于基于所述整流输出信号Vrect和所述上电完成使能信号VEN1，将所述基准时钟信号CLK转换成两个频率相同且有预设延迟的采样保持时钟信号CLK2和比较时钟信号CLK2A以及一个计数使能信号VEN2； [0028] 所述比较调整单元，其用于基于所述上电完成使能信号VEN1、所述采样保持时钟信号CLK2和所述比较时钟信号CLK2A，对所述差分整流器输出的整流输出信号Vrect进行采样保持并比较判断，输出计数信号Vcount，且产生调整结束使能信号VEN3和电位信号VDD2；还用于根据所述电位信号VDD2控制所述时钟产生单元关闭； [0029] 所述计数输出单元，其用于基于所述计数使能信号VEN2和所述整流输出信号Vrect，对所述计数信号Vcount进行分频处理，得到多位二进制控制信号，并将多位所述二进制控制信号输出至所述CTC结构开关电容阵列，且通过多位所述二进制控制信号控制各级所述CTC结构开关电容中开关管的通断，来决定所述CTC结构开关电容阵列中加入单位电容的数量，从而完成对标签芯片的自适应阻抗调整，进而使所述标签芯片的阻抗与所述差分天线的阻抗实现共轭匹配；其中，所述二进制控制信号的位数与所述CTC结构开关电容阵列中所述CTC结构开关电容的级数相等。 [0030] 采用上述进一步方案的有益效果是：阻抗自适应调节模块的工作电压很低，能够在很低电压下开始工作进行调整，更好的适应了高灵敏度、远距离标签工作环境，且其具有逻辑简单但不失严谨的特点，在满足功能的前提下，功耗极低，而且只需要一次调整过程，便可以将标签阻抗调整到最佳，并且在调整完之后，自适应模块关闭，只保留计数器输出数据，极大降低标签工作的功耗，功耗和差损极低，远低于匹配网络的差损。进一步，所述时钟产生单元包括电流基准电路和震荡电路； [0031] 所述电流基准电路，其用于在所述整流输出信号Vrect驱动下产生电流基准； [0032] 所述震荡电路，其用于在所述电流基准的驱动下对电容充放电，产生时钟震荡信号；其中，所述时钟震荡信号包括所述基准时钟信号CLK以及所述时钟稳定使能信号VENO。 [0033] 进一步，所述启动单元包括第一采样保持电路、第一钟控误差比较电路和第一RS锁存器电路； [0034] 所述第一采样保持电路，其用于在所述基准时钟信号CLK和所述时钟稳定使能信号VENO的激励下，对所述差分整流器输出的整流输出信号Vrect进行采样，并将采样的所述整流输出信号Vrect保持一个时钟周期，得到采样保持信号Vsh，且输出给所述第一钟控误差比较电路； [0035] 所述第一钟控误差比较电路，其用于将所述差分整流器在本时钟周期输出的整流输出信号Vrect与所述第一采样保持电路输出的上一时钟周期的采样保持信号Vsh进行比较，且当所述差分整流器在本时钟周期输出的整流输出信号Vrect与所述第一采样保持电路输出的上一时钟周期的采样保持信号Vsh之间的差值在预设范围内时，输出电压翻转信号； [0036] 所述第一RS锁存电路，其用于对所述第一钟控误差比较电路输出的电压翻转信号进行锁存，产生上电完成使能信号VEN1。 [0037] 采用上述进一步方案的有益效果是：启动单元用于检测差分整流器的输出电压是否达到稳定，并产生使能信号驱动后续电路进行调节，避免上电过程中，检测电压出现误操作。 [0038] 进一步，所述时序调整单元包括锁存延迟电路； [0039] 所述锁存延迟电路，其用于在所述整流输出信号Vrect的驱动下，将所述基准时钟信号CLK进行延时处理，且延时至所述上电完成使能信号VEN1之后，产生两个频率相同且相差一个时钟周期延迟的采样保持时钟信号CLK2和比较时钟信号CLK2A，还产生一个计数使能信号VEN2；其中，所述比较时钟信号CLK2A比所述采样保持时钟信号CLK2提前一个时钟周期。 [0040] 采用上述进一步方案的有益效果是：时序调整单元用于调整时钟产生单元产生的基准时钟信号，得到新的具有启动延迟的后级采样保持和比较时钟，合理设计时序，使得检测电压和调整开关在一个时钟周期内完成，避免了逻辑错误，并且提高调整效率。 [0041] 进一步，所述比较调整单元包括第二采样保持电路，第二钟控误差比较电路、第二RS锁存器电路和反相逻辑电路； [0042] 所述第二采样保持电路，其用于在所述采样保持时钟信号CLK2和所述上电完成使能信号VEN1的激励下，对所述差分整流器输出的整流输出信号Vrect进行采样，并将采样的所述整流输出信号Vrect保持一个时钟周期，得到采样保持信号Vsh，且输出给所述第二钟控误差比较电路； [0043] 所述第二钟控误差比较电路，其用于在所述比较时钟信号CLK2A的激励下，将所述差分整流器在本时钟周期输出的整流输出信号Vrect与所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh进行比较，产生计数信号Vcount；其中，当所述差分整流器在本时钟周期输出的整流输出信号Vrect高于所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh时，则所述计数信号Vcount翻转一次；当所述差分整流器在本时钟周期输出的整流输出信号Vrect低于所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh时，则所述计数信号Vcount不翻转； [0044] 所述第二RS锁存电路，其用于当所述差分整流器在本时钟周期输出的整流输出信号Vrect第一次低于所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh时，产生用于关闭所述自适应调整模块的调整结束使能信号VEN3以及用于关闭所述时钟产生单元的电位信号VDD2，并锁存所述调整结束使能信号VEN3和所述电位信号VDD2； [0045] 所述反相逻辑电路，其用于将所述第二钟控误差比较电路产生的所述计数信号Vcount进行反向逻辑处理，使反向逻辑处理后的所述计数信号Vcount相对所述采样保持时钟信号CLK2延迟半个时钟周期，并将反向逻辑处理后的所述计数信号Vcount输出至所述计数输出单元。 [0046] 采用上述进一步方案的有益效果是：比较调单元主要是在时序调整单元产生的CLK2和CLK2A的作用下，完成对差分整流器输出电压的采样保持和比较判断，将判断结果通过Vcount信号输出，并且产生调整结束使能信号VEN3和VDD2，当调整结束后，VDD2信号电位下拉到地，时钟产生单元关闭，整个阻抗自适应调节模块只有计数输出单元保存数据，极大的降低了功耗；计数信号Vcount相对所述采样保持时钟信号CLK2延迟半个时钟周期，正好在采样保持时钟信号CLK2的低电平发生翻转，即采样保持时钟信号CLK2在时钟高电平进行采样，在时钟低电平计数器输出结果，调整开关电容，将采样保持和调整开关放在不同的时间段完成，避免了交叉错误。 [0047] 进一步，所述计数输出单元包括逻辑电路和分频电路； [0048] 所述逻辑电路，其用于产生多位分频使能信号； [0049] 所述分频电路，其用于在所述计数使能信号VEN2和所述整流输出信号Vrect的驱动下，且在多位所述分频使能信号的辅助下，将所述计数信号Vcount进行分频处理，得到多位二进制控制信号，并将多位所述二进制控制信号输出至所述CTC结构开关电容阵列，且通过多位所述二进制控制信号控制各级所述CTC结构开关电容中开关管的通断，来决定所述CTC结构开关电容阵列中加入单位电容的数量，从而完成对标签芯片的自适应阻抗调整，进而使所述标签芯片的阻抗与所述差分天线的阻抗实现共轭匹配。附图说明 [0050] 图1为本发明一种射频能量采集前端的协同匹配与自调谐系统的整体结构框图； [0051] 图2为本发明一种射频能量采集前端的协同匹配与自调谐系统中差分整流器的结构示意图； [0052] 图3为本发明一种射频能量采集前端的协同匹配与自调谐系统的具体结构示意图； [0053] 图4为本发明一种射频能量采集前端的协同匹配与自调谐系统中CTC结构开关电容阵列的结构示意图； [0054] 图5为本发明一种射频能量采集前端的协同匹配与自调谐系统中CTC结构开关电容阵列依次变化时差分整流器输出电压变化趋势图； [0055] 图6为本发明一种射频能量采集前端的协同匹配与自调谐系统中CTC结构开关电容阵列的谐振点随CTC结构开关电容数量变化趋势图； [0056] 图7为本发明一种射频能量采集前端的协同匹配与自调谐系统中阻抗自适应调节算法流程图； [0057] 图8为本发明一种射频能量采集前端的协同匹配与自调谐系统中各信号的时序图。 具体实施方式[0058] 以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。 [0059] 如图1所示，一种射频能量采集前端的协同匹配与自调谐系统，包括天线和标签芯片，所述天线具体为非50欧姆阻抗的差分天线，所述标签芯片的射频前端包括差分整流器，所述协同匹配与自调谐系统还包括CTC结构开关电容阵列和阻抗自适应调节模块；所述差分天线的两个输出端口均与所述差分整流器的输入端连接(差分整流器的输入端ANT1和ANT2分别与差分天线的两个输出端口连接)，所述差分天线的两个输出端口还均与所述CTC结构开关电容阵列连接，所述阻抗自适应调节模块的输入端与所述差分整流器的输出端连接，所述阻抗自适应调节模块的输出端与所述CTC结构开关电容阵列连接。标签芯片还包括模拟前端、数字基带和50Ω调制天线(ANT_MOD)。 [0060] 下面对差分天线、差分整流器、CTC结构开关电容阵列和阻抗自适应调节模块分别进行具体说明。 [0061] 差分天线： [0062] 在本发明中，所述差分天线，其用于俘获射频信号，并将俘获的所述射频信号以幅度相等且相位相反的两个交流信号发送给所述差分整流器，还用于将俘获的所述射频信号以幅度相等且相位相反的两个交流信号发送给所述CTC结构开关电容阵列。差分天线的两个输出端口分别与图1中的ANT1和ANT2连接，所述差分天线具体为偶极子差分天线，其阻抗为特定高Q值非50欧姆标准天线，其与标签芯片阻抗直接进行共轭匹配，免除标准50欧姆阻抗匹配网络，进而减少了匹配50欧姆的损耗。 [0063] 差分整流器： [0064] 在本发明中，所述差分整流器，其用于将所述差分天线发送的两个交流信号转换成直流信号并输出整流输出信号Vrect。所述差分整流器具体为四管差分整流器，其主要由两个PMOS管和两个NMOS管构成差分整流器，主要原理为多级四管差分对组成，每级四管差分对，形成类似二极管整流的结构。所述差分整流器的具体结构如图2所示，包括多级四管差分对，每级所述四管差分对均与所述差分天线的两个输出端口连接；任一级所述四管差分对中均包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第一电容C11和第二电容C12；在任一级所述四管差分对中，所述第一晶体管M1的漏极、第三晶体管M3的漏极、所述第二晶体管M2的栅极以及所述第四晶体管M4的栅极连接在一起后通过所述第一电容C11连接在所述差分天线的一个输出端口上，所述第一晶体管M1的栅极、第三晶体管M3的栅极、所述第二晶体管M2的漏极以及所述第四晶体管M4的漏极连接连接在一起后通过所述第二电容C12连接在所述差分天线的另一个输出端口上；在相邻两级所述四管差分对中，上一级四管差分对中的第三晶体管M3的源极、第四晶体管M4的源极以及下一级四管差分对中的第一晶体管M1的源极、第二晶体管M2的源极连接在一起；在第一级所述四管差分对中，第一晶体管M1的源极以及第二晶体管M2的源极接地；在最后一级所述四管差分对中，所述第三晶体管M3的源极以及第四晶体管M4的源极共同输出所述整流输出信号Vrect。在图2中，ANT1和ANT2分别用于连接在差分天线的两个输出端口上。 [0065] 进一步具体的，任一级所述四管差分对中，第一电容C11和第二电容C12的容值相等，且均为一个单位电容的容值。任一级所述四管差分对中，第一晶体管M1和第二晶体管M2的均为NMOS晶体管，第三晶体管M3和第四晶体管M4的均为PMOS晶体管。在本具体实施例中，差分整流器的四管差分对设有五级，在其他实施例中，四管差分对可以设为六级、七级等，其根据需要合理设置。 [0066] 阻抗自适应调节模块： [0067] 在本发明中，所述阻抗自适应调节模块，其用于根据所述差分整流器输出的整流输出信号Vrect控制所述CTC结构开关电容阵列中开关管的通断。由于自适应阻抗调节功能的无源低功耗标签芯片阻抗Q值比较大，甚至其Q值可大于100，这就需要差分天线也要达到相对应的阻抗值和Q值，才能达到高灵敏度、远距离标签的要求；另外针对Q值较高的阻抗来说，差分天线和标签芯片阻抗匹配度更为敏感，特别是对阻抗的虚部，虚部变化1％左右将导致整流输出电压变化10％左右，对于阻抗匹配要求更加严格，这就需要阻抗自适应调节模块来进行调整，从而纠正由于环境工艺等因素导致的阻抗失配，实现对能量的最大功率获取，继而完成对高灵敏度、超远距离标签的性能要求。 [0068] 具体的，如图3所示，所述差分整流器的输出端上连接有储能电容，所述差分整流器输出的整流输出信号Vrect用于对所述储能电容进行充电，并输出至所述阻抗自适应调节模块，为阻抗自适应调节模块进行供电；其中，所述储能电容的充电过程称为上电过程；所述阻抗自适应调节模块包括时钟产生单元、启动单元、时序调整单元、比较调整单元和计数输出单元。另外，差分整流器的输入端ANT1和ANT2分别与差分天线的两个输出端口连接，五位二进制CTC结构开关电容阵列的输入端ANT1和ANT2也分别与差分天线的两个输出端口连接。 [0069] 进一步具体的： [0070] 所述时钟产生单元，其用于在所述差分整流器输出的整流输出信号Vrect驱动下产生基准时钟信号CLK以及一个相对所述整流输出信号Vrect延时的时钟稳定使能信号VENO。具体的，所述时钟产生单元包括电流基准电路和震荡电路；所述电流基准电路，其用于在所述整流输出信号Vrect驱动下产生电流基准；所述震荡电路，其用于在所述电流基准的驱动下对电容充放电，产生时钟震荡信号；其中，所述时钟震荡信号包括所述基准时钟信号CLK以及所述时钟稳定使能信号VENO。 [0071] 所述启动单元，其用于在上电过程中，基于所述基准时钟信号CLK和所述时钟稳定使能信号VENO，通过采样比较所述差分整流器在一个时钟周期的起始时刻和终止时刻输出的整流输出信号Vrect，来判定上电过程是否完成，且在上电过程完成时产生并输出上电完成使能信号VEN1；具体的，所述启动单元包括第一采样保持电路、第一钟控误差比较电路和第一RS锁存器电路；所述第一采样保持电路，其用于在所述基准时钟信号CLK和所述时钟稳定使能信号VENO的激励下，对所述差分整流器输出的整流输出信号Vrect进行采样，并将采样的所述整流输出信号Vrect保持一个时钟周期，得到采样保持信号Vsh，且输出给所述第一钟控误差比较电路；所述第一钟控误差比较电路，其用于将所述差分整流器在本时钟周期输出的整流输出信号Vrect与所述第一采样保持电路输出的上一时钟周期的采样保持信号Vsh进行比较，且当所述差分整流器在本时钟周期输出的整流输出信号Vrect与所述第一采样保持电路输出的上一时钟周期的采样保持信号Vsh之间的差值在预设范围内时，输出电压翻转信号；所述第一RS锁存电路，其用于对所述第一钟控误差比较电路输出的电压翻转信号进行锁存，产生上电完成使能信号VEN1。 [0072] 所述时序调整单元，其用于基于所述整流输出信号Vrect和所述上电完成使能信号VEN1，将所述基准时钟信号CLK转换成两个频率相同且有预设延迟的采样保持时钟信号CLK2和比较时钟信号CLK2A以及一个计数使能信号VEN2；具体的，所述时序调整单元包括锁存延迟电路；所述锁存延迟电路，其用于在所述整流输出信号Vrect的驱动下，将所述基准时钟信号CLK进行延时处理，且延时至所述上电完成使能信号VEN1之后，产生两个频率相同且相差一个时钟周期延迟的采样保持时钟信号CLK2和比较时钟信号CLK2A，还产生一个计数使能信号VEN2；其中，所述比较时钟信号CLK2A比所述采样保持时钟信号CLK2提前一个时钟周期，但都在上电完成使能信号VEN1产生之后。 [0073] 所述比较调整单元，其用于基于所述上电完成使能信号VEN1、所述采样保持时钟信号CLK2和所述比较时钟信号CLK2A，对所述差分整流器输出的整流输出信号Vrect进行采样保持并比较判断，输出计数信号Vcount，且产生调整结束使能信号VEN3和电位信号VDD2；还用于根据所述电位信号VDD2控制所述时钟产生单元关闭；具体的，所述比较调整单元包括第二采样保持电路，第二钟控误差比较电路、第二RS锁存器电路和反相逻辑电路；所述第二采样保持电路，其用于在所述采样保持时钟信号CLK2和所述上电完成使能信号VEN1的激励下，对所述差分整流器输出的整流输出信号Vrect进行采样，并将采样的所述整流输出信号Vrect保持一个时钟周期，得到采样保持信号Vsh，且输出给所述第二钟控误差比较电路； 所述第二钟控误差比较电路，其用于在所述比较时钟信号CLK2A的激励下，将所述差分整流器在本时钟周期输出的整流输出信号Vrect与所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh进行比较，产生计数信号Vcount；其中，当所述差分整流器在本时钟周期输出的整流输出信号Vrect高于所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh时，则所述计数信号Vcount翻转一次；当所述差分整流器在本时钟周期输出的整流输出信号Vrect低于所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh时，则所述计数信号Vcount不翻转；所述第二RS锁存电路，其用于当所述差分整流器在本时钟周期输出的整流输出信号Vrect第一次低于所述第二采样保持电路输出的上一时钟周期的采样保持信号Vsh时，产生用于关闭所述自适应调整模块的调整结束使能信号VEN3以及用于关闭所述时钟产生单元的电位信号VDD2，并锁存所述调整结束使能信号VEN3和所述电位信号VDD2；所述反相逻辑电路，其用于将所述第二钟控误差比较电路产生的所述计数信号Vcount进行反向逻辑处理，使反向逻辑处理后的所述计数信号Vcount相对所述采样保持时钟信号CLK2延迟半个时钟周期，并将反向逻辑处理后的所述计数信号Vcount输出至所述计数输出单元。 [0074] 所述计数输出单元，其用于基于所述计数使能信号VEN2和所述整流输出信号Vrect，对所述计数信号Vcount进行分频处理，得到多位二进制控制信号，并将多位所述二进制控制信号输出至所述CTC结构开关电容阵列，且通过多位所述二进制控制信号控制各级所述CTC结构开关电容中开关管的通断，来决定所述CTC结构开关电容阵列中加入单位电容的数量，从而完成对标签芯片的自适应阻抗调整，进而使所述标签芯片的阻抗与所述差分天线的阻抗实现共轭匹配；其中，所述二进制控制信号的位数与所述CTC结构开关电容阵列中所述CTC结构开关电容的级数相等；具体的，所述计数输出单元包括逻辑电路和分频电路；所述逻辑电路，其用于产生多位分频使能信号；所述分频电路，其用于在所述计数使能信号VEN2和所述整流输出信号Vrect的驱动下，且在多位所述分频使能信号的辅助下，将所述计数信号Vcount进行分频处理，得到多位二进制控制信号，并将多位所述二进制控制信号输出至所述CTC结构开关电容阵列，且通过多位所述二进制控制信号控制各级所述CTC结构开关电容中开关管的通断，来决定所述CTC结构开关电容阵列中加入单位电容的数量，从而完成对标签芯片的自适应阻抗调整，进而使所述标签芯片的阻抗与所述差分天线的阻抗实现共轭匹配。 [0075] 综上，阻抗自适应调节模块的工作过程如下：时钟产生单元在整流输出信号Vrect的驱动下，通过电流基准为对称的电容充放电形成震荡，从而产生基准时钟信号CLK以及一个时钟稳定使能信号VEN0；启动模块在标签上电过程中，采样比较前一时刻T‑t(t为一个时钟周期)的整流输出信号Vrect和一个时钟周期之后的T时刻的整流输出信号Vrect，当判决出两次整流输出信号Vrect接近或者相同时，则判断上电已达到稳定值，继而产生上电完成的上电完成使能信号VEN1；时序调整单元为方便后续比较调整单元的时钟信号互不干扰，完成逻辑判读，通过逻辑延迟处理的方式，把基准时钟信号CLK转换成两个频率相同有一定延迟的采样保持时钟信号CLK2和比较时钟信号CLK2A，以及一个计数使能信号VEN2；比较调整单元在时序调整单元产生的采样保持时钟信号CLK2和比较时钟信号CLK2A的作用下，完成对差分整流器输出的整流输出信号Vrect的采样保持和比较判断，将判断结果通过计数信号Vcount输出，并且产生调整结束使能信号VEN3和电位信号VDD2，当调整结束后，电位信号VDD2电位下拉到地，时钟产生单元关闭，整个阻抗自适应调节模块只有计数输出单元保存数据，极大的降低了功耗；计数输出单元通过逻辑分频对比较调整单元产生的计数信号Vcount在一定逻辑下进行分频处理，将计数信号Vcount转化为五位二进制控制信号(此实施例采用的是五级CTC结构开关电容阵列，所以这里是五位二进制控制信号；具体的，如果CTC结构开关电容阵列为n级，那么就会转化为n位二进制控制信号；)，从低位到高位分别为C1、C2、C3、C4和C5，这五位二进制控制信号分别连接到CTC结构开关电容阵列中各级的开关管的栅上，从而控制开关管的开闭，完成对标签芯片的自适应阻抗调节。 [0076] 在本发明中，阻抗自适应调节模块的工作电压很低，能够在很低电压下开始工作进行调整，更好的适应了高灵敏度、远距离标签工作环境，且其具有逻辑简单但不失严谨的特点，在满足功能的前提下，功耗极低，而且只需要一次调整过程，便可以将标签阻抗调整到最佳，并且在调整完之后，自适应模块关闭，只保留计数器输出数据，极大降低标签工作的功耗，功耗和差损极低，远低于匹配网络的差损。 [0077] CTC结构开关电容阵列： [0078] 在本发明中，所述CTC结构开关电容阵列，其用于根据开关管的通断来决定加入单位电容的数量，并利用加入单位电容的数量对所述标签芯片的阻抗进行调整，且使所述标签芯片的阻抗与所述差分天线的阻抗实现共轭匹配。本发明中的CTC结构开关电容阵列主要原理为通过对称结构的电容‑开关管‑电容构成CTC结构的电容阵列，通过加在开关管栅极上的开关信号，控制开关管的开闭，继而控制电容是否加入到电路中，完成对电路阻抗的改变。 [0079] 具体的，所述CTC结构开关电容阵列包括多级CTC结构开关电容，每级所述CTC结构开关电容均包括第一单位电容、第二单位电容、开关管、第一偏置管、第二偏置管和泄放管；在任一级所述CTC结构开关电容中：所述第一单位电容的一端连接在所述差分天线的一个输出端口上，所述第一单位电容的另一端连接在所述开关管的漏极上，所述开关管的源极连接在所述第二单位电容的一端上，所述第二单位电容的另一端连接在所述差分天线的另一个输出端口上，所述开关管的栅极与所述阻抗自适应调节模块连接；所述开关管的栅极通过所述泄放管与所述阻抗自适应调节模块连接，具体的，在任一级所述CTC结构开关电容中，所述开关管的栅极与所述泄放管的源极连接，所述泄放管的漏极接地，所述泄放管的栅极与所述阻抗自适应调节模块连接；所述开关管的栅极分别与所述第一偏置管的栅极以及所述第二偏置管的栅极连接，所述第一偏置管的漏极以及所述第二偏置管的漏极分别与所述开关管的源极和漏极对应连接，所述第一偏置管的源极以及所述第二偏置管的源极均接地。 [0080] 进一步具体的，第一单位电容和第二单位电容均为MOM电容，开关管为NMOS开关管，第一偏置管和第二偏置管均为NMOS偏置管，泄放管为PMOS泄放管。偏置管用于平衡开关管源漏两端电压，保持两端直流电平一致，对于浮地差分结构起到平衡电压的作用；泄放管用于泄放开关管栅极耦合的电压，确保上电过程中，所有开关闭合。CTC结构开关电容阵列中CTC结构开关电容设有多级，阻抗调节的次数可调，调节次数多，调节精度高，可调范围大。 [0081] PMOS泄放管主要用于在上电过程中，保证所述CTC结构开关电容阵列的栅上不会耦合交流电压，当阻抗自适应调节模块开始工作之后，即基准使能信号到来，PMOS泄放管关闭，使得CTC结构开关电容阵列受阻抗自适应调节模块的控制(具体为受阻抗自适应调节模块中的计数输出单元控制)。 [0082] 在本具体实施例中，如图4所示，所述CTC结构开关电容阵列包括五级CTC结构开关电容(在其他实施例中，CTC结构开关电容阵列中CTC结构开关电容的级数可以设置为数值，例如六级、七级等等，其根据实际需要合理设置)。在第一级CTC结构开关电容中：第一单位电容和第二单位电容均为Cap，开关管为M11，第一偏置管为M12，第二偏置管为M13，泄放管为M14。在第二级CTC结构开关电容中：第一单位电容和第二单位电容均为2*Cap，开关管为M21，第一偏置管为M22，第二偏置管为M23，泄放管为M24。在第三级CTC结构开关电容中：第一单位电容和第二单位电容均为4*Cap，开关管为M31，第一偏置管为M32，第二偏置管为M33，泄放管为M34。在第四级CTC结构开关电容中：第一单位电容和第二单位电容均为8*Cap，开关管为M41，第一偏置管为M42，第二偏置管为M43，泄放管为M44。在第五级CTC结构开关电容中：第一单位电容和第二单位电容均为16*Cap，开关管为M51，第一偏置管为M52，第二偏置管为M53，泄放管为M54。在图4中，ANT1和ANT2分别用于连接在差分天线的两个输出端口上。 [0083] 其中，第一单位电容和第二单位电容均为同层金属插指形式构造的MOM电容，可以做到很小，适合高灵敏度标签高精度调节；本发明根据标签芯片阻抗调节范围进行分析，最终确定单位电容的容值为5fF，即图4中Cap的电容大小为5fF，另外每一级电容值按照二进制递增，如图4中所示依次为1*Cap、2*Cap、4*Cap、8*Cap和16*Cap，这样就可以满足五位二进制调节，一共可以调节32次；单位电容被设计成二进制加权，来最小化支路的数量。采用二元加权单位电容，为了保持相同的Q因子，开关管和偏置管的栅宽同样需要进行了二进制加权，以保持恒定的开关速度。其中，开关管和偏置管(包括第一偏置管和第二偏置管)的W/L尺寸逐级翻倍，对于开关管的尺寸来说，目前对于高Q的整理器阻抗调整，其开关管尺寸首级finger＝6，最高级finger＝96，存在尺寸过大的问题，尝试降低一半尺寸，单独仿真第一级的CTC结构开关电容，发现第一级打开时的Q值降低，大概为50左右。最后可取折中首级finger＝4，尽量减小最后一级的尺寸，又避免Q值太低对差分整流器效果产生大的插损。 [0084] 泄放管主要是在标签芯片上电过程中，确保CTC结构开关电容阵列的栅电位维持在低电位状态，即所有开关管和偏置管关闭，所有单位电容均未加入到电路中，主要是解决单位电容浮栅应力问题，通过大量的仿真分析，发现MOS管有种类似整流效果的电路，导致在接入交流信号时，NMOS开关管的栅极上会积累电压，NMOS开关管栅极上的电压泄放不掉，导致电压一直在增加。由于栅极上接的是计数输出单元的输出端，输出为标准MOS管的反相器的输出，系统启动阶段，反相器的输入和电源电压都很低，标准MOS管的反相器无法在电路启动时将栅极上的电压漏掉。基于上述分析，在多级CTC结构开关电容阵列的栅极上连接PMOS泄放管的源极，PMOS泄放管漏极接地，PMOS泄放管栅极上接计数输出单元的使能信号，计数输出单元在工作之前，栅上的电压通过PMOS泄放管下拉到地，当使能信号反转为高电平的时候，计数输出单元开始工作，NMOS开关管栅极上的电压可以通过计数输出单元的反相器进行充放电，从而完成对单位电容阵列的调节。 [0085] 基于以上具体的解释说明，以下对本发明一种射频能量采集前端的协同匹配与自调谐系统进行仿真说明。 [0086] 通过改变阻抗对本发明一种射频能量采集前端的协同匹配与自调谐系统进行前期仿真，其仿真结果如图5所示，图5中横坐标为CTC结构开关电容阵列中打开单位电容的数量，纵坐标为整流输出电压，当CTC结构开关电容阵列全关时整流输出为400mv，通过依次手动调CTC结构开关电容阵列，即标签芯片的阻抗逐次逼近差分天线共轭阻抗，整流输出电压从0.4V逐渐增加到1.07V左右，随着标签芯片阻抗再次变化，与差分天线匹配度下降，继而整流输出下降，根据理论分析和仿真结果显示其整流输出电压为单峰变化，即仅存在一个最大值点。另外通过仿真加入CTC结构开关电容阵列的损耗，其CTC结构开关电容阵列全部加入的差损为0.5084dBm，全部不加入的差损为0.1345dBm。另外，差分天线和标签芯片阻抗失配下，调节CTC结构开关电容阵列的谐振点随CTC结构开关电容数量变化趋势如图6所示，其中，00000状态即CTC结构开关电容阵列中所有CTC结构开关电容未加入电路中,其谐振点未在922.5MHz，随着加入CTC结构开关电容数量的变化，谐振点依次逐渐靠近922.5MHz；基于上述仿真得出阻抗自适应调节模块的可行性。 [0087] 在本发明一种射频能量采集前端的协同匹配与自调谐系统中，阻抗调节算法简要流程如图7所示，首先检测差分整流器的输出电压，因为标签上电过程中，要给标签芯片的储能电容充电，此过程是为了检测整流输出电压达到稳定状态，当检测到整流输出电压稳定之后，计数加一，保持住T时刻整流电压值，CTC结构开关电容阵列打开第一级开关管，加入一级单位电容，调整标签芯片阻抗，之后整流输出电压会发生对应的变化，检测T+t(此处t为一个时钟周期)时刻整流输出电压，即比较调整开关之后的整流输出电压和未调整之前的整流输出电压，当判断调整之后即T+t时刻的整流输出电压大于未调整时即T时刻的整流输出电压，计数继续加一，循环上述流程；当判断调整之后即T+t时刻的整流输出电压小于未调整时即T时刻的整流输出电压，则做出下一指令，关闭阻抗自适应调节模块，锁定保持计数输出单元数据，并结束调整，此时完成了整个阻抗调整流程，达到了最佳匹配点。 [0088] 下面基于图3所示的结构对本发明的工作原理进行详细解释说明。 [0089] 首先差分天线收集射频信号，然后差分整流器将差分天线收集的射频信号转换为直流信号并输出整流输出信号Vrect，即图3所示的整流输出信号Vrect；整流输出信号Vrect将为储能电容充电，所以标签芯片会有个上电过程，使得储能电容达到稳定，由于阻抗自适应调节模块工作电压很低，标签芯片上电过程中就会在整流输出信号Vrect的作用下工作。首先时钟产生单元将产生基准时钟信号CLK，并在基准时钟信号CLK下，检测整流输出信号Vrect，通过采样保持判断整流输出信号Vrect是否稳定，防止标签芯片上电过程中后级比较调整单元误判断；一旦检测到整流输出信号Vrect稳定之后，上电完成使能信号VEN1产生，时序调整单元产生一对相互延迟一个时钟周期的采样保持时钟信号CLK2和比较时钟信号CLK2A；采样保持时钟信号CLK2为后续采样时钟，比较时钟信号CLK2A为后续比较时钟，即比较时钟比采样时钟提前一个时钟周期；但是计数输入的信号在计数使能信号VEN2之后产生，即使进行了比较采样，但是此时计数器还未工作，计数器输出仍然保持为零，五位二进制CTC结构开关电容阵列中的单位电容均关闭未加入电路，当计数使能信号VEN2到来开始变化，计数信号Vcount首次加一，采样比较计数信号Vcount加一之前和加一之后的整流输出信号Vrect，如此循环，直到检测到整流输出信号Vrect降低，产生关闭阻抗自适应调节模块的调整结束使能信号VEN3，并锁存数据，阻抗结束调整过程，此时标签芯片与差分天线完成了最优能量传输。 [0090] 图8为本发明一种射频能量采集前端的协同匹配与自调谐系统中各信号的时序图；具体的，VEN1为标签芯片上电稳定的使能信号，即上电完成使能信号；VEN2为计数器工作的使能信号，即计数使能信号，其用于驱动5位二进制的CTC结构开关电容阵列中PMOS泄放管，保证上电过程中NMOS开关管栅电压不会积累；CLK2A为比较时钟信号；CLK2为采样保持时钟信号；Vcoun为比较调整单元中比较器输出结果经过使能信号处理过之后的计数信号，计数信号Vcount输出至计数输出单元中，C1为计数输出单元中第一位计数器输出结果(此处忽略高位C2、C3、C4、C5，这五位二进制控制信号分别连接到五级CTC结构开关电容阵列的开关管栅极，从而控制开关管的开闭)，通过计数信号Vcount进行逻辑分频处理，VEN3为调整结束使能信号，Vrect为整流输出信号，Vsh为采样保持信号。上电完成使能信号VEN1翻转为高电平之后，表明整流输出达到稳定，开始后续调整，并产生后续比较时钟信号CLK2A和采样保持时钟信号CLK2，在比较时钟信号CLK2A的上升沿进行比较整流输出信号Vrect和采样保持信号Vsh，因为采样保持时钟信号CLK2比比较时钟信号CLK2A晚一个时钟周期，所以T0时刻的整流输出信号Vrect一定比采样保持信号Vsh要高，比较结果为计数器首次加一，计数信号Vcount开始翻转输出，通过逻辑处理将计数信号Vcount延迟半个时钟周期，正好在采样保持时钟信号CLK2的低电平发生翻转，即采样保持时钟信号CLK2在时钟高电平进行采样，在时钟低电平计数器输出结果，调整开关管，将采样保持和调整开关管放在不同的时间段完成，避免了交叉错误；即在T0‑T1阶段，对差分整流器输出的整流输出信号Vrect进行采样，此时的采样整流输出信号Vrect对应CTC结构开关电容阵列的五位二进制控制信号为00000；T1‑T2阶段，采样保持信号为Vsh(00000状态)，并且此阶段打开一个单位电容，标签芯片阻抗发生变化，差分整流器的输出开始调整，最终达到CTC结构开关电容阵列在00001状态下的整流输出信号Vrect(00001状态)；在T2时刻，将采样保持信号Vsh(00000状态)与整流输出信号Vrect(00001状态)进行比较，并作出判断以计数信号Vcount输出结果，C1信号在采样保持时钟信号CLK2的下降沿翻转；T2‑T3阶段，对差分整流器的输出进行采样，采样保持信号Vsh为00001状态；T3‑T4阶段，差分整流器的输出调整为整流输出信号Vrect(00010状态)；在T4时刻，将采样保持信号Vsh(00000状态)与整流输出信号Vrect(00001状态)进行比较，并作出判断以计数信号Vcount输出结果；下面阶段依次循环上述过程，即在T6时刻，将采样保持信号Vsh(00010状态)与整流输出信号Vrect(00011状态)进行比较；在T8时刻，将采样保持信号Vsh(00011状态)与整流输出信号Vrect(00100状态)进行比较；在T10时刻，将采样保持信号Vsh(00100状态)与整流输出信号Vrect(00101状态)进行比较；在T12时刻，将采样保持信号Vsh(00101状态)与整流输出电压Vrect(00110状态)进行比较。在T12时刻，采样保持信号Vsh(00101状态)高于整流输出信号Vrect(00110状态)，判断差分整流器的输出降低，计数信号Vcount停止翻转，并产生调整结束使能信号VEN3，关闭阻抗自适应调节模块，仅保留五位计数器输出信号(五位二进制控制信号)，完成对CTC结构开关电容阵列的调节，达到最佳整流输出电压。 [0091] 在本发明一种射频能量采集前端的协同匹配与自调谐系统中，阻抗自适应阻抗调节过程是通过检测差分整流器输出电压，继而调节标签芯片阻抗；实现差分天线和标签芯片的最大能量传输；此外，本发明针对高灵敏度高Q值的标签芯片，采用直接阻抗共轭的方式进行天线阻抗和标签芯片阻抗协同设计，减少了额外匹配50Ω天线的匹配网络；由于标签芯片的阻抗Q值较高，其阻抗变化对差分整流器输出更为敏感，在受到工艺、温度、环境等的外界影响下进行自适应调节，确保天线和标签芯片阻抗处于最佳匹配状态；本发明涉及射频前端和标签芯片的模拟前端，是无源标签最基础，最关键的部分，它为整个标签系统进行供能，是实现远距离无源标签的前提和关键。 [0092] 通过以上解释说明，本发明的优点总结如下： [0093] 1.采用直接阻抗共轭的方式进行天线阻抗和差分整流器阻抗协同设计，移除了额外匹配50Ω的匹配网络，减少了匹配时的差损。 [0094] 2.阻抗自适应阻抗调节模块的功耗和差损极低，远低于匹配网络的差损，自适应阻抗调整算法具有逻辑简单但不失严谨的特点，在满足功能的前提下，功耗极低，而且只需要一次调整过程，便可以将标签阻抗调整到最佳，并且在调整完之后，自适应模块关闭，只保留计数器输出数据，极大降低标签工作的功耗。 [0095] 3.阻抗自适应调节模块的工作电压很低，能够在很低电压下开始工作进行调整，更好的适应了高灵敏度、远距离标签工作环境。 [0096] 4.本发明中阻抗调节的次数可调，不限于5位二进制电容阵列，调节次数多，调节精度高，可调范围大。 [0097] 5.本发明所有电路均使用标准CMOS工艺，实现所有电路片上集成，降低生产成本，批量生产。 |
||||||
QQ群二维码
意见反馈
意见反馈