自稳零放大电路及提升放大电路增益稳定性的方法 |
|||||||
| 申请号 | CN202111143875.3 | 申请日 | 2021-09-28 | 公开(公告)号 | CN113872542B | 公开(公告)日 | 2023-09-05 |
| 申请人 | 中国电子科技集团公司第二十四研究所; | 发明人 | 甘明富; 廖望; 黄治华; 何峥嵘; | ||||
| 摘要 | 本 发明 提供一种自稳零放大 电路 及提升放大电路增益 稳定性 的方法，所述电路包括主放大单元、第一辅助自稳零放大单元及第二辅助自稳零放大单元，第一辅助自稳零放大单元和第二辅助自稳零放大单元均具有调零状态和放大状态，在每个时钟周期内，第一辅助自稳零放大单元与第二辅助自稳零放大单元交替工作在放大状态，在保证主放大单元的失调 电压 被稳定抵消的同时，使主放大单元的增益保持稳定。通过两个辅助自稳零放大单元的结构设计，再结合时钟 信号 的控制，在每个时钟周期内，两个辅助自稳零放大单元交替工作在放大状态，保证了主放大单元的失调电压被稳定抵消，且使得主放大单元的增益保持稳定，能避免因为增益误差变化在输出端产生的杂散信号。 | ||||||
| 权利要求 | 1.一种自稳零放大电路，其特征在于，包括： |
||||||
| 说明书全文 | 自稳零放大电路及提升放大电路增益稳定性的方法技术领域[0001] 本发明涉及集成电路设计技术领域，尤其是涉及一种自稳零放大电路及提升放大电路增益稳定性的方法。 背景技术[0002] 近年来，随着以物联网(IOT)为代表的智能感知系统的快速发展，传感器产品应用大量增加，如温度传感器、压力传感器、红外光电传感器等，伴随传感器采集精度的提升，第二信号越来越微弱，需要用到高倍增益的运算放大器电路进行信号放大，因此对后级放大器精度要求也越来越高。输入失调电压是表征运算放大器精度的重要指标，若失调电压过大，将导致运算放大器输出存在较大的直流电压偏移，该偏移电压是限制传感信号采集精度的主要因素之一。 [0003] 常规运算放大器失调电压一般在mV量级，不满足传感应用的需求，为实现低失调电压，传统精密运算放大器采用了激光修调、熔丝修调、数字修调等技术，采用以上修调技术的精密运算放大器失调电压极限约为几十μV，失调电压仍不够小，限制了部分高精度传感采集系统总体结构的设计，以精密ADC前级信号采集应用为例，在模拟输入电压范围5V的情况下，16位精密ADC的最低LSB电压幅度约为76μV，已接近传统运算放大器失调电压极限，而对于18位以上的ADC应用，失调电压更需降低到10μV以下，此时传统运算放大器无法满足应用需求。 [0004] 为进一步降低运算放大器失调电压，需在结构上进行改进，其中一种应用较为广泛的结构为自稳零放大器，通过时钟控制放大器内部开关的通断，使其分别工作在调零和放大两个周期，在调零周期输入接地，将放大器失调电压存储在保持电容上；在放大周期对第一信号放大，同时利用电容上保持的电压对失调电压进行抵消，因此输出失调电压同普通放大器相比大幅降低。但是，传统自稳零放大器在实际使用中，仍存在问题：只采用一组辅助放大电路，分别工作在调零状态和放大状态，在调零状态下无法实现对第一信号的放大，而模拟第一信号一般都是连续的信号，若第一信号在调零周期发生变化，将无法反应到输出端，从而导致第二信号在调零和放大周期产生了一个误差信号；抵消输入失调的电压存储在保持电容上，为实现稳定抵消失调电压，保持电容需要做很大，只能通过外接电容的方式，这增加了外围使用的复杂度，不利于电路的小型化设计。 [0005] 因此，目前亟需一种失调电压低、增益稳定且使用简单的自稳零放大技术。 发明内容[0006] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种自稳零放大技术方案，用于解决上述技术问题。 [0007] 为实现上述目的及其它相关目的，本发明提供的技术方案如下。 [0008] 一种自稳零放大电路，包括： [0009] 主放大单元，其输入端接第一信号，对所述第一信号进行放大处理并输出，在输出端得到第二信号； [0010] 第一辅助自稳零放大单元，输入端接所述第一信号，输出端接所述主放大单元的输入端，与所述主放大单元形成反馈回路； [0011] 第二辅助自稳零放大单元，与所述第一辅助自稳零放大单元并联； [0012] 其中，所述第一辅助自稳零放大单元和所述第二辅助自稳零放大单元均具有调零状态和放大状态，在每个时钟周期内，所述第一辅助自稳零放大单元与所述第二辅助自稳零放大单元交替工作在所述放大状态，在保证所述主放大单元的失调电压被稳定抵消的同时，使所述主放大单元的增益保持稳定。 [0013] 可选地，所述主放大单元包括第一放大器、第二放大器、第一电容及第二电容，所述第一放大器的同相输入端作为所述主放大单元的同相输入端，所述第一放大器的反相输入端作为所述主放大单元的反相输入端，所述第一放大器的输出端作为所述主放大单元的输出端，所述第一电容的一端接地，所述第一电容的另一端接所述第二放大器的同相输入端，所述第二电容的一端接地，所述第二电容的另一端接所述第二放大器的反相输入端，所述第二放大器的同相输出端与所述第一放大器的反相输入端连接，所述第二放大器的反相输出端与所述第一放大器的同相输入端连接。 [0014] 可选地，所述第一辅助自稳零放大单元包括第三放大器、第一开关、第二开关及第三开关，所述第三放大器的同相输入端接所述第一放大器的反相输入端，所述第三放大器的反相输入端经串接的所述第一开关后接所述第一放大器的同相输入端，所述第三放大器的同相输出端经串接的所述第二开关后接所述第二放大器的反相输入端，所述第三放大器的反相输出端经串接的所述第三开关后接所述第二放大器的同相输入端。 [0015] 可选地，所述第一辅助自稳零放大单元还包括第四放大器、第三电容、第四电容、第四开关、第五开关及第六开关，所述第三放大器的反相输入端经串接的所述第四开关后接所述第一放大器的反相输入端，所述第三电容的一端接地，所述第三电容的另一端接所述第四放大器的反相输入端，所述第四电容的一端接地，所述第四电容的另一端接所述第四放大器的同相输入端，所述第四放大器的同相输出端与所述第三放大器的反相输入端连接，所述第四放大器的反相输出端与所述第三放大器的同相输入端连接，所述第三放大器的反相输出端经串接的所述第五开关后接所述第四放大器的反相输入端，所述第三放大器的同相输出端经串接的所述第六开关后接所述第四放大器的同相输入端。 [0016] 可选地，所述第二辅助自稳零放大单元包括第五放大器、第七开关、第八开关及第九开关，所述第五放大器的同相输入端接所述第一放大器的反相输入端，所述第五放大器的反相输入端经串接的所述第七开关后接所述第一放大器的同相输入端，所述第五放大器的同相输出端经串接的所述第八开关后接所述第二放大器的反相输入端，所述第五放大器的反相输出端经串接的所述第九开关后接所述第二放大器的同相输入端。 [0017] 可选地，所述第二辅助自稳零放大单元还包括第六放大器、第五电容、第六电容、第十开关、第十一开关及第十二开关，所述第五放大器的反相输入端经串接的所述第十开关后接所述第一放大器的反相输入端，所述第五电容的一端接地，所述第五电容的另一端接所述第六放大器的反相输入端，所述第六电容的一端接地，所述第六电容的另一端接所述第六放大器的同相输入端，所述第六放大器的同相输出端与所述第五放大器的反相输入端连接，所述第六放大器的反相输出端与所述第五放大器的同相输入端连接，所述第五放大器的反相输出端经串接的所述第十一开关后接所述第六放大器的反相输入端，所述第五放大器的同相输出端经串接的所述第十二开关后接所述第六放大器的同相输入端。 [0018] 可选地，所述主放大单元还包括第一差分放大器，所述第一电容的一端接所述第一差分放大器的同相输入端，所述第一电容的另一端接所述第一差分放大器的反相输出端，所述第二电容的一端接所述第一差分放大器的反相输入端，所述第二电容的另一端接所述第一差分放大器的同相输出端；所述第一辅助自稳零放大单元还包括第二差分放大器，所述第三电容的一端接所述第二差分放大器的反相输入端，所述第三电容的另一端接所述第二差分放大器的同相输出端，所述第四电容的一端接所述第二差分放大器的同相输入端，所述第四电容的另一端接所述第二差分放大器的反相输出端；所述第二辅助自稳零放大单元还包括第三差分放大器，所述第五电容的一端接所述第三差分放大器的反相输入端，所述第五电容的另一端接所述第三差分放大器的同相输出端，所述第六电容的一端接所述第三差分放大器的同相输入端，所述第六电容的另一端接所述第三差分放大器的反相输出端。 [0019] 可选地，所述第一开关、第二开关、第三开关、第十开关、第十一开关及第十二开关的控制端分别接第一时钟信号，所述第四开关、第五开关、第六开关、第七开关、第八开关及第九开关的控制端分别接第二时钟信号。 [0020] 一种提升放大电路增益稳定性的方法，在通过主放大单元对第一信号进行放大处理的基础上，提供第一辅助自稳零放大单元与第二辅助自稳零放大单元，在每个时钟周期内，使所述第一辅助自稳零放大单元与所述第二辅助自稳零放大单元交替工作在放大状态，与所述主放大单元形成反馈回路，在保证所述主放大单元的失调电压被稳定抵消的同时，使所述主放大单元的增益保持稳定。 [0021] 可选地，所述主放大单元包括自稳零结构；所述第一辅助自稳零放大单元和所述第二辅助自稳零放大单元的结构相同，所述第一辅助自稳零放大单元和所述第二辅助自稳零放大单元均具有所述放大状态和调零状态。 [0022] 可选地，利用密勒效应分别提升所述自稳零结构、所述第一辅助自稳零放大单元及所述第二辅助自稳零放大单元中采样保持电容对的等效电容值。 [0023] 如上所述，本发明提供的自稳零放大电路及提升放大电路增益稳定性的方法，至少具有以下有益效果： [0024] 1)、通过第一辅助自稳零放大单元和第二辅助自稳零放大单元一共两路辅助自稳零放大单元的结构设计，再结合时钟信号的控制，在每个时钟周期内，两个辅助自稳零放大单元交替工作在放大状态，在保证主放大单元的失调电压被稳定抵消的同时，使得主放大单元的增益保持稳定，能有效避免增益变化在输出端叠加的杂散信号，有利于提高放大电路的精度； [0026] 图1为传统自稳零放大器的结构示意图。 [0027] 图2为本发明一实施例中自稳零放大电路的电路图。 [0028] 图3为图2中时钟信号Φ1、Φ2的时序状态图。 [0029] 图4为图2中电容对的结构变化图。 [0030] 图5为本发明另一实施例中自稳零放大电路的电路图。 [0031] 附图标号说明 [0032] VIN—第一信号，VOUT—第二信号，Caz—电容，VOS—失调电压，Φ1—第二时钟信号，Φ2—第一时钟信号，1—主放大单元，2—第一辅助自稳零放大单元，3—第二辅助自稳零放大单元，A1—第一放大器，A2—第二放大器，A3—第三放大器，A4—第四放大器，A5—第五放大器，A6—第六三放大器，C1—第一电容，C2—第二电容，C3—第三电容，C4—第四电容，C5—第五电容，C6—第六电容，CX0、CX1—电容，K1—第一开关，K2—第二开关，K3—第三开关，K4—第四开关，K5—第五开关，K6—第六开关，K7—第七开关，K8—第八开关，K9—第九开关，K10—第十开关，K11—第十一开关，K12—第十二开关，AA1—第一差分放大器，AA2—第二差分放大器，AA3—第三差分放大器，VIN‑—第一信号VIN的负端，VIN+—第一信号VIN的正端，IN+—差分放大器的同相输入端，IN‑—差分放大器的反相输入端，OUT+—差分放大器的同相输出端，OUT‑—差分放大器的反相输出端。 具体实施方式[0033] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。 [0034] 请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图示所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。 [0035] 如前述在背景技术中所述的，发明人研究发现，如图1所示的传统自稳零放大器一般只采用一组辅助放大电路，在第二时钟信号Φ1的控制下进入调零状态，将失调电压VOS的抵消电压存储在电容Caz上，在第一时钟信号Φ2的控制下进入放大状态，对第一信号VIN进行放大，但是，在调零状态下无法实现对第一信号VIN的放大，而模拟第一信号一般都是连续的信号，若第一信号在调零周期发生变化，将无法反应到输出端，从而导致第二信号VOUT在调零和放大周期产生了一个误差信号，即其在增益变化期间会在输出端产生杂散的误差信号；同时，抵消输入失调的电压存储在电容Caz上，为实现稳定抵消失调电压VOS，消除电容Caz上的电压变化引起的失调电压变化，电容Caz需要做很大，一般要到nF级，在芯片内部无法集成nF级的保持电容，只能通过外接电容的方式，如MAXIM公司的ICL7650斩波稳零放大器需要外接0.1μF的保持电容来稳定抵消失调，这样就增加了外围使用的复杂度，不利于电路的小型化设计。 [0036] 基于此，如图2所示，本发明提供一种自稳零放大电路，其包括： [0037] 主放大单元1，其输入端接第一信号VIN，对第一信号VIN进行放大处理并输出，其输出端得到第二信号VOUT； [0038] 第一辅助自稳零放大单元2，输入端接第一信号VIN，输出端接主放大单元1的输入端，与主放大单元1形成反馈回路； [0039] 第二辅助自稳零放大单元3，与第一辅助自稳零放大单元2并联； [0040] 其中，第一辅助自稳零放大单元2和第二辅助自稳零放大单元3均具有调零状态和放大状态，在每个时钟周期内，第一辅助自稳零放大单元2与第二辅助自稳零放大单元3交替工作在放大状态，在保证主放大单元1的失调电压被稳定抵消的同时，使主放大单元1的增益保持稳定。 [0041] 详细地，如图1所示，第一信号VIN为差分信号，第二信号VOUT为单端信号。 [0042] 在本发明的一可选实施例中，如图2所示，主放大单元1包括第一放大器A1、第二放大器A2、第一电容C1及第二电容C2；第一放大器A1的同相输入端作为主放大单元1的同相输入端，接第一信号VIN的正端VIN+；第一放大器A1的反相输入端作为主放大单元1的反相输入端，接第一信号VIN的负端VIN‑；第一放大器A1的输出端作为主放大单元1的输出端，输出最终的第二信号VOUT；第一电容C1的一端接地，第一电容C1的另一端接第二放大器A2的同相输入端，第二电容C2的一端接地，第二电容C2的另一端接第二放大器A2的反相输入端，第二放大器A2的同相输出端与第一放大器A1的反相输入端连接，第二放大器A2的反相输出端与第一放大器A1的同相输入端连接。 [0043] 详细地，如图2所示，第一放大器A1、第二放大器A2、第一电容C1及第二电容C2构成主放大单元1，第一放大器A1为主放大器，对第一信号VIN进行放大处理，第二放大器A2是辅助第一放大器A1调零的放大器，其输入经过第二放大器A2后放大到第一放大器A1的输入端，第二放大器A2的输出和第一放大器A1的输入反相并联，当第二放大器A2的输入端存在差分电压(第一电容C1与第二电容C2电压之差)时，第二放大器A2对此电压进行放大，由于第二放大器A2的输出和第一放大器A1的输入是反相并联的关系，放大后电压可以同第一放大器A1的失调电压VOS相互抵消，实现第一放大器A1的调零功能。 [0044] 在本发明的一可选实施例中，如图2所示，第一辅助自稳零放大单元2包括第三放大器A3、第一开关K1、第二开关K2及第三开关K3，第三放大器A3的同相输入端接第一放大器A1的反相输入端，第三放大器A3的反相输入端经串接的第一开关K1后接第一放大器A1的同相输入端，第三放大器A3的同相输出端经串接的第二开关K2后接第二放大器A2的反相输入端，第三放大器A3的反相输出端经串接的第三开关K3后接第二放大器A2的同相输入端。 [0045] 其中，第一开关K1、第二开关K2及第三开关K3的控制端分别接第一时钟信号Φ2，其通断状态受第一时钟信号Φ2的控制。 [0046] 详细地，如图3所示，第一辅助自稳零放大单元2还包括第四放大器A4、第三电容C3、第四电容C4、第四开关K4、第五开关K5及第六开关K6，第三放大器A3的反相输入端经串接的第四开关K4后接第一放大器A1的反相输入端，第三电容C3的一端接地，第三电容C3的另一端接第四放大器A4的反相输入端，第四电容C4的一端接地，第四电容C4的另一端接第四放大器A4的同相输入端，第四放大器A4的同相输出端与第三放大器A3的反相输入端连接，第四放大器A4的反相输出端与第三放大器A3的同相输入端连接，第三放大器A3的反相输出端经串接的第五开关K5后接第四放大器A4的反相输入端，第三放大器A3的同相输出端经串接的第六开关K6后接第四放大器A4的同相输入端。 [0047] 其中，第四开关K4、第五开关K5及第六开关K6的控制端分别接第二时钟信号Φ1，其通断状态受第二时钟信号Φ1的控制。 [0048] 在本发明的一可选实施例中，如图2所示，第二辅助自稳零放大单元3包括第五放大器A5、第七开关K7、第八开关K8及第九开关K9，第五放大器A5的同相输入端接第一放大器A1的反相输入端，第五放大器A5的反相输入端经串接的第七开关K7后接第一放大器A1的同相输入端，第五放大器A5的同相输出端经串接的第八开关K8后接第二放大器A2的反相输入端，第五放大器A5的反相输出端经串接的第九开关K9后接第二放大器A2的同相输入端。 [0049] 其中，第七开关K7、第八开关K8及第九开关K9的控制端分别接第二时钟信号Φ1，其通断状态受第二时钟信号Φ1的控制。 [0050] 详细地，如图3所示，第二辅助自稳零放大单元3还包括第六放大器A6、第五电容C5、第六电容C6、第十开关K10、第十一开关K11及第十二开关K12，第五放大器A5的反相输入端经串接的第十开关K10后接第一放大器A1的反相输入端，第五电容C5的一端接地，第五电容C5的另一端接第六放大器A6的反相输入端，第六电容C6的一端接地，第六电容C6的另一端接第六放大器A6的同相输入端，第六放大器A6的同相输出端与第五放大器A5的反相输入端连接，第六放大器A6的反相输出端与第五放大器A5的同相输入端连接，第五放大器A5的反相输出端经串接的第十一开关K11后接第六放大器A6的反相输入端，第五放大器A5的同相输出端经串接的第十二开关K12后接第六放大器A6的同相输入端。 [0051] 其中，第十开关K10、第十一开关K11及第十二开关K12的控制端分别接第一时钟信号Φ2，其通断状态受第一时钟信号Φ2的控制。 [0052] 详细地，如图3所示，为确保电荷守恒，防止开关切换时引入的电荷注入误差，控制开关的时钟信号Φ1、Φ2为非交叠时钟，且必须要求非交叠的时钟信号Φ1、Φ2具有一定的开关顺序，具体为：时钟信号Φ1在时钟信号Φ2导通前关断，时钟信号Φ1在时钟信号Φ2关断后导通；反之亦然。在时钟信号Φ1、Φ2的控制下，第一辅助自稳零放大单元2与第二辅助自稳零放大单元3分别具有调零状态和放大状态，且二者的调零状态与放大状态相互错开，实现放大状态在全时钟周期内的无缝衔接，使得主放大单元1在全时钟周期内都有与之相对应的辅助放大单元。 [0053] 更详细地，如图2‑图3所示，第一辅助自稳零放大单元2与第二辅助自稳零放大单元3的工作原理相同，而第一辅助自稳零放大单元2的具体工作原理如下： [0054] 1)调零状态，时钟信号Φ1处于高电平、时钟信号Φ2处于低电平时，时钟信号Φ1控制的第四开关K4、第五开关K5及第六开关K6导通，其他开关关断，第三放大器A3的同相输入端和反相输入端相连，第四放大器A4是第三放大器A3的调零反馈放大器，第三放大器A3的输出通过第四放大器A4再反馈到第三放大器A3的输入端，此时第三放大器A3和第四放大器A4接成闭环反馈形式，第三放大器A3的失调电压VOSA3通过反馈回路被抵消掉，辅助放大器通过自稳零，输入失调电压VOSA3大约降低AVA4倍，AVA4是第四放大器A4的开环增益，抵消该失调电压所需的电压被储存在第三电容C3及第四电容C4上。 [0055] 2)、放大状态，时钟信号Φ1处于低电平、时钟信号Φ2处于高电平时，时钟信号Φ2控制的第一开关K1、第二开关K2及第三开关K3导通，其他开关关断，此时第三电容C3及第四电容C4上的电压保持不变，继续抵消第三放大器A3的失调电压VOSA3。第三放大器A3同第一放大器A1、第二放大器A2以及整体运算放大器外部的反馈网络一起形成反馈回路，在第一电容C1及第二电容C2端产生压差，抵消第一放大器A1的失调电压VOSA1，经抵消后的整体运算放大器的输出电压为： [0056] [0057] 其中，AVA1是第一放大器A1的电压增益，AVA2是第二放大器A2的电压增益，AVA3是第三放大器A3的电压增益，AVA4是第四放大器A4的电压增益，设放大器的电压增益AVA1、AVA2、AVA3、AVA4均为60dB，则总增益达到120dB，第一放大器A1的失调电压VOSA1降低1000倍(60dB)。 [0058] 需要说明的是，传统的自稳零放大器只包含第一放大器A1、第二放大器A2及第三放大器A3共三组放大器，在调零周期，放大器增益只包含AVA1，在此阶段，运算放大器总增益只有60dB，而在放大周期，增益为AVA3AVA1，如前所述增益有120dB，在运算放大器闭环工作时，这两种状态产生的增益误差不同，因此在放大器对低速的模拟信号(带宽远小于时钟频率)进行放大时，由于增益误差的变化，在输出端将叠加同时钟频率相同的杂散信号。 [0059] 为解决此问题，本发明在一路辅助自稳零放大的结构基础上，实现两路辅助自稳零放大结构，第一辅助自稳零放大单元2与第二辅助自稳零放大单元3，二者的结构相同，但工作状态相反，时钟信号Φ1处于高电平、时钟信号Φ2处于低电平时，第一辅助自稳零放大单元2工作于调零状态，第二辅助自稳零放大单元3工作于放大状态，时钟信号Φ1处于低电平、时钟信号Φ2处于高电平时，第一辅助自稳零放大单元2工作于放大状态，第二辅助自稳零放大单元3工作于调零状态，进而确保在全时钟周期始终有辅助自稳零放大单元工作于放大状态，并与主放大单元1形成反馈回路，在保证主放大单元1的失调电压被稳定抵消的同时，使得主放大单元1的总增益不随时钟周期性的变化，确保了工作于闭环状态的运算放大器增益误差稳定。 [0060] 其中，第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6均为采样保持电容，对放大器的失调电压进行采样并保持，以实现放大器放大时的自稳零。但单个电容的容值有限，为提升等效电容，图2中第一电容C1与第二电容C2、第三电容C3与第四电容C4、第五电容C5与第六电容C6三组电容对可使用图4中的结构替代，由差分放大器和一对电容单元组成，电容对接在差分放大器上，差分放大器的同相输入端IN+和反相输出端OUT1‑同电容CX1的端口相连，差分放大器的反相输入端IN‑和同相输出端OUT+同电容CX0的端口相连，电容CX0、CX1均为常规的MIP电容，它们电容值之间的关系为：CX0＝CX1＝10pF。 [0061] 具体地，如图4所示，假设差分放大器的增益AV＝60dB(1000倍)，电容CX0＝CX1＝10pF，在本电路中利用Miller效应，低频工作时等效电容将比实际电容放大(1+AV)倍，即加在差分放大器的同相输入端IN+、差分放大器的反相输入端IN‑端口上的等效电容大小为： [0062] Ceff＝CX0*(1+AV)≈10pF*1000＝10nF。 [0063] 基于此，如图5所示，在本发明的另一可选实施例中，主放大单元1还包括第一差分放大器AA1，第一电容C1的一端接第一差分放大器AA1的同相输入端，第一电容C1的另一端接第一差分放大器AA1的反相输出端，第二电容C2的一端接第一差分放大器AA1的反相输入端，第二电容C2的另一端接第一差分放大器AA1的同相输出端；第一辅助自稳零放大单元2还包括第二差分放大器AA2，第三电容C3的一端接第二差分放大器AA2的反相输入端，第三电容C3的另一端接第二差分放大器AA2的同相输出端，第四电容C4的一端接第二差分放大器AA2的同相输入端，第四电容C4的另一端接第二差分放大器AA2的反相输出端；第二辅助自稳零放大单元3还包括第三差分放大器AA3，第五电容C5的一端接第三差分放大器AA3的反相输入端，第五电容C5的另一端接第三差分放大器AA3的同相输出端，第六电容C6的一端接第三差分放大器AA3的同相输入端，第六电容C6的另一端接第三差分放大器AA3的反相输出端。 [0064] 详细地，如图5所示，利用反向的差分放大器的密勒效应提升对应电容的等效容值，其等效容值能通过差分放大器进行放大，具体放大(1+AV)倍，AV为差分放大器的增益，AV的取值为60dB时，等效容值放大了约1000倍，使用片内电容就可以达到外接电容相同的效果，无需外接电容，减轻了用户的使用复杂程度。 [0065] 同时，基于上述自稳零放大电路的相同构思，本发明还提供一种提升放大电路增益稳定性的方法，在通过主放大单元对第一信号进行放大处理的基础上，提供第一辅助自稳零放大单元与第二辅助自稳零放大单元，在每个时钟周期内，使第一辅助自稳零放大单元与第二辅助自稳零放大单元交替工作在放大状态，与主放大单元形成反馈回路，在保证主放大单元的失调电压被稳定抵消的同时，使主放大单元的增益保持稳定，能有效避免增益误差变化在输出端叠加的同时钟频率相同的杂散信号。 [0066] 进一步地，主放大单元包括自稳零结构；第一辅助自稳零放大单元和第二辅助自稳零放大单元的结构相同，第一辅助自稳零放大单元和第二辅助自稳零放大单元均具有放大状态和调零状态。 [0067] 进一步地，利用密勒效应分别提升自稳零结构、第一辅助自稳零放大单元及第二辅助自稳零放大单元中采样保持电容对的等效电容值。这样就无需外接采样保持电容，减轻了用户的使用复杂程度。 [0068] 综上所述，本发明提供的自稳零放大电路及提升放大电路增益稳定性的方法，通过两个辅助自稳零放大单元的结构设计，再结合时钟信号的控制，在每个时钟周期内，两个辅助自稳零放大单元交替工作在放大状态，在保证主放大单元的失调电压被稳定抵消的同时，使得主放大单元的增益保持稳定，能有效避免因为增益误差变化在输出端产生的杂散信号，更加适用于高精度传感用放大器的发展需求；同时，整体电路结构简单，基于片内电容的米勒效应能提高很大的等效容值，无需外接电容，减轻了用户的使用复杂程度，且集成度高。 [0069] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。 |
||||||
QQ群二维码
意见反馈
意见反馈