[0001] 本发明属于相位锁定及控制技术领域，具体涉及一种复杂频率信号间的直接数字化锁相方法及系统。

[0002] 在交通运输、电网调配、高速通信、导航定位、大地测量以及国防军事等领域，许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，目前主要利用锁相环路实现这个目的。

[0003] 在锁相环技术的应用中，关于两个不同频率信号之间相位差的变化规律，传统的方法总是要求两个频率信号在保持相同的频率标称值以及周期值的情况下，按照信号的周期为间隔进行相位比对，即被测信号和参考标准信号频率必须接近，这限制了相位比对和锁相在宽频率范围的实现，而且传统方法锁相精度低。

[0004] 本发明的目的在于提供一种复杂频率信号间的直接数字化锁相方法及系统，用以解决现有技术中被测信号和参考标准信号频率受限制，以及现有技术中锁相精度低的问题。

[0005] 为解决上述技术问题，本发明所提供的技术方案以及技术方案对应的有益效果如下：

[0006] 本发明的一种复杂频率信号间的直接数字化锁相方法，包括以下步骤：

[0007] 1)计算被测信号和参考标准信号两个信号间的量化相位步进值ΔP；其中，ΔP＝1/(ABfmaxc)，f1＝Afmaxc,f2＝Bfmaxc，f1是被测信号，f2是参考标准信号；fmaxc是被测信号和参考标准信号的最大公因子频率，A与B是互素的正整数；

[0008] 2)依据量化相位步进值ΔP的大小设定AD转换器采集相位差值的范围和电压差值的范围；

[0009] 3)以N倍的Tminc为间隔，计算相位差的变化量ΔT，N≥1；Tminc＝1/fmaxc为被测信号和参考标准信号的最小公倍数周期；

[0010] 4)依据相位差变化量ΔT计算对于被控晶体振荡器的控制电压变化值；依据控制电压变化值控制压控晶体振荡器输出最终信号在对应的频率标称值下保持不变。

[0011] 上述技术方案的有益效果为：本发明的一种复杂频率信号间的直接数字化锁相方法与传统的锁相环的锁相方法相比存在以下优势：本发明依据ΔP的大小设定AD转换器采集电压差值范围和相位差值范围，提供更精确的各种不同频率标称值的时间频率信号、保证了信号的频率准确度，不仅提高锁相精度，而且还提高了锁相环的相位噪声指标。本发明依据被测信号和参考标准信号的最小公倍数周期为间隔进行采集数据，实现了在不同频率间的直接数字化锁相，实现简单且快速；减少了锁相环的硬件配置，节约成本。

[0012] 进一步地，为了提高可靠性，排除噪声影响，步骤1)中量化相位步进值ΔP由不同频率信号的相位差变化以最小公倍数Tminc＝1/fmaxc周期为间隔，在靠近0相位差值的线性段处确定。

[0013] 进一步地，依据业务需求精度要求和输出的最终信号的频率确定量化相位步进值ΔP是否适中，若量化相位步进值ΔP不适中则通过时钟信号的频率合成的方式重新调整量化相位步进值ΔP。

[0014] 为了解决上述问题，本发明又提供了一种复杂频率信号间的直接数字化锁相系统，该系统包括处理器，所述处理器用于执行计算机指令以实现如本发明的一种复杂频率信号间的直接数字化锁相方法。附图说明

[0015] 图1是本发明方法实施例中被测信号频率高于时钟信号频率的信号间ADC采样图；

[0016] 图2是本发明方法实施例中复杂频率关系时的Tminc中的相位差变化；

[0017] 图3是本发明的一种复杂频率信号间的直接数字化锁相系统框图；

[0018] 图4是本发明方法实施例中量化相位步进值ΔP不适中时，通过时钟信号的频率合成的方式重新调整量化相位步进值ΔP的(以主动氢原子钟中采用原子能级跃迁的脉泽信号数字锁定晶体振荡器频率为例)原理方框图；

[0019] 图5‑1是本发明方法实施例中锁定前的被锁信号频率稳定度指标变化；

[0020] 图5‑2是本发明方法实施例中锁定后的被锁信号频率稳定度指标变化；

[0021] 图6是本发明方法实施例中时钟信号频率f2明显低于被测信号f1时的Tminc相位变化波形图；

[0022] 图7是本发明方法实施例中被测信号频率高于时钟信号频率的信号间ADC采样图。

[0023] 为了使本发明的目的、技术方案及优点更加清楚明了，以下结合附图及实施例，对本发明进行进一步详细说明。

[0024] 方法实施例：

[0025] 本发明的一种复杂频率信号间的直接数字化锁相方法实施例，该方法适用于任何频率的被锁信号的，由于在以最小公倍数周期为间隔的连续采样范围内采样的相位变化是连续性的，即能够从中选择出数字化电压采样的线性相位变化数值。设定为量化变化步进值ΔP。依据ΔP设定AD转换器的电压差值范围或者相位差值的范围，得到控制电压数据，进而实现对压控晶体振荡器的控制。本实施例中参考标准信号为时钟信号。被测信号和参考标准信号频率关系不受限制，利用复杂频率信号间的最小公倍数周期内相位变化规律的稳定性，按照最小公倍数周期间隔或者其倍数的取样相位变化连续性进行反馈控制是本发明锁相环工作的基础。由此本发明解决了现有技术中被测信号和参考标准信号频率受限制，以及现有技术中锁相处理复杂的问题。

[0026] 下面介绍本发明以被测信号和时钟信号两信号间的最小公倍数周期作为被测信号的相位变化线性段采样间隔的原理。

[0027] 由于反映不同频率信号共有的相位连带关系的是信号间的最小公倍数周期，以及相关的一系列时频参数，所以即使信号频率明显不同，但在被测信号和时钟信号它们之间的最小公倍数周期中，总是能够发现而且必然存在相互相位线性变化的区域(也就是被测信号0相位差附近)。在分析两异频信号之间相位差的变化规律时，发现相位差在两比对信号的最小公倍数周期内变化无明显规律。但以最小公倍数周期为整体分析，相位差以最小公倍数周期为间隔，在一个相位群周期内存在大量的相位连续变化的过程。根据信号的波形(绝大多数是正弦波)总是能够从中选择出数字化电压采样的线性相位变化数值，从而省去了传统锁相环系统中的分频、倍频及合成变化等复杂频率变换环节，完成异频信号间的直接锁定。利用复杂频率信号间的最小公倍数周期内相位变化规律的稳定性，按照特定最小公倍数周期间的取样相位变化连续性进行反馈控制是本发明锁相环工作的基础。如图1所示，是频率关系相对比较复杂情况下的两个信号之间的数字化相位采样的情况。图中第一行波形是被测信号，第二行波形是参考标准时钟信号波形。第三行则是AD转换器采集到的电压差值或者相位差值。分析采集到的数值可见，被采集到的相位差值并不一定是单调变化的，其变化的复杂性取决于信号间的频率关系。即这种离散的相位差值是以最小公倍数周期Tminc的值为间隔重复以及连续的。若信号之间有微小频差变化时，在这个波形的基础上Tminc的值也会有变化。

[0028] 在一个最小公倍数周期Tminc内，采样点发生的电压差或者相位差移动不一定是单调的。但是采样值依旧以每个最小公倍数周期Tminc为间隔重复出现，量化相移分辨率ΔP也依然存在。

[0029] 图1是被测信号频率高于时钟信号频率的情况，被测信号频率低于时钟信号频率的情况依然会分析出相似的结果，如图7所示，这里的信号波形中的线性区明显表现在每个最小公倍数周期的开始处。

[0030] 关于f1和f2之间的相位关系本发明通过图2来分析。第三行波形表示f1和f2之间的相位差值。因为f1、f2都是周期性信号，所以相位差 以Tminc为间隔周期性变化。多个Tminc上对应位置的相位差值是相同的，如图2中 和

[0031] 关于被测信号和时钟信号的相位差变化可以结合下面公式描述：

[0032] f1＝Afmaxc,f2＝Bfmaxc (1)

[0033] Tminc＝1/fmaxc (2)

[0034] fequ＝ABfmaxc (3)

[0035] ΔP＝1/fequ＝1/(ABfmaxc) (4)

[0036] 其中：fmaxc是被测信号和时钟信号的最大公因子频率，Tminc是最小公倍数周期，A与B是互素的正整数，fequ被称为等效鉴相频率，ΔP被定义为被测信号和时钟信号之间的量化相移分辨率，或者量化相位差的步进值。

[0037] 下面介绍量化相移分辨率ΔP公式的推导过程：

[0038]

[0039] 式中，T1、T2为f1、f2的周期，n1、n2、……、ni、……、nB表示不同相位差的采样值，是在f2每一个相位特征点处f1和f2之间的相位差，大小用图中的脉冲宽度来表征，则f2任意相位特征点处的相位差为：

[0040]

[0041] 由(1)、(2)和(6)式，得：

[0042]

[0043] 令Yi＝Bni‑iA，则：

[0044]

[0045] 在一个Tminc内， 而且 互不相等，B、ni、A、i均为大于零的整数，所以Y1、Y2，…Yi、…YB只能是B个互不相等并且小于B的自然数，即Yi的值只能为0、1、2、…、B‑1。图2所示f1和f2之间的相位差变化非常复杂，并且似乎杂乱无常。但是将 打乱，按照由小到大或者由大到小的顺序重新排列，则排列
后的Yi为0、T1/B、2T1/B、…(B‑1)T1/B，可以等效为一个等差序列。用ΔP表示该序列的公差值，其大小为：

[0046] ΔP＝T1/B (9)

[0047] 将公式(1)、(2)、(3)带入式(9)中，得(4)式。

[0048] 通过公式(4)可知，ΔP大小由f1和f2之间的等效鉴相频率fequ决定。如果已知f1和f2的频率值，则ΔP为一个常量，称之为量化相移步进值。

[0049] 当被测信号和时钟信号两比对信号之间的频率比较接近的时候，在一个Tminc内，相位差单调变化。当比对信号之间的频率比较随意的时候，在一个Tminc内，相位差变化比较复杂。在实际测量中，大多数比对信号之间关系都比较随意，其相位差在一个Tminc内的变化和图2相似。总而言之，无论比对信号之间的频率关系如何，利用量化相移步进值，将其在一个Tminc内的相位差重新排序，比对过程中的相位差均可用下式表示：

[0050]

[0051] 表示比对信号之间的初始相位差， 的范围为0‑2π。量化相移步进值ΔP本质上是一种量化现象。对于被测和控制的信号在很宽的频率范围有微小频率变化时，ΔP所对应的相位步进远比ADC采样所能识别的相位细微，所对应的等效鉴相频率fequ远比f1和f2的频率高。本发明一方面利用ΔP和fequ对比对信号之间的相位以及频率进行更高分辨率的表征，结合这一特性，周期性信号的数字化测量和处理能够获得远高于其测量装置本身的分辨率。ΔP的大小取决于两个周期性信号的等效鉴相频率fequ，类似于ADC采样中的量化效应，在频率、相位等周期性参数测量中ADC所引入的量化相移步进误差也是不能被完全消除的。另一方面，大量通讯、导航、电子工程、航空航天、计量仪器中的精密频率源的频率和10MHz参考标准信号之间的ΔP和fequ的对应的相位步进及等效鉴相频率比较适中。尤其是ΔP内对应的时钟序列的相位精细变化能够在ADC的分辨能力下把信号波形线性段以优于皮秒的精度获得。

[0052] 不同频率信号间的锁相相关参数和它们采用传统方法的频率变换对应的数值之间有一个很好的对应关系：也就是相对于传统方法的频率变换(分频、倍频，以及频率合成等)处理，本发明仅仅是需要考虑按照信号间的最小公倍数周期Tminc进行对应的相位线性段的间隔性连续采样，并且形成对于压控振荡器VCXO的控制电压进行控制就行了。

[0053] 关于AD转换器电压测量范围的设置：AD转换器如果按照被测信号的全波形作为电压测量范围，对于被测的ΔP的相对很小的电压变化就很难更高精度地测量。所以，AD转换器的测量范围是有限制的，也就是其仅仅限制在略微大于ΔP的范围，例如在1.1ΔP的范围内，这样，有利于测量精度尽可能地提高。采用16位AD的情况下，测量分辨率可以充分保证到0.1ps。

[0054] 下面结合具体步骤进行介绍本发明的一种复杂频率信号间的直接数字化锁相方法：

[0055] 第一步：确定被测信号和时钟信号两信号间的最小公倍数周期Tminc。

[0056] 第二步：计算出被测信号和时钟信号两个信号间的量化相位步进值ΔP，并且检查最终输出信号频率是否适中，在具体运用时精度要求不同，最终输出信号频率误差要求也不同，所以该步骤中是否适中因精度要求的差异而变化。若最终输出信号频率不适中，也表示量化相位步进值ΔP不合适，则通过对时钟信号的频率合成进行调整(最简单的是时钟分频)，依据合成后的频率重新计算两个信号间的量化相位步进值ΔP。

[0057] 第三步：将最小公倍数周期Tminc作为被测信号的相位变化线性段采样间隔，按照ΔP的大小，设定AD转换器提取的电压差值的范围或者相位差值的范围。

[0058] 其中，为了保证精度和锁相控制的平稳，提取靠近0相位差值的一个ΔP，即在靠近0相位差值的线性段处(正弦信号必定存在的线性段现象)确定ΔP。

[0059] 第四步：以Tminc为间隔，计算相位差变化量ΔT，以及频率差值Δf/f＝ΔT/Tminc；也可以用多个Tminc为间隔，这里的ΔT是实测得到的相位差变化量。

[0060] 第五步：根据检测到的相位差变化量ΔT以及被控晶体振荡器的压控灵敏度，计算出对于被控晶体振荡器的控制电压变化值。

[0061] 第六步：依据控制电压变化值控制压控晶体振荡器完成一个循环。其中，必要时(根据技术要求需要)对于工作循环的Tminc值进行监测。具体方法是在两个相邻的电压采集值(处于线性区)之间对于时钟信号的个数进行计数，并且按照时钟周期计算出Tminc的数值。

[0062] 本发明又提供一种复杂频率信号间的直接数字化锁相系统，基于该系统实现本发明的一种复杂频率信号间的直接数字化锁相方法，本实施例中该系统框图如图3所示，根据功能可以分为相位差采集模块和数据处理及控制模块(又称为数据处理与反馈模块)两部分。

[0063] 相位差采集模块包括：模数转换器ADC、FPGA。模数转换器ADC用于接收外部输入的参考信号以及压控振荡器反馈的被测信号。FPGA用于控制模数转换器对被测信号进行采样，并且把采集到的线性区的电压数据经过判断后送入单片机。

[0064] 相位差采集模块是锁相环的最关键部分。其中的工作是以被测信号和时钟信号两信号间的最小公倍数周期作为被测信号的相位变化线性段采样间隔。利用ADC直接充当整个系统中的鉴相器，可以直接快速的得到信号的相位差信息。通过采集到的被测信号线性化的相位差的变化率计算出对其的控制修正电压，并且改变被锁信号的频率。经过反馈控制保证了锁相的频率准确度。本实施例利用的是被测信号波形(尤其是最常用的正弦波)中相位变化的线性段。由于是在最小公倍数周期的采样间隔的取样，虽然采集的电压值的集合能够反映被测信号的波形，但是只有在有限的被测信号波形在0度附近的线性段，才能更好地保证精度和锁相控制的平稳。分段变化的相位差都是随着信号本身的相位变化而有电压的起伏变化。但是，当确定需要追求的相位变化段时，根据按照(或者重组)大、小次序排列的相位步进，相邻两个相位差的差值总是被控制在ΔP的范围之内。虽然各个特定的相位差的采样值根据两个信号之间的相位差值会根据信号的额外频差以及噪声情况发生更宽的相位变化，这一方面是相位变化的线性区的限制，另一方面很有必要设定一个方便的相位满周期变化范围。所以选择ΔP作为这个范围是很方便的。也就是设定±ΔP/2作为某一在此范围内的线性相位变化值。当原设定相位差采集点超出这个范围时，就应该选择在一个ΔP步进作用下的另一个序列的相位差数值。本锁相处理对于信号波形线性区利用的基础在本发明技术考虑的锁相控制问题中，具有相位变化反馈的影响，所以相位变化的范围往往明显小于ΔP。为了处理的方便性和处理可靠，在测量和控制过程中希望电压的采集幅度不要超出ΔP的范围。也就是要求ΔP的数值优选的在100ps到10ns之内。

[0065] 数据处理及控制模块包括单片机MCU、数模转换器DAC和被控振荡器VCOCXO。MCU用于将接收到的电压数据转换为参考信号和被测信号的相位差值，并通过相位差值的变化计算被测信号与参考信号的频率差值，然后将频率差值转换为对应的压控电压量并传给数模转换器。数模转换器DAC用于将压控电压量转换为模拟电压并传给压控振荡器。压控振荡器VCOCXO控制被测信号的频率，实现频率锁定，此外，压控振荡器还将输出的被测信号反馈给所述模数转换器。

[0066] 即动态相位取样处理过程在单片机中实现，单片机与FPGA进行通信，将采集到的已经转化为数字量的相位值进行计算，拟合出线性区相位变化率并且根据压控晶体振荡器的压控灵敏度通过DAC对于晶体振荡器的频率进行调整，达到把其频率值控制在标称值的结果。为了DAC的转换精度对于被控晶体振荡器的频率稳定度指标的保证，本实施例采用了双DAC的方法。

[0067] 本实施例的锁定信号的频率稳定度计算公式如下：

[0068]

[0069] 其中，τ是平均频率偏差以及度量的平均时间，ΔT是在平均时间τ内的相位差的变化量，m是采样数。

[0070] 下面用被广泛应用于许多行业的例子举例说明本发明方法，最简单的示例选择12.8MHz的高稳定度压控晶体振荡器作为被锁相环锁定的测量和控制的对象。12.8MHz和参考标准信号10MHz频率之间的最小公倍数周期Tminc＝2.5μs；fmaxc＝400kHz；fequ＝32*25*
400kHz＝320MHz；ΔP＝1/fequ＝3.125ns。因此，就可以通过AD转换器进行两个信号之间的直接数字化的线性相位比对和取样处理。具体的工作过程是10MHz频率信号作为时钟信号，如图4所示，对于被测和控制的12.8MHz的高稳定度压控晶体振荡器信号直接数字化取样。
以2.5μs为一个取样的周期时间(只要工作稳定，这点很容易保证)，而12.8MHz和10MHz频率分别对应经历了32个和25个周期。10MHz频率作为采样时钟信号，每个Tminc周期采集得到25个不同的相位差数据，也就是能够把12.8MHz的信号周期按照不同的步进排列获得25个不同的相位数据，并且由于信号波形的原因，大多数按照非线性的电压/相位差的变化数据。
本实施例只选择其中相位差变化在信号线性段区域的更接近0相位差值的电压/相位差数值，而且保证了取值区域的唯一性。ΔP＝3.125ns保证了恰当的取样、控制的变化区域，保证了工作在噪声影响的情况下的可靠性。

[0071] 系统本身保证工作在设定的检测ΔP的区域。ΔP＝3.125ns的情况，也就是被锁频率源在对应的、相对于这个频差下在Tminc的间隔2.5μs时间不会使得AD转换器的采集区域‑3超出设定区域。这个频差以及噪声综合影响的最大值对于相位应该是10 量级，保守地算也‑4
只是10 量级，对于有一定稳定度的晶体振荡器来说是很容易保证的。

[0072] 对于频率关系更复杂的情况，如对于10.23MHz和16.384MHz被控制的频率(这是通讯和导航中最常用的)以及其他频率信号，处理道理是一样的。

[0073] 相位锁定的过程实际上也是两个频率信号之间的最小公倍数周期等参数变化的一个过程。本发明选择的被测信号频率以及其和标准参考信号之间的各个公共相位关联的参数，如最小公倍数周期等往往都是在锁定之后才能够保证和严格的理论值相一致。

[0074] 图5‑1、图5‑2给出了实验条件下锁定前后的被锁信号频率稳定度指标变化(差异)。图中Frequency stability：频率稳定度；Allan Deviation：阿伦方差；averaging Time seconds：采样时间/秒。由图可以看到，经过锁相控制的信号的频率准确度达到其标称值的情况下(这是最重要的)，被锁源的频率稳定度也获得了相应的提高。测试时间较短的时候，频率稳定度结果并不理想，随着时间推移，精度也逐渐提升，秒级稳定度在原来针‑11 ‑12 ‑12对性样品的10 的基础上提高到约为5.12x10 ，进入了E 量级，与开环测试的结果相比，其频率稳定度有一定的提升。

[0075] 在实际技术应用中，更多地会使用时钟频率明显低于被测信号频率的情况，如图6所示，因为在许多异频信号的锁相环中，为了降低信号的ΔP以及调整Tminc中的时钟采集信号的个数以达到更合理，常常要对时钟信号分频。

[0076] 对于稳定的两个信号之间的比对和数字采样，低频时钟仍然保证了其中的一个时钟序列采集在线性区，而且有唯一性。也就是一个时钟周期对应着多个不很完整的被测信号的周期，但是在Tminc内信号相互相位变化的基本规律并没有改变。时钟对于被测信号一周期内的采样具有相位的覆盖性，因此能够把相位过零的线性区自动采集下来。

[0077] 本发明的一种复杂频率信号间的直接数字化锁相方法与传统的锁相环的锁相方法相比，存在以下优势：1)实现了在不同频率间的直接数字化锁相，实现方法简单；2)减少了锁相环的硬件配置，降低了成本；3)在提高锁相精度的情况下，还提高了锁相环的相位噪声指标。

[0078] 本发明在交通运输、电网调配、高速通信、导航定位、大地测量以及国防军事等领域的应用中，为提供更精确的各种不同频率标称值的时间频率信号、保证信号的频率准确度等指标，提供了一个全新的、成本更低的技术方法。

[0079] 系统实施例：

[0080] 本发明的一种复杂频率信号间的直接数字化锁相系统实施例，包括存储器、处理器和内部总线，处理器、存储器之间通过内部总线完成相互间的通信和数据交互。存储器包括至少一个存储于存储器中的软件功能模块，处理器通过运行存储在存储器中的软件程序以及模块，执行各种功能应用以及数据处理，实现本发明的方法实施例中介绍的一种复杂频率信号间的直接数字化锁相方法。

[0081] 其中，处理器可以为微处理器MCU、可编程逻辑器件FPGA等处理装置。存储器可为利用电能方式存储信息的各式存储器，例如RAM、ROM等。