超小型高灵敏磁传感器
| 专利类型 | 发明授权 | 法律事件 | 公开; 实质审查; 授权; |
| 专利有效性 | 有效专利 | 当前状态 | 授权 |
| 申请号 | CN201880039654.1 | 申请日 | 2018-05-22 |
| 公开(公告)号 | CN110753850B | 公开(公告)日 | 2022-02-15 |
| 申请人 | 朝日英达科株式会社; | 申请人类型 | 企业 |
| 发明人 | 本蔵义信; 本蔵晋平; 工藤一恵; 田迈淳一; 菊池永喜; | 第一发明人 | 本蔵义信 |
| 权利人 | 朝日英达科株式会社 | 权利人类型 | 企业 |
| 当前权利人 | 朝日英达科株式会社 | 当前权利人类型 | 企业 |
| 省份 | 当前专利权人所在省份： | 城市 | 当前专利权人所在城市： |
| 具体地址 | 当前专利权人所在详细地址：日本爱知县 | 邮编 | 当前专利权人邮编： |
| 主IPC国际分类 | G01R33/02 | 所有IPC国际分类 | G01R33/02 ; H01L43/00 |
| 专利引用数量 | 10 | 专利被引用数量 | 0 |
| 专利权利要求数量 | 4 | 专利文献类型 | B |
| 专利代理机构 | 北京中博世达专利商标代理有限公司 | 专利代理人 | 侯志源; |
| 摘要 | 为了提供由与ASIC一体形成的 磁场 检测元件构成的超小型高灵敏磁 传感器 ，本 发明 将形成在ASIC(4)的绝缘保护被膜(10a)上表面的 基板 皮膜(10b)的厚度设置为1～20μm，在该基板皮膜上(10b)设置深度为1～10μm的沟槽(11)，沿该沟槽(11)的面以埋设线圈的一部分或全部的方式形成元件(1)，元件(1)的 电极 与ASIC(4)的电极通过贯通绝缘保护被膜(10a)和基板皮膜(10b)的通孔方式电极接合部电连接，自ASIC(4)表面起的元件部的厚度设置为20μm以下。 | ||
| 权利要求 | 1.一种超小型高灵敏磁传感器，其由专用集成电路、形成在所述专用集成电路的配线平面上的绝缘保护被膜、以及形成在所述保护被膜上的基板皮膜和形成在所述基板皮膜上的磁场检测元件构成，其特征在于， |
||
| 说明书全文 | 超小型高灵敏磁传感器技术领域[0002] 其中，GSR传感器为基于超高速自旋旋转效应(英文表述：GHz Spin Rotation effect)的高灵敏微磁传感器。 背景技术[0003] 高灵敏微磁传感器，包括卧式FG传感器、立式FG传感器、霍尔传感器、GMR传感器、TMR传感器、MI传感器、GSR传感器和高频载波传感器等。当前，这些传感器被广泛用于智能手机、汽车、医学和机器人等领域。其中，GSR传感器(专利文献1)因在灵敏度方面和尺寸方面比较优异而倍受注目。 [0005] 为实现在生物体内导入装置上的搭载，传感器的尺寸越小越好，但是检测灵敏度却会与之成反比地降低，因此在保持必要的检测灵敏度的同时来进行小型化比较困难。例如，若要搭载在导管上，期待开发出这样一种磁传感器，其在尺寸方面为宽度0.1mm、长度0.3mm、厚度0.05mm左右的超小型尺寸，且在磁场检测能力方面，兼具0.1～1mG左右的优异的、超灵敏性能。 [0006] 现有技术文献 [0007] 专利文献 [0008] 专利文献1：特许第583975号 [0009] 专利文献2：特开2015‑134166号公报 [0010] 专利文献3：特开2017‑12840号公报 [0011] 专利文献4：特开2014‑153309号公报 [0012] 专利文献5：再表2014‑042055号公报 发明内容[0013] 发明要解决的课题 [0014] 为实现GSR传感器的小型化，在GSR元件的小型化、ASIC的小型化以及两部件的接合方法(专利文献4)等多个方面进行了研究。然而，任何一种方法都是将元件与ASIC分开分别作为两个部件制造后、再将两者接合，因此在小型化、特别是厚度的缩小这一点上存在限制(专利文献4和5)。 [0015] 解决手段 [0016] 本发明人对ASIC与GSR元件之间的接合进行了深入研究，结果想到：在ASIC主体的绝缘保护被膜上形成作为GSR元件的基板皮膜、并在该基板皮膜上设置供磁导线排列的沟槽，通过一体形成由磁导线与环绕该磁导线的检测线圈构成的GSR元件，就能够进行薄型化。 [0018] 即，在使用这些基板皮膜的情况下，当在ASIC表面上直接形成GSR元件时，存在GSR元件的制造工艺中包含的微沟槽加工、CF4气体等离子体处理、抗蚀剂加热固化处理、使用酸或碱的显影处理等工序，并且没有发现对ASIC表面的绝缘保护被膜的损伤以及由该损伤而导致的GSR元件基板下的ASIC电路的功能性降低等情况。 [0019] 此外，还发现通过较厚地形成绝缘保护被膜并在绝缘保护被膜上形成元件，可以形成单层结构。 [0021] 发明效果 [0023] 图1是实施方式以及实施例中GSR传感器及GSR元件的平面图。 [0024] 图2是图1中A1‑A2线的剖视图。 [0025] 图3是图1中B1‑B2线的剖视图。 [0026] 图4是实施方式以及实施例中的电子电路图。 [0027] 图5是当对元件施加脉冲电流时的通电时间推移与脉冲电流施加的关系图。 具体实施方式[0028] 本发明的实施方式如下。 [0029] 本发明的超小型高灵敏磁传感器由ASIC、形成在ASIC的配线平面上的绝缘保护被膜、形成在保护被膜上的基板皮膜以及形成在基板皮膜上的磁场检测元件构成，磁场检测元件由基板被膜上的磁导线、环绕磁导线的检测线圈、以及电极构成。 [0030] 磁导线具有导电性和20G以下的各向异性磁场，并且具有两相磁畴结构，该两相磁畴结构由具有圆周方向自旋排列的表面磁畴和具有轴向方向自旋排列的中央部芯磁畴构成两相。检测线圈的线圈节距为10μm以下。 [0031] 电极贯通基板皮膜及绝缘保护被膜，并与ASIC的元件连接用电极以通孔方式进行直接结合。 [0032] 根据本发明，在ASIC表面的绝缘保护被膜上形成具有能够作为磁场检测元件的基板行使功能的厚度的皮膜，并将该皮膜用作基板。在基板皮膜上设置沟槽，并在该沟槽中整齐排列磁导线来制作磁场检测元件。即，由与ASIC一体形成的磁场检测元件构成的传感器可以薄型化，从而可以实现超小型。 [0033] 此外，本发明的超小型高敏感磁传感器的ASIC具有：使0.2GHz～4.0GHz的换算频率的脉冲电流在磁场检测元件的磁导线中流动的单元、检测脉冲电流流过磁导线时所产生的线圈电压的单元、以及将线圈电压转换成与外部磁场H成比例的电信号的单元。另外，通过流过0.2～4.0GHz的脉冲电流可实现高灵敏化。 [0034] 此外，本发明的超小型高灵敏磁传感器的基板皮膜的厚度为1μm～20μm。 [0035] 根据本发明，基板皮膜需要具有足够的厚度以设置收纳磁导线的沟槽。假定磁导线的直径为1μm～10μm。此外，如果基板皮膜过厚，则与绝缘保护被膜的贴紧性会产生问题。因此，基材皮膜的厚度优选为1μm～20μm。并且，如果确保绝缘保护被膜具有作为基板的功能的足够厚度，则绝缘保护被膜兼作基板皮膜的单层结构是可行的。 [0036] 此外，在本发明的超小型高灵敏磁传感器中，磁场检测元件配置有从基板皮膜上表面起深度为1μm～10μm的沟槽，检测线圈的一部分或全部埋设于其中。 [0037] 根据本发明，可以实现磁场检测元件的小型化。 [0038] 图1示出了GSR传感器与GSR传感器元件(以下称为元件)的平面图，图2示出了该平面图的A1‑A2线的剖视图，图3示出了B1‑B2线的剖视图，以下将对本发明的实施方式进行详细说明。 [0039] 在本说明中，将对磁导线由两根构成、且由绝缘保护被膜和基板皮膜的两层构成的方式进行说明。 [0040] 本发明的超小型高灵敏磁传感器(以下称为传感器)由GSR传感器元件1(以下称为元件)和ASIC4以及来自ASIC4的外部配线用电极(45和46)构成。 [0041] <传感器> [0042] 构成传感器的元件1，由在ASIC4的绝缘保护被膜10a上形成的基板皮膜10b上形成的两根磁导线2(21和22)、环绕该磁导线的一个线圈3、和导线通电用的两个电极(24和25)和线圈电压检测用的两个电极(34和35)、以及磁导线与导线通电用电极之间的连接部(26和27)、线圈与线圈检测电极之间的连接部、元件侧的线圈电极与ASIC侧的线圈电极之间的通孔方式接合部、元件侧导线电极与ASIC侧导线电极之间的通孔方式接合部(43和44)构成。 [0043] 并且，元件1还包括导线连接部23，作为用于使方向相反的脉冲电流流过两根磁导线的单元。 [0044] 此外，ASIC4是这样的电子电路，即其与元件1之间，两个线圈电极与两个导线电极分别通过通孔方式电极接合部相连接，对脉冲电流流过元件时在检测线圈中产生的线圈电压进行检测，并将线圈电压转换为外部磁场。另外，在ASIC中配置有外部配线用电极(45和46)。 [0045] 在这里，将说明从GSR传感器检测到的线圈电压求出外部磁场的方法。 [0046] 外部磁场H与线圈电压Vs，由下式(1)所示的数学关系来表示，使用本关系式转换为外部磁场H。 [0047] Vs＝V0·2L·πD·p·Nc·f·sin(πH/2Hm) (1) [0049] <元件的结构> [0050] 元件1的结构如图1～图3所示。 [0051] 元件1的尺寸为基板10的尺寸，即宽度为0.07mm～0.4mm，长度为0.25mm～1mm。厚度为10μm～15μm。因此，由于ASIC4的厚度为30μm～100μm，因此传感器的厚度为40μm～115μm。 [0052] 在元件1的中央部，在基板皮膜10b上形成有宽度为20μm～60μm、深度为1μm～10μm的沟槽11，以使得两根磁导线(21和22)能够平行地整齐配置。两根磁导线(21和22)彼此靠近，两根磁导线之间的间隔为1μm～10μm。并且，磁导线21与磁导线22由绝缘材料隔离，优选例如由绝缘性分离壁12来隔离。 [0053] <磁导线> [0054] 磁导线2为直径为1μm～10μm的CoFeSiB合金。磁导线2的周围包覆绝缘材料，例如优选包覆绝缘性玻璃材料。长度为0.07～1mm。 [0055] 磁导线2的各向异性磁场为20G以下、且具有两相磁畴结构，该两相磁畴结构由具有圆周方向自旋排列的表面磁畴和具有轴向方向自旋排列的中央部芯磁畴构成。 [0056] <线圈> [0057] 线圈3中，线圈匝数为6～180圈，线圈节距为0.2μm～10μm。线圈3与磁导线2之间的间隔为0.2μm～3μm。线圈平均内径为2μm～35μm。 [0058] <元件的制造方法> [0059] 在ASIC表面的绝缘保护被膜10a上形成基板皮膜10b，在该基板皮膜10b上设置深度为1μm～10μm的沟槽，通过沿槽面埋设线圈的部分～全部来形成元件，可以自ASIC表面起将元件部1的厚度设置为20μm以下。进一步地，通过将ASIC的厚度设置为大约30μm，可以将整个传感器的厚度设置为50μm左右。 [0060] 可以通过在ASIC上表面的绝缘保护被膜10a上形成基板皮膜10b来形成元件1。虽然形成了绝缘保护被膜和基板皮膜的两层膜，但是如果确保绝缘保护被膜具有作为基板功能的足够厚度，则单层膜也是可行的。作为两层膜的示例，通过真空蒸镀法等方式在ASIC表面上形成厚度为0.5μm～2μm的SiO2(二氧化硅)膜，并在该膜上表面上再形成厚度为1μm～10μm的SiN(氮化硅)膜。在SiN膜上设置深度为1μm～10μm的沟槽，并沿槽面埋设线圈的一部分或全部以形成元件。 [0061] 沿着基板皮膜10b上形成的沟槽11，在下线圈31与基板皮膜表面上进行电极配线。之后，在沟槽11的中央部设置绝缘性分离壁12，以形成两个沟槽形状，并在其中分别整齐配置两根包覆玻璃的磁导线(21和22)。 [0062] 接着，在基板皮膜的整个面上涂敷绝缘性抗蚀剂。这样可将磁导线(21和22)固定在沟槽11中。进行此涂覆时在磁导线(21和22)的上部进行较薄地涂敷。利用光刻技术在此形成上线圈32。 [0063] 在这里，作为基板皮膜和绝缘保护被膜的特性，要求在元件1的制造工艺中的微沟槽加工、CF4气体等离子体处理、抗蚀剂加热固化处理、使用酸或碱的显影处理等工序中具有耐受性、以及防止ASIC电路的功能性下降。因此，只要满足这里所要求的特性，基板皮膜的材质不限于氧化物和氮化物。 [0064] 另外，在使用未包覆玻璃的磁导线2的情况下，应预先涂覆绝缘材料，以使下线圈31与磁导线(21和22)不产生电接触。 [0065] 在线圈的制造中，沿着基板皮膜10b上形成的沟槽11的沟槽面和沟槽11的两侧，形成凹形状的下线圈31。凸形状的上线圈32经由接头部33与下线圈31电接合，形成螺旋状的线圈3。 [0066] 而两根磁导线(21和22)的端部，则通过去除绝缘被膜材料的玻璃以金属蒸镀方式形成电连接。 [0067] <磁导线与线圈的配线结构> [0068] 参照图1，对磁导线2与线圈3的配线结构进行说明。 [0069] 在磁导线2的配线结构中，导线输入电极(+)24与上部的磁导线21连接，并经由导线连接部23连接到下部的磁导线22。下部的磁导线22连接到导线输出电极(‑)25。 [0070] 通过该导线连接部，可使从右部向左部的左方向脉冲电流在磁导线21中流动，使从左部向右部的右方向脉冲电流(与磁导线21呈相反反向)在磁导线22中流动。 [0071] 在线圈3的配线结构中，线圈输出电极(+)34与线圈3的上端部连接，线圈接地电极(‑)与线圈3的下端部连接。 [0072] 元件侧的电极与ASIC侧的电极如图3所示，通过贯通绝缘保护被膜10a和基板皮膜10b的通孔方式接合部(43和44)形成电连接。 [0073] 图3示出了：元件侧的磁导线输入电极(+)24经由贯通绝缘保护包膜10a和基板皮膜10b的通孔方式电极接合部(+)43，与ASIC侧导线电极(+)41连接；元件侧的磁导线输出电极(‑)25，经由贯通绝缘保护被膜10a和基板皮膜10b的通孔方式电极接合部(‑)44，与ASIC侧导线电极(‑)42相连接。 [0074] 同样地，元件侧的线圈电极与ASIC侧的线圈电极之间，通过贯通绝缘保护被膜10a和基板皮膜10b的电极接合部相连接。 [0075] <电子电路> [0076] 电子电路5参见专利文献1中记载的脉冲对应型缓冲电路，如图4所示。 [0077] 电子电路5连接有输出线圈电压的元件52，该电子电路通过向该元件52发送脉冲电流的脉冲振荡电路51、输入线圈电压的输入电路53、脉冲对应型缓冲电路54、采样保持电路55、以及放大器58的可编程放大器来放大，并进行AD转换，其中，该采样保持电路由对线圈的上升脉冲输出波形的峰值电压进行检波的电子开关56、和保持峰值电压的容量为4pF～100pF的电容器构成。通过两根导线将信号传输到外部信号处理装置。 [0078] AD转换为14位～16位。为了使电子开关的on‑off变得精准，优选电容器的容量为4pF～8pF。 [0079] 脉冲电流的换算频率为0.2GHz～4GHz，脉冲电流的强度为50mA～200mA，脉冲通电时间为2nsec以下。图5示出了对元件接通脉冲电流时的通电时间推移与脉冲电流施加之间的关系。在该图5的示例中，上升时间为0.5nsec，在该施加状态下保持0.5nsec的预定脉冲时间，下降时间为0.5nsec。 [0080] 线圈输出以正弦波输出，测量范围为3G～100G，并且其灵敏度为50mV/G～3V/G。该线圈输出的线性度为0.3％以下。 [0081] 实施例 [0082] 图1示出了实施例提供的GSR传感器和GSR传感器元件的平面图，图2示出了该平面图的A1‑A2线的剖视图，图3示出了B1‑B2线的剖视图，下面，对本发明的实施例进行说明。 [0083] 这里，GSR传感器的结构和元件的结构、以及电子电路均基于上述实施方式。 [0084] 元件1的尺寸为，宽度0.10mm、长度0.40mm。厚度方面，ASIC4的厚度40为50μm，绝缘保护被膜10a和基板皮膜10b的厚度14为8μm，元件的凸部的厚度为2μm，将它们合计得到的传感器的厚度为60μm。 [0085] 在元件1的中央部，基板皮膜10b上形成有宽度为20μm、深度为3μm的沟槽11，以使得两根磁导线(21和22)能够平行地整齐配置。两根磁导线(21和22)彼此靠近，磁导线之间的间隔为3μm，磁导线(21和22)之间由厚度为3μm的绝缘性分离壁12隔离。 [0086] 磁导线2为直径5μm的CoFeSiB非晶合金。磁导线2的周围包覆有绝缘性玻璃。长度为0.40mm。 [0087] 磁导线2的各向异性磁场为15G、且具有两相磁畴结构，该两相磁畴结构由具有圆周方向自旋排列的表面磁畴和具有轴向方向自旋排列的中央部芯磁畴构成。 [0088] 在线圈3中，线圈匝数为100圈，线圈节距为3μm。线圈3与磁导线2之间的间隔为2μm，线圈平均内径为8μm。 [0089] 在ASIC上表面的绝缘保护被膜10a上形成厚度为7μm的基板皮膜10b，在其中设置深度为3μm的沟槽，制造元件1。 [0090] 电子电路5的电容器57的静电电容为6pF。脉冲电流的换算频率为0.4GHz，脉冲电流的强度为50mA，脉冲时间为1nsec。对上升脉冲的峰值电压的定时进行检波。电子开关由on‑off(开－关)构成，其开闭时间以0.1nsec重复。电子电路5的AD转换为16位。 [0091] 线圈输出的测量范围为3G，其灵敏度为1000mV/G。线性度为0.3％以下。 [0092] 产业上的可利用性 [0093] 本发明以元件与ASIC的一体化来实现GSR传感器的超小型化，其在诸如生物体内导入装置之类要求超小型且高性能的用途中的使用值得期待。 [0094] 本发明可以应用于汽车用或可穿戴计算机用等领域的小型、超灵敏GSR传感器中。 [0095] 附图标记说明 [0096] 1：GSR传感器元件 [0097] 10a：绝缘保护被膜a，10b：基板皮膜b，11：沟槽，12：绝缘性分离壁，13：绝缘性抗蚀剂，14：元件的厚度 [0098] 2：磁导线 [0099] 21：成对的磁导线中的一个，22：成对的磁导线中的另一个，23：导线连接部，24：导线输入电极(+)，25：导线输出电极(‑)，26：导线电极连接部(+)，27：导线电极连接部(‑)[0100] 3：线圈 [0101] 31：下线圈，32：上线圈，33：接头部，34：线圈输出电极(+)，35：线圈接地电极(‑)[0102] 4：ASIC [0103] 40：ASIC的厚度，41：ASIC侧导线电极(+)，42：ASIC侧导线电极(‑)，43：通孔方式电极接合部(+)，44：通孔方式电极接合部(‑)，45：外部配线用电极，46：外部配线用接地电极，47：外部配线 [0104] 5：电子电路 [0105] 51：脉冲振荡电路(脉冲振荡器)，52：元件，53：输入电路，54：缓冲电路，55：采样保持电路，56：电子开关，57：电容器，58：放大器 |
||
QQ群二维码
意见反馈
意见反馈