自对准锗硅HBT器件的制造方法
| 专利类型 | 发明授权 | 法律事件 | 公开; 实质审查; 授权; |
| 专利有效性 | 有效专利 | 当前状态 | 授权 |
| 申请号 | CN201910098256.3 | 申请日 | 2019-01-31 |
| 公开(公告)号 | CN109887996B | 公开(公告)日 | 2022-03-08 |
| 申请人 | 上海华虹宏力半导体制造有限公司; | 申请人类型 | 企业 |
| 发明人 | 周正良; | 第一发明人 | 周正良 |
| 权利人 | 上海华虹宏力半导体制造有限公司 | 权利人类型 | 企业 |
| 当前权利人 | 上海华虹宏力半导体制造有限公司 | 当前权利人类型 | 企业 |
| 省份 | 当前专利权人所在省份：上海市 | 城市 | 当前专利权人所在城市：上海市浦东新区 |
| 具体地址 | 当前专利权人所在详细地址：上海市浦东新区张江高科技园区祖冲之路1399号 | 邮编 | 当前专利权人邮编：201203 |
| 主IPC国际分类 | H01L29/161 | 所有IPC国际分类 | H01L29/161 ; H01L21/331 ; H01L29/737 |
| 专利引用数量 | 7 | 专利被引用数量 | 0 |
| 专利权利要求数量 | 7 | 专利文献类型 | B |
| 专利代理机构 | 上海浦一知识产权代理有限公司 | 专利代理人 | 戴广志; |
| 摘要 | 本 发明 公开了一种自对准锗 硅 HBT器件的制造方法，本发明采用非选择性的低温锗硅 外延 生长 ，经过多次介质层淀积和回刻，形成抬高的外基区 多晶硅 侧墙，最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件；和 现有技术 相比，用非选择性外延淀积在发射极窗口，回刻去除顶层多晶硅及降低侧面锗硅厚度，再形成内侧墙的工艺方法，这样就省去了使用选择性外延这步相对芯片制造厂较特殊的工艺，更适合量产。 | ||
| 权利要求 | 1.一种自对准锗硅HBT器件的制造方法，其特征在于，包括以下步骤： |
||
| 说明书全文 | 自对准锗硅HBT器件的制造方法技术领域背景技术[0002] 采用P型多晶硅抬高外基区，发射极和外基区之间采用内侧墙的自对准器件结构，可以同时降低基极电阻和基极‑集电极电容，这样的锗硅异质结双极型三极管(HBT)器件可以得到大于300GHz的最高振荡频率fmax，其性能可以和III‑V器件相当，被广泛用于光通信和毫米波应用。 [0004] 基极电阻包括外基区电阻和本征基区电阻(发射极下的电阻)，是提升fmax的重要的参数，要降低基极电阻，要尽可能提高基区的掺杂浓度，及降低发射极窗口和侧墙的宽度。 [0005] 锗硅HBT的截止频率fT和最高振荡频率由以下公式表征： [0006] [0007] [0008] 现有技术都用选择性外延来形成自对准的锗硅HBT器件，结合图1‑3所示，工艺流程如下：在形成集电极后，淀积SiO2(二氧化硅)/poly(重掺硼多晶硅)/SiO2/SiN(氮化硅)/SiO2叠层，然后打开发射极窗口，干法刻蚀停在底层SiO2上，如图1所示。 [0009] 湿法刻蚀和清洗后，选择性外延(只在有源区和多晶硅区)生长锗硅，然后淀积介质和反刻形成内侧墙，如图2所示。 [0010] 湿法刻蚀和清洗后，淀积重掺砷多晶硅，然后刻蚀发射极和基极多晶硅形成发射极和基极，如图3所示。 发明内容[0012] 本申请所要解决的技术问题是，提供一种自对准锗硅HBT器件的制造方法，能够在器件横向尺寸逐步降低的情况下，得到无缺陷的锗硅外延层。 [0013] 为了解决上述技术问题，本发明公开了一种自对准锗硅HBT器件的制造方法，包括，步骤一，在形成集电极后，淀积氧化硅‑多晶硅‑氧化硅叠层； [0015] 步骤三，湿法刻蚀去除有源区的氧化硅，在多晶硅下形成底切，用非选择性的外延成长形成HBT的基区； [0016] 步骤四，淀积平坦化的有机介质； [0017] 步骤五，回刻有机介质和多晶硅，去除介质上表面的多晶硅，并对侧墙的多晶硅回刻，形成D型侧墙； [0018] 步骤六，淀积介质层，再用回刻方法形成侧墙； [0019] 步骤七，湿法去除发射极窗口的氧化硅并对硅表面清洗后，淀积发射极多晶硅，光刻和干法刻蚀发射极多晶硅，形成HBT的发射极； [0020] 步骤八，淀积氧化硅，回刻形成发射极多晶硅外侧墙，光刻和干法刻蚀基极多晶硅，形成器件基极。 [0021] 较佳地，步骤一中，氧化硅‑多晶硅‑氧化硅叠层的厚度分别为：350～500埃、500埃和1000～1200埃。 [0022] 较佳地，步骤二中，发射极窗口的尺寸在0.28～0.35微米。 [0023] 较佳地，步骤三中，所述底切宽度大于200埃，留存在多晶硅表面的氧化硅厚度大于600埃。 [0024] 较佳地，步骤五中，多晶硅侧墙顶部要比介质顶部低500埃以上。 [0025] 较佳地，步骤六中，所述介质层为氧化硅，厚度为500～800埃。 [0026] 较佳地，步骤六中，所述介质层为氧化硅‑多晶硅‑氧化硅叠层；厚度分别为150埃、200埃和300埃。 [0027] 较佳地，步骤六中，干法刻蚀要在底部留存100埃的氧化硅。 [0028] 较佳地，步骤八中，淀积氧化硅的厚度为500～1000埃。 [0029] 本发明采用非选择性的低温锗硅外延生长，经过多次介质层淀积和回刻，形成抬高的外基区多晶硅侧墙，最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件；和现有技术相比，用非选择性外延淀积在发射极窗口，回刻去除顶层多晶硅及降低侧面锗硅厚度，再形成内侧墙的工艺方法，这样就省去了使用选择性外延这步相对芯片制造厂较特殊的工艺，更适合量产。 附图说明 [0030] 图1‑3是现有技术形成非选择性锗硅外延的自对准HBT的主要步骤示意图。 [0031] 图4是本发明的方法中淀积氧化硅‑多晶硅‑氧化硅叠层示意图。 [0032] 图5是本发明的方法中用发射极窗口光刻和干法刻蚀后的器件示意图。 [0033] 图6是本发明的方法中用非选择性的外延成长形成HBT的基区后的器件示意图。 [0034] 图7是本发明的方法中淀积平坦化的有机介质后的器件示意图。 [0035] 图8是本发明的方法中对侧墙的多晶硅回刻，形成D型侧墙后的器件示意图。 [0036] 图9是本发明的方法中淀积介质层，再用回刻方法形成侧墙后的器件示意图。 [0037] 图10是本发明的方法中形成HBT的发射极后的器件示意图。 [0038] 图11是使用本发明的方法最终完成的HBT器件示意图。 [0039] 附图标记说明 [0040] 1 氧化硅‑多晶硅‑氧化硅叠层 2 平坦化有机介质 [0041] 3 多晶硅 4 多晶硅侧墙 [0042] 5 氧化硅 具体实施方式[0043] 下文公开了本发明的具体实施例；但是，应该理解的是，公开的实施例仅为本发明的示例，它们可以采用各种形式实施。因此，在此所公开的具体结构和功能细节不应解释为具有限制性。进一步地，本文中使用的名词和术语不是限制性的；而是提供对本发明的可理解描述。通过结合附图来考虑以下描述将能更好地理解本发明，其中相同参考数字代表相同的含义。这些附图不是按比例绘制。 [0044] 本发明的自对准锗硅HBT器件的制造方法一较佳实施例的步骤如下： [0045] 步骤一，如图4所示，在形成集电极后，淀积氧化硅‑多晶硅‑氧化硅叠层1；本实施例中，氧化硅‑多晶硅‑氧化硅叠层的厚度分别为：350～500埃、500埃和1000～1200埃。 [0046] 步骤二，如图5所示，用发射极窗口光刻和干法刻蚀，停在底层氧化硅上；本实施例中，发射极窗口的尺寸在0.28～0.35微米。 [0047] 步骤三，如图6所示，湿法刻蚀去除有源区的氧化硅，在多晶硅下形成底切，用非选择性的外延成长形成HBT的基区；本实施例中，所述底切宽度大于200埃，留存在多晶硅表面的氧化硅厚度大于600埃。用非选择性的外延成长形成HBT的基区，由于是非选择性的，在发射极窗口侧面及外表面同样会生长多晶硅。 [0048] 步骤四，如图7所示，淀积平坦化的有机介质2。 [0049] 步骤五，如图8所示，回刻有机介质和多晶硅3，去除介质上表面的多晶硅，并对侧墙的多晶硅回刻，形成D型侧墙4；本实施例中，多晶硅侧墙顶部要比介质顶部低500埃以上。 [0050] 步骤六，如图9所示，淀积介质层，再用回刻方法形成侧墙；所述介质层可以是淀积氧化硅，厚度在500～800埃，或者氧化硅‑氮化硅‑氧化硅叠层，总厚度在650埃(150/200/300埃)，再次用回刻方法形成氧化硅或ONO侧墙，干法刻蚀要在底部留存100埃左右的氧化硅。 [0051] 步骤七，湿法去除发射极窗口的氧化硅并对硅表面清洗后，淀积发射极多晶硅，光刻和干法刻蚀发射极多晶硅，形成HBT的发射极。 [0052] 步骤八，淀积氧化硅5，回刻形成发射极多晶硅外侧墙，光刻和干法刻蚀基极多晶硅，形成器件基极，本实施例中，淀积氧化硅的厚度为500～1000埃。 [0053] 本发明的方法可很简单地和现有的CMOS工艺集成，并且所用的单项工艺都是半导体制造厂成熟工艺，如非选择性锗硅低温外延，有机介质淀积和回刻等，很容易形成适合大规模量产的工艺流程。其中低温锗硅选择性外延，可以在很大的范围内形成所需的锗浓度，掺杂硼百分比，和碳浓度，而选择性外延，由于不同的掺杂比会影响外延生长的选择性，这样在器件研发时多次实验才能得到所需的杂质分布，对研发进度造成压力。同时，本发明的方法工艺复杂度较低，器件性能优越。 [0054] 此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。 [0055] 以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。 |
||
QQ群二维码
意见反馈
意见反馈