与验证操作有关的存储器装置和操作该存储器装置的方法 |
|||||||
| 申请号 | CN202310692585.7 | 申请日 | 2023-06-12 | 公开(公告)号 | CN118057539A | 公开(公告)日 | 2024-05-21 |
| 申请人 | 爱思开海力士有限公司; | 发明人 | 李宗勋; 朴世泉; | ||||
| 摘要 | 本 申请 涉及与验证操作有关的 存储器 装置和操作该存储器装置的方法。一种存储器装置包括：多个存储器单元，其通过多个编程循环被编程为第一编程状态；页 缓冲器 ，其被配置为在所述多个编程循环中的每一个中执行验证第一编程状态的验证操作；以及控制逻辑，其被配置为随着所述多个编程循环依次执行，调节第一评估操作的第一评估时间以减小第二评估操作的第二评估时间与第一评估时间之间的差。 | ||||||
| 权利要求 | 1.一种存储器装置，该存储器装置包括： |
||||||
| 说明书全文 | 与验证操作有关的存储器装置和操作该存储器装置的方法技术领域背景技术[0002] 存储器装置是存储数据的装置，并且可分类为易失性存储器装置和非易失性存储器装置。 [0003] 存储器装置可在编程操作期间执行验证操作。此时，当使用一个验证电压验证编程状态时，根据存储器单元的不同编程速度，阈值电压分布的宽度可能变宽。因此，存储器装置可执行双验证编程(DPGM)操作以形成宽度较窄的阈值电压分布。双验证编程可以是通过基于一个验证电压区分时间来感测存储器单元两次的操作。 [0004] 此外，存储器单元可包括慢单元和快单元。当相同的编程电压施加到慢单元和快单元时，快单元的阈值电压的变化量可大于慢单元的阈值电压的变化量。在编程操作开始时，快单元的比率高于慢单元的比率，但是在编程操作的后半段，慢单元的比率可高于快单元的比率。发明内容 [0005] 根据本公开的实施方式，一种存储器装置可包括：多个存储器单元，其通过多个编程循环被编程为第一编程状态；页缓冲器，其被配置为在多个编程循环中的每一个中执行验证第一编程状态的验证操作；以及控制逻辑，其被配置为随着依次执行所述多个编程循环，调节第一评估操作的第一评估时间以减小第二评估操作的第二评估时间与第一评估时间之间的差。 [0006] 根据本公开的实施方式，一种操作存储器装置的方法可包括以下步骤：在第一编程循环中将第一编程电压施加到多个存储器单元；在第一编程循环中基于第一评估时间执行验证多个存储器单元的第一编程状态的第一验证操作；在第一编程循环中基于第二评估时间执行验证第一编程状态的第二验证操作；增加第一评估时间；在第二编程循环中将第二编程电压施加到多个存储器单元；在第二编程循环中基于增加的第一评估时间执行验证第一编程状态的第一验证操作；以及在第二编程循环中基于第二评估时间执行验证第一编程状态的第二验证操作。 [0007] 根据本公开的实施方式，一种存储器装置可包括：多个存储器单元，其被编程为多个编程状态当中的任一个编程状态；页缓冲器，其被配置为在编程循环中执行验证编程状态的第一验证操作和第二验证操作；评估时间控制器，其被配置为每当编程循环改变时，增加包括在第一验证操作中的第一评估操作的第一评估时间并且维持包括在第二验证操作中的第二评估操作的第二评估时间；以及页缓冲器控制器，其被配置为控制页缓冲器基于第一评估时间执行第一评估操作并且基于第二评估时间执行第二评估操作。附图说明 [0008] 图1是示出根据本公开的实施方式的存储器装置的图。 [0009] 图2是示出根据本公开的实施方式的编程操作的图。 [0010] 图3是示出根据本公开的实施方式的控制验证操作的示例的图。 [0011] 图4是示出根据本公开的实施方式的执行双验证操作的页缓冲器的操作的图。 [0012] 图5是示出根据本公开的实施方式的根据编程循环的评估时间的示例的图。 [0013] 图6是示出根据本公开的实施方式的根据第一评估时间和第二评估时间的阈值电压的差异的图。 [0014] 图7是示出根据本公开的实施方式的存储器装置的操作方法的图。 具体实施方式[0015] 根据本说明书或申请中公开的本公开的概念的实施方式的具体结构或功能描述被示出以描述根据本公开的概念的实施方式。根据本公开的概念的实施方式可按各种形式实施，而不限于本说明书或申请中描述的实施方式。 [0016] 本公开的实施方式提供一种能够改进存储器单元的阈值电压分布的存储器装置及其操作方法。 [0017] 图1是示出根据本公开的实施方式的存储器装置的图。 [0018] 参照图1，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。控制逻辑130可被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。 [0019] 存储器单元阵列110包括多个存储块BLK1至BLKz。 [0020] 多个存储块BLK1至BLKz通过行线RL连接到行解码器121。这里，行线RL可包括至少一条源极选择线SSL、多条字线WL1至WLm和至少一条漏极选择线DSL。 [0021] 多个存储块BLK1至BLKz可通过位线BL1至BLm连接到页缓冲器组123。多个存储块BLK1至BLKz可包括连接在位线BL1至BLm和源极线SL之间的多个存储器单元串ST。存储器单元串ST可包括串联连接在源极线SL和位线BL1至BLm之间的至少一个源极选择晶体管SST、多个存储器单元MC1至MCm和至少一个漏极选择晶体管DST。 [0022] 多个存储块BLK1至BLKz中的每一个包括多个存储器单元MC1至MCm。连接到同一字线的存储器单元可被定义为一个页PG。 [0023] 外围电路120可被配置为在控制逻辑130的控制下对存储器单元阵列110的所选区域执行编程操作、读操作或擦除操作。 [0024] 外围电路120可包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。 [0025] 行解码器121可被配置为对从控制逻辑130接收的行地址RADD进行解码。行解码器121根据解码的地址选择存储块BLK1至BLKz中的至少一个。此外，行解码器121可选择根据解码的地址选择的存储块的至少一条字线。行解码器121可将电压发生器122所生成的操作电压Vop施加到所选字线。 [0026] 例如，在编程操作期间，行解码器121可将编程电压施加到所选字线并且将电平低于编程电压的电平的编程通过电压施加到未选字线。在编程验证操作期间，行解码器121可将验证电压施加到所选字线并且将高于验证电压的验证通过电压施加到未选字线。 [0027] 电压发生器122可被配置为使用供应给存储器装置100的外部电源电压来生成多个电压。具体地，电压发生器122可响应于操作信号OPSIG而生成用于编程操作、读操作和擦除操作的各种操作电压Vop。所生成的操作电压Vop可通过行解码器121供应给存储器单元阵列110。 [0028] 页缓冲器组123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm可响应于页缓冲器控制信号PBSIGNALS而存储通过第一位线BL1至第m位线BLm接收的数据，或者可在读操作或验证操作期间感测位线BL1至BLm的电压或电流。 [0029] 列解码器124可响应于列地址CADD而在输入/输出电路125和页缓冲器组123之间传送数据。 [0030] 输入/输出电路125可将从存储控制器(未示出)接收的命令CMD和地址ADDR传送至控制逻辑130，或者可与列解码器124交换数据DATA。 [0031] 在读操作或验证操作期间，感测电路126可响应于允许比特信号VRYBIT而生成参考电流，并且对从页缓冲器组123接收的感测电压VPB与通过参考电流生成的参考电压进行比较，以输出通过信号PASS或失败信号FAIL。 [0032] 控制逻辑130可响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许比特信号VRYBIT，以控制外围电路120。另外，控制逻辑130可响应于通过信号PASS或失败信号FAIL而确定验证操作通过还是失败。 [0033] 在实施方式中，控制逻辑130可包括编程操作控制器131、页缓冲器控制器132和评估时间控制器133。在实施方式中，编程操作控制器131、页缓冲器控制器132和评估时间控制器133可被实现为硬件、软件或硬件和软件的组合。例如，编程操作控制器131、页缓冲器控制器132和评估时间控制器133可以是根据算法操作的电路或处理器或者执行代码的处理器。 [0034] 编程操作控制器131可控制存储器装置100的编程操作。编程操作参照稍后描述的图2来进行描述。例如，编程操作控制器131可向电压发生器122提供用于控制以生成编程电压和验证电压的操作信号OPSIG，并且通过对要存储数据DATA的字线的地址ADDR进行解码来生成行地址RADD。 [0035] 页缓冲器控制器132可向页缓冲器组123提供用于控制以执行验证操作的页缓冲器控制信号PBSIGNALS。 [0036] 评估时间控制器133可控制包括在验证操作中的评估操作的评估时间。例如，评估时间控制器133可调节评估时间并且向页缓冲器组123提供指示调节的评估时间的评估时间信息tEV INFO。 [0037] 在实施方式中，当通过多个编程循环验证存储器单元的特定编程状态时，评估时间控制器133可改变各个编程循环的评估时间。此时，随着编程循环进行，包括在验证操作中的第一评估操作的评估时间与第二评估操作的评估时间之间的差可减小。 [0038] 图2是示出根据本公开的实施方式的编程操作的图。 [0039] 参照图2，编程操作可包括多个编程循环PL1至PLn。所选存储器单元可通过多个编程循环PL1至PLn被编程为具有与多个编程状态中的任一个对应的阈值电压。 [0040] 多个编程循环PL1至PLn中的每一个可包括提供编程电压的编程电压施加操作PGM Operation以及通过施加验证电压来验证存储器单元是否被编程的验证操作Verify Operation。 [0041] 例如，当执行第一编程循环PL1时，在编程电压施加操作PGM Operation中施加第一编程电压之后，可在验证操作Verify Operation中依次施加验证电压以验证多个存储器单元的编程状态。 [0042] 通过各个验证电压的验证的存储器单元被确定为具有目标编程状态，然后在第二编程循环PL2中被编程禁止。可在第二编程循环PL2中施加比第一编程电压高单位电压的第二编程电压以对除了编程禁止的存储器单元之外的剩余存储器单元进行编程。此后，可与第一编程循环PL1的验证操作相同地执行验证操作。例如，验证通过可指示通过对应验证电压将存储器单元读取为截止单元。 [0043] 在编程电压施加操作PGM Operation期间，当编程电压被施加到所选字线时，页缓冲器可通过位线将通过输入/输出电路接收的数据传送至所选存储器单元。根据传送的数据选择的页的存储器单元可被编程。与被施加有编程允许电压(例如，接地电压GND)的位线连接的存储器单元可具有增加的阈值电压。与被施加有编程禁止电压(例如，电源电压)的位线连接的存储器单元的阈值电压可维持。 [0044] 在验证操作Verify Operation期间，验证电压可被施加到所选字线(所选存储器单元连接至的字线)，并且页缓冲器可感测流过分别连接到所选存储器单元的位线的电流或电压。 [0045] 例如，存储器装置100可根据位线的电压来存储存储器单元的状态。这里，存储器单元的状态可以是与验证通过或验证失败中的任一个对应的状态。当存储器单元的阈值电压高于施加到所选字线的验证电压时，存储器单元可被读取为截止单元，并且读取为截止单元的存储器单元可对应于验证通过状态。相反，当存储器单元的阈值电压低于施加到所选字线的验证电压时，存储器单元可被读取为导通单元，并且读取为导通单元的存储器单元可对应于验证失败状态。 [0046] 在实施方式中，根据双验证编程，验证操作Verify Operation可包括第一验证操作First Verify Operation和第二验证操作Second Verify Operation。此时，第一验证操作First Verify Operation和第二验证操作Second Verify Operation中的每一个可包括预充电操作Precharge、评估操作和感测操作Sensing。 [0047] 预充电操作Precharge可以是对位线进行预充电的操作。 [0048] 评估操作可以是根据所选位线的电压或电流来评估存储器单元的阈值电压的操作。评估操作的评估时间可被设定为存储器单元的阈值电压可反映在位线中的时间。在实施方式中，第一评估操作First Evaluation的第一评估时间tEV1可比第二评估操作Second Evaluation的第二评估时间tEV2短。 [0049] 感测操作Sensing可以是基于位线的电压或电流来感测数据并将数据存储在页缓冲器的锁存器中的操作。 [0050] 图3是示出根据本公开的实施方式的控制验证操作的示例的图。 [0051] 参照图3，编程操作控制器131可在每一个编程循环中向页缓冲器控制器132提供用于控制以执行验证操作的验证操作控制信号VRF CTRL。 [0052] 在实施方式中，页缓冲器控制器132可响应于验证操作控制信号VRF CTRL而向页缓冲器组123提供用于控制页缓冲器的验证操作的页缓冲器控制信号PBSIGNALS。页缓冲器控制信号PBSIGNALS可包括位线预充电信号、页感测信号、感测节点放电信号等。 [0053] 另外，编程操作控制器131可向评估时间控制器133提供用于控制各个编程循环的评估操作的评估时间的评估时间控制信号tEV CTRL和编程循环信息PL INFO。在实施方式中，编程循环信息PL INFO可包括关于当前执行的编程循环的顺序、在对应编程循环中验证的编程状态等的信息。 [0054] 在实施方式中，评估时间控制器133可响应于评估时间控制信号tEV CTRL基于编程循环信息PL INFO来调节第一评估时间。评估时间控制器133可向页缓冲器组123提供指示调节的第一评估时间(即，tEV1)的评估时间信息tEV INFO。 [0055] 例如，随着特定编程状态的验证操作的编程循环进行，评估时间控制器133可增加第一评估操作的第一评估时间。此时，第一评估时间可增加单位时间。在实施方式中，单位时间可以是预设持续时间。具体地，当在当前编程循环中执行的特定编程状态的验证操作也在先前编程循环中执行时，评估时间控制器133可基于编程循环信息PL INFO增加第一评估时间。相比之下，当在当前编程循环中执行的特定编程状态的验证操作在先前编程循环中未执行时，评估时间控制器133可将第一评估时间确定为预设初始值。即，第一评估时间可在特定编程状态的验证操作首次开始的编程循环中被设定为初始值，并且每当编程循环改变时可增加。初始值可以是第一评估时间当中的最小值。本文中关于参数所使用的词语“预设”(例如，预设初始值)意指在处理或算法中使用参数之前确定参数的值。对于一些实施方式，在处理或算法开始之前确定参数的值。在其它实施方式中，在处理或算法期间但在处理或算法中使用参数之前确定参数的值。 [0056] 作为另一示例，评估时间控制器133可存储包括各个编程循环的第一评估时间的评估时间表。此时，评估时间表可包括随着执行特定编程状态的验证操作的多个编程循环的顺序越高，第一评估时间增加的值。在这种情况下，评估时间控制器133可基于编程循环信息PL INFO和评估时间表来确定第一评估时间。 [0057] 此外，调节第一评估时间的上述示例仅是示例，调节第一评估时间的方法可根据实施方式而变化。 [0058] 在实施方式中，评估时间控制器133可在多个编程循环中维持第二评估时间。在这种情况下，随着多个编程循环依次执行，第一评估时间和第二评估时间之间的差可减小。 [0059] 图4是示出根据本公开的实施方式的执行双验证操作的页缓冲器的操作的图。 [0060] 在图4中，为了描述方便举例说明了包括在图1的页缓冲器组123中的第m页缓冲器PBm的操作，但其它页缓冲器也可同样适用。另外，图4可示出第PLi编程循环PLi和第(PLi+1)编程循环PLi+1中的双验证操作。第(PLi+1)编程循环PLi+1可以是在第PLi编程循环PLi之后执行的编程循环，并且第PLi编程循环PLi和第(PLi+1)编程循环PLi+1可执行相同编程状态的验证操作。 [0061] 第m页缓冲器PBm可包括预充电电路PRE、位线传输电路BL TRAN、放电电路DIS和锁存器LATCH。除了图4所示的电路之外，第m页缓冲器PBm还包括各种电路，但图4中仅示出本公开的实施方式所需的一些电路。 [0062] 图4的步骤S41至S43可指示包括第一评估操作的第一验证操作，并且步骤S45至S47可指示包括第二评估操作的第二验证操作。 [0063] 首先，描述第PLi编程循环PLi中的第m页缓冲器PBm的操作。 [0064] 在步骤S41中，预充电电路PRE可响应于位线预充电信号PRE SIG将电源电压VCC传送至第m位线BLm，以将第m位线BLm预充电至正电压。 [0065] 在步骤S42中，验证电压可被施加到所选字线，并且可执行第一评估操作。此时，在连接到所选存储器单元当中的阈值电压高于验证电压的存储器单元的位线的情况下，可维持预充电电压。相比之下，在连接到所选存储器单元当中的阈值电压低于验证电压的存储器单元的位线的情况下，电压可减小。在实施方式中，第m页缓冲器PBm可基于评估时间信息tEV INFO来设定第一评估时间tEV1。第m页缓冲器PBm可在第一评估时间tEV1期间执行第一评估操作。 [0066] 在步骤S43中，位线传输电路BL TRAN可响应于页感测信号PBSENSE而将第m位线BLm和感测节点SO连接。例如，位线传输电路BL TRAN可被启用，因此第m位线BLm的电压或电流可通过感测节点SO传输至锁存器LATCH。存储在锁存器LATCH中的感测的电压可被传送至图1的感测电路126并用于确定验证操作的通过或失败。 [0067] 在步骤S44中，放电电路DIS可响应于放电信号DIS SIG而对感测节点SO进行放电，并且可将感测节点SO初始化。 [0068] 步骤S45可以是第二验证操作的预充电操作，并且可与步骤S41相同地执行。 [0069] 在步骤S46中，第m页缓冲器PBm可基于评估时间信息tEV INFO来设定第二评估时间tEV2。验证电压可被施加到所选字线，并且第m页缓冲器PBm可在第二评估时间tEV2期间执行第二评估操作。 [0070] 步骤S47可以是第二验证操作的感测操作，并且可与步骤S43相同地执行。 [0071] 接下来，描述第(PLi+1)编程循环PLi+1中的第m页缓冲器PBm的操作。此时，步骤S41以及S43至S47可与第PLi编程循环PLi中的操作相同地执行，因此省略重复描述。 [0072] 在第(PLi+1)编程循环PLi+1的步骤S42中，第m页缓冲器PBm可基于评估时间信息tEV INFO设定增加的第一评估时间tEV1’。第m页缓冲器PBm可在增加的第一评估时间tEV1’期间执行第一评估操作。即，增加的第一评估时间tEV1’和第二评估时间tEV2之间的差可小于第一评估时间tEV1和第二评估时间tEV2之间的差。 [0073] 图5是示出根据本公开的实施方式的根据编程循环的评估时间的示例的图。 [0074] 在图5中，描述在多个编程状态当中的第i编程状态的验证操作PVi期间评估时间的示例。然而，第i编程状态以外的其它编程状态也可同样适用。 [0075] 在实施方式中，可从第i编程循环PLi至第(i+n)编程循环PLi+n执行第i编程状态的验证操作PVi。此时，第i编程循环PLi至第(i+n)编程循环PLi+n中的每一个的第一评估时间可不同。例如，在第一评估时间tEVi至tEVi+n当中，包括在第i编程循环PLi中的第一评估操作的第一评估时间tEVi可最短，包括在第(i+n)编程循环PLi+n中的第一评估操作的第一评估时间tEVi+n可最长。即，第一评估时间可从第i编程循环PLi到第(i+n)编程循环PLi+n增加。 [0076] 另外，在第i编程循环PLi至第(i+n)编程循环PLi+n中，第二评估时间tEV2可相同。第二评估时间tEV2可比第一评估时间tEVi至tEVi+n长。 [0077] 因此，第一评估时间和第二评估时间之间的差可根据各个编程状态的编程循环的进行而减小。 [0078] 图6是示出根据本公开的实施方式的根据第一评估时间和第二评估时间的阈值电压的差异的图。 [0079] 参照图6，水平轴可指示存储器单元的阈值电压，垂直轴可指示存储器单元的数量。 [0080] 第i编程状态的第一验证操作PVi_1和第二验证操作PVi_2之间的电压电平偏置差Bias Level Gap可对应于第一验证操作PVi_1的第一评估时间tEVi至tEVi+n与第二验证操作PVi_2的第二评估时间tEV2之间的差。 [0081] 在第i编程循环PLi至第(i+n)编程循环PLi+n进行的同时，第i编程状态的第一验证操作PVi_1和第i编程状态的第二验证操作PVi_2之间的电压电平偏置差Bias Level Gap可减小。在编程循环开始时，快单元的比率较高，但电压电平偏置差Bias Level Gap相对大，因此，在实施方式中，阈值电压分布可改进。另外，在实施方式中，在编程循环的后半段，慢单元的比率较高，但电压电平偏置差Bias Level Gap相对小，因此，阈值电压分布可改进。 [0082] 图7是示出根据本公开的实施方式的存储器装置的操作方法的图。 [0083] 图7所示的方法可由例如图1所示的存储器装置100执行。 [0084] 在步骤S701中，在当前编程循环中，存储器装置100可将编程电压施加到多个存储器单元。 [0085] 在步骤S703中，在当前编程循环中，存储器装置100可基于第一评估时间执行验证多个存储器单元的第一编程状态的第一验证操作。 [0086] 在步骤S705中，在当前编程循环中，存储器装置100可基于第二评估时间执行验证第一编程状态的第二验证操作。 [0087] 在步骤S707中，在当前编程循环中，存储器装置100可基于第一验证操作和第二验证操作来确定第一编程状态的验证操作是否通过。当根据步骤S707的确定结果，验证操作通过时，步骤可结束。另选地，当根据步骤S707的确定结果，验证操作未通过时，可执行步骤S709。 [0088] 在步骤S709中，存储器装置100可增加编程电压和第一评估时间。 [0089] 此后，存储器装置100可在下一编程循环中基于增加的编程电压和增加的第一评估时间执行步骤S701至S707。 [0090] 相关申请的交叉引用 |
||||||
QQ群二维码
意见反馈
意见反馈