首页 / 专利分类库 / 信息存储 / 存储器的读电路

存储器的读电路

申请号 CN202211463550.8 申请日 2022-11-21 公开(公告)号 CN118057530A 公开(公告)日 2024-05-21
申请人 浙江驰拓科技有限公司; 发明人 郝午阳; 熊保玉; 余赣湘;
摘要 本 发明 提供一种 存储器 的读 电路 ,包括:灵敏 放大器 、与灵敏放大器连接的读阵列和参考电路,读阵列包括位于一列上的多个存储单元;参考电路包括参考 电阻 和参考阵列,参考阵列用于匹配读阵列在读操作时由未开启的存储单元产生的漏 电流 。
权利要求

1.一种存储器的读电路,其特征在于,包括:
读阵列,包括位于一列上的多个存储单元;
钳位控制MOS管,其栅端输入钳位电压,用于在所述读阵列上产生数据端电流
参考电路,包括参考电阻和参考阵列,所述参考阵列用于匹配所述读阵列在读操作时由未开启的存储单元产生的漏电流
参考控制MOS管,其栅端输入参考电压,用于在所述参考电路上产生参考端电流;
灵敏放大器,所述灵敏放大器的一端通过所述钳位控制MOS管连接于所述读阵列,所述灵敏放大器的另一端通过所述参考控制MOS管连接于所述参考电路,所述灵敏放大器用于通过比较所述数据端电流和所述参考端电流,输出读取结果。
2.根据权利要求1所述的存储器的读电路,其特征在于,每个所述存储单元包括磁性隧道结和与所述磁性隧道结连接的开关管。
3.根据权利要求1所述的存储器的读电路,其特征在于,所述参考阵列包括位于一列上的多个存储单元,所述参考阵列的存储单元结构与所述读阵列的存储单元结构相同,所述参考阵列包含的存储单元个数比所述读阵列包含的存储单元个数少一个,所述参考阵列的位线与所述参考控制MOS管连接,所述参考阵列的源线与地线连接。
4.根据权利要求3所述的存储器的读电路,其特征在于,
所述参考电阻包括参考单元和第一电阻,所述参考单元由一个存储单元来实现,所述参考单元的结构与所述读阵列的存储单元结构相同,所述参考单元内的磁性隧道结状态为平行态,所述参考单元内的开关管状态由一条参考字线控制,所述参考单元与所述参考阵列共用位线和源线;
所述第一电阻连接于所述参考阵列的源线与地线之间,与所述参考单元一起构成读操作的参考电阻。
5.根据权利要求4所述的存储器的读电路,其特征在于,所述第一电阻的阻值为R,且满足Rp6.根据权利要求4所述的存储器的读电路,其特征在于,所述参考阵列和所述参考单元由所述存储阵列的一列冗余列来实现,所述冗余列包含的存储单元的个数与所述读阵列相同,且存储单元的结构相同,所述冗余列的任意一个存储单元作为所述参考单元,所述冗余列除所述参考单元以外的其他存储单元构成所述参考阵列。
7.根据权利要求4所述的存储器的读电路,其特征在于,还包括:
第一支路开关,连接于所述钳位控制MOS管和所述读阵列的位线之间;
第二支路开关,连接于所述读阵列的源线和地线之间;
第三支路开关,连接于所述参考阵列的位线和所述参考控制MOS管之间。
8.根据权利要求3所述的存储器的读电路,其特征在于,所述参考电阻包括第二电阻,所述第二电阻连接于所述参考控制MOS管和地线之间,构成读操作的参考电阻。
9.根据权利要求8所述的存储器的读电路,其特征在于,所述第二电阻的阻值介于Rp和Rap之间,Rp表示磁性隧道结平行态的电阻,Rap表示磁性隧道结反平行态的电阻。
10.根据权利要求8所述的存储器的读电路,其特征在于,还包括:
第四支路开关,连接于所述钳位控制MOS管和所述读阵列的位线之间;
第五支路开关,连接于所述读阵列的源线和地线之间;
第六支路开关,连接于所述参考阵列的位线和所述参考控制MOS管之间;
第七支路开关,连接于所述第二电阻和所述参考控制MOS管之间。

说明书全文

存储器的读电路

技术领域

[0001] 本发明涉及集成电路设计技术领域,尤其涉及一种存储器的读电路。

背景技术

[0002] 读取MRAM存储的信息是通过检测存储单元的电阻实现的。存储单元的电阻有两种状态,高电阻状态Rap(“AP”态)或者低电阻状态Rp(“P”态)。进行读操作时,通过施加钳位电压(Vclamp),存储单元的电阻会产生读电流脉冲Idata,参考电阻Rref施加参考电压(Vref)
会产生参考电流Iref,灵敏放大器通过对比读电流Idata和参考电流Iref,就可以识存储单
元处于高阻态或是低阻态,即可读出“1”或者“0”。
[0003] 在实现本发明的过程中,发明人发现现有技术中至少存在如下技术问题:
[0004] 位于同一列上的存储单元,由于读操作时只打开其中一个,其他存储单元处于关闭状态。但是由于亚阈值漏电现象的存在,处于关闭状态的存储单元仍然有少量漏电流
Ileak通过,而且温度越高,漏电流越大。如图1所示,高温下ap态的数据端电流Iap_high会
由于漏电的影响而大于低温下ap态的数据端电流Iap_low。但参考端电流Iref基本不会随
温度的变化而改变。这将导致高温下的读窗口减小,甚至读窗口消失,影响读良率。

发明内容

[0005] 为解决上述问题,本发明提供了一种存储器的读电路,能够减小漏电流对读窗口产生的影响。
[0006] 本发明提供一种存储器的读电路,包括:
[0007] 读阵列,包括位于一列上的多个存储单元;
[0008] 钳位控制MOS管,其栅端输入钳位电压,用于在所述读阵列上产生数据端电流;
[0009] 参考电路,包括参考电阻和参考阵列,所述参考阵列用于匹配所述读阵列在读操作时由未开启的存储单元产生的漏电流;
[0010] 参考控制MOS管,其栅端输入参考电压,用于在所述参考电路上产生参考端电流;
[0011] 灵敏放大器,所述灵敏放大器的一端通过所述钳位控制MOS管连接于所述读阵列,所述灵敏放大器的另一端通过所述参考控制MOS管连接于所述参考电路,所述灵敏放大器
用于通过比较所述数据端电流和所述参考端电流,输出读取结果。
[0012] 可选地,每个所述存储单元包括磁性隧道结和与所述磁性隧道结连接的开关管。
[0013] 可选地,所述参考阵列包括位于一列上的多个存储单元,所述参考阵列的存储单元结构与所述读阵列的存储单元结构相同,所述参考阵列包含的存储单元个数比所述读阵
列包含的存储单元个数少一个,所述参考阵列的位线与所述参考控制MOS管连接,所述参考
阵列的源线与地线连接。
[0014] 可选地,所述参考电阻包括参考单元和第一电阻,所述参考单元由一个存储单元来实现,所述参考单元的结构与所述读阵列的存储单元结构相同,所述参考单元内的磁性
隧道结状态为平行态,所述参考单元内的开关管状态由一条参考字线控制,所述参考单元
与所述参考阵列共用位线和源线;
[0015] 所述第一电阻连接于所述参考阵列的源线与地线之间,与所述参考单元一起构成读操作的参考电阻。
[0016] 可选地,所述第一电阻的阻值为R,且满足Rp
[0017] 可选地,所述参考阵列和所述参考单元由所述存储阵列的一列冗余列来实现,所述冗余列包含的存储单元的个数与所述读阵列相同,且存储单元的结构相同,所述冗余列
的任意一个存储单元作为所述参考单元,所述冗余列除所述参考单元以外的其他存储单元
构成所述参考阵列。
[0018] 可选地,还包括:
[0019] 第一支路开关,连接于所述钳位控制MOS管和所述读阵列的位线之间;
[0020] 第二支路开关,连接于所述读阵列的源线和地线之间;
[0021] 第三支路开关,连接于所述参考阵列的位线和所述参考控制MOS管之间。
[0022] 可选地,所述参考电阻包括第二电阻,所述第二电阻连接于所述参考控制MOS管和地线之间,构成读操作的参考电阻。
[0023] 可选地,所述第二电阻的阻值介于Rp和Rap之间,Rp表示磁性隧道结平行态的电阻,Rap表示磁性隧道结反平行态的电阻。
[0024] 可选地,还包括:
[0025] 第四支路开关,连接于所述钳位控制MOS管和所述读阵列的位线之间;
[0026] 第五支路开关,连接于所述读阵列的源线和地线之间;
[0027] 第六支路开关,连接于所述参考阵列的位线和所述参考控制MOS管之间;
[0028] 第七支路开关,连接于所述第二电阻和所述参考控制MOS管之间。
[0029] 本发明提供的存储器的读电路,在参考电路中增加参考阵列,参考阵列可以匹配读阵列中未开启的存储单元产生的漏电,减小漏电对读窗口产生的影响。
附图说明
[0030] 图1为现有技术中高温下漏电流造成读窗口减小的示意图;
[0031] 图2为本发明一实施例提供的存储器的读电路的结构示意图;
[0032] 图3应用图2存储器的读电路实现漏电流匹配的原理示意图;
[0033] 图4为本发明另一实施例提供的存储器的读电路的结构示意图;
[0034] 图5为应用图4存储器的读电路实现漏电流匹配的原理示意图;
[0035] 图6为应用本发明减小漏电流对读窗口影响的效果示意图。

具体实施方式

[0036] 为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅
仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术
人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0037] 需要说明的是,本申请说明书权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用
的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的
过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清
楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0038] 在本申请中,术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。
[0039] 并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领
域普通技术人员而言,可以根据具体情况理解这些术语在本申请中的具体含义。
[0040] 此外,术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如,可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。
对于本领域普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
[0041] 下面结合附图,对本发明的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
[0042] 本发明实施例提供一种存储器的读电路,该读电路包括:读阵列、钳位控制MOS管、参考电路、参考控制MOS管和灵敏放大器,其中,
[0043] 读阵列包括位于一列上的多个存储单元;
[0044] 钳位控制MOS管的栅端输入钳位电压,用于在读阵列上产生数据端电流;
[0045] 参考电路包括参考电阻和参考阵列,参考阵列用于匹配读阵列在读操作时由未开启的存储单元产生的漏电流;
[0046] 参考控制MOS管的栅端输入参考电压,用于在参考电路上产生参考端电流;
[0047] 灵敏放大器的一端通过钳位控制MOS管连接于读阵列,灵敏放大器的另一端通过参考控制MOS管连接于参考电路,灵敏放大器用于通过比较数据端电流和参考端电流,输出
读取结果。
[0048] 作为一种实施方式,图2示出了存储器的读电路的一种电路结构示意图,如图2所示,该存储器的读电路包括:读阵列101、钳位控制MOS管M1、参考电路、参考控制MOS管M2和灵敏放大器SA,其中,
[0049] 读阵列101可以为存储阵列的任意一列,包括位于一列上的2n(n为正整数)个存储单元,每个存储单元包括磁性隧道结和与磁性隧道结连接的开关管。每个存储单元的开关
n
管的开关状态由对应的WL<2‑1:0>信号控制。
[0050] 钳位控制MOS管M1的栅端输入钳位电压Vclamp,用于在读阵列上产生数据端电流。
[0051] 参考电路包括参考电阻和参考阵列102,参考阵列102用于匹配读阵列在读操作时由未开启的存储单元产生的漏电流。
[0052] 参考控制MOS管M2的栅端输入参考电压Vref,用于在参考电路上产生参考端电流;
[0053] 灵敏放大器SA的一端通过钳位控制MOS管M1连接于读阵列101,灵敏放大器SA的另一端通过参考控制MOS管M2连接于参考电路,灵敏放大器用于通过比较数据端电流和参考
端电流,输出读取结果。
[0054] 具体地,本实施例中,参考阵列102包括位于一列上的多个存储单元,参考阵列102的存储单元结构与读阵列101的存储单元结构相同,参考阵列102包含的存储单元个数比读
阵列101包含的存储单元个数少一个,参考阵列102的位线与参考控制MOS管M2连接,参考阵
列的源线与地线连接。至于参考阵列102的各存储单元内的磁性隧道结状态不做特殊限定,
可以为平行态或反平行态。
[0055] 本实施例中,参考电阻包括参考单元103和第一电阻RINT,参考单元103由一个存储单元来实现,参考单元103的结构与读阵列101的存储单元结构相同,参考单元103内的磁
性隧道结状态为平行态,参考单元103内的开关管状态由一条参考字线WL_REF控制,参考单
元103与参考阵列102共用位线和源线;第一电阻RINT连接于参考阵列的源线与地线之间,
与参考单元103一起构成读操作的参考电阻。第一电阻RINT的阻值为R,且满足RpRap,Rp表示磁性隧道结平行态的电阻,Rap表示磁性隧道结反平行态的电阻。
[0056] 如图2所示,参考阵列102和参考单元103可以由存储阵列的一列冗余列来实现,该冗余列包含的存储单元的个数与读阵列相同,且存储单元的结构相同,冗余列的任意一个
存储单元作为参考单元103,冗余列除参考单元以外的其他存储单元构成参考阵列102。
[0057] 另外,本实施例的读电路,还包括:
[0058] 第一支路开关K1,连接于钳位控制MOS管M1和读阵列101的位线之间;
[0059] 第二支路开关K2,连接于读阵列101的源线和地线之间;
[0060] 第三支路开关K3,连接于参考阵列102的位线和参考控制MOS管M2之间。通过支路开关,可以选择不同的读阵列,连接到哪一列,就读取哪一列的数据。
[0061] 对于本实施例提供的存储器的读电路,不用改变阵列结构,直接用存储阵列的一列冗余列来实现参考单元和参考阵列,只需额外串联一个电阻即可,实现简单,应用性强。
[0062] 为了说明本发明实施例的技术效果,参考图3,读阵列由1024个存储单元构成,每个存储单元的开关管的开关状态由对应的WL<1023:0>信号控制。参考阵列的控制信号全部
关闭,WL_REF控制参考单元的开关,参考单元内MTJ状态为Rp态。
[0063] 读操作时,打开Vref、Vclamp以及支路开关K1、K2、K3,通过控制WL<1023>打开需要读取的存储单元,同时打开WL_REF,读阵列中未开启的存储单元的漏电和参考阵列的漏电可相互匹配,避免了由于漏电导致数据端和参考端的电流产生的差异,解决了读窗口减小
的问题。
[0064] 另一方面,作为一种实施方式,图4示出了存储器的读电路的一种电路结构示意图,相比于图2的结构,区别在于:参考电阻的实现方式不同。本实施例中,参考电阻包括第二电阻Rref,第二电阻Rref连接于参考控制MOS管和地线之间,构成读操作的参考电阻。第
二电阻Rref的阻值介于Rp和Rap之间,Rp表示磁性隧道结平行态的电阻,Rap表示磁性隧道
结反平行态的电阻。
[0065] 另外,本实施例的读电路,还包括:
[0066] 第四支路开关K4,连接于钳位控制MOS管和读阵列的位线之间;
[0067] 第五支路开关K5,连接于读阵列的源线和地线之间;
[0068] 第六支路开关K6,连接于参考阵列的位线和参考控制MOS管之间;
[0069] 第七支路开关K7,连接于第二电阻和参考控制MOS管之间。
[0070] 对于本实施例提供的存储器的读电路,无需设计参考电阻,参考阵列只需比读阵列少一个存储单元即可,实现简单,应用性强。
[0071] 为了说明本发明实施例的技术效果,参考图5,读阵列由1024个存储单元构成,每个存储单元的开关管的开关状态由对应的WL<1023:0>信号控制。参考阵列的控制信号全部
关闭。
[0072] 读操作时,打开Vref、Vclamp以及支路开关K4、K5、K6、K7,通过控制WL<1023>打开需要读取的存储单元,读阵列中未开启的存储单元的漏电和参考阵列的漏电可相互匹配,避免了由于漏电导致数据端和参考端的电流产生的差异,解决了读窗口减小的问题。如图6
所示,应用本发明实施例的读电路后,读窗口在高温下不会减小。
[0073] 以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应
涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
QQ群二维码
意见反馈