存储器装置和操作该存储器装置的方法 |
|||||||
| 申请号 | CN202310615857.3 | 申请日 | 2023-05-29 | 公开(公告)号 | CN118053477A | 公开(公告)日 | 2024-05-17 |
| 申请人 | 爱思开海力士有限公司; | 发明人 | 郑载烨; 郭东勋; 文映朝; 辛弦燮; | ||||
| 摘要 | 本文提供了一种用于执行模糊‑精细编程操作的 存储器 装置和操作该存储器装置的方法。该存储器装置包括：存储 块 ，其包括多个存储器单元；外围 电路 ，其被配置为对所述多个存储器单元当中的所选存储器单元执行编程操作；以及控制逻辑，其被配置为控制由外围电路执行的编程操作。控制逻辑被配置为控制外围电路对所述多个存储器单元当中的联接到第一字线的第一存储器单元执行模糊编程操作，对存储器单元当中的联接到与第一字线相邻的第二字线的第二存储器单元执行模糊编程操作，并且通过减小要施加到第二字线的验证通过 电压 来对第一存储器单元执行精细编程操作。 | ||||||
| 权利要求 | 1.一种存储器装置，该存储器装置包括： |
||||||
| 说明书全文 | 存储器装置和操作该存储器装置的方法技术领域[0001] 本公开的各种实施方式总体上涉及一种用于执行模糊‑精细编程操作的存储器装置和操作该存储器装置的方法。 背景技术[0002] 存储器装置可具有串水平布置在半导体基板上的二维(2D)结构。另选地，存储器装置可具有串垂直层叠在半导体基板上的三维(3D)结构。可通过模糊编程操作对串的存储器单元进行一次编程，此后可通过精细编程操作对存储器单元进行二次编程。为了使存储器单元的阈值电压分布形成为窄形状，可使用模糊‑精细编程方法对存储器单元进行编程。在这种情况下，在对所选存储器单元执行精细编程操作时，可能对与所选存储器单元相邻的存储器单元的阈值电压施加编程扰动。 发明内容 [0003] 本公开的实施方式可提供一种存储器装置。该存储器装置可包括：存储块，其包括多个存储器单元；外围电路，其被配置为对多个存储器单元当中的所选存储器单元执行编程操作；以及控制逻辑，其被配置为控制由外围电路执行的编程操作。控制逻辑可被配置为控制外围电路对多个存储器单元当中的联接到第一字线的第一存储器单元执行模糊编程操作，对多个存储器单元当中的联接到与第一字线相邻的第二字线的第二存储器单元执行模糊编程操作，并且通过减小要施加到第二字线的验证通过电压来对第一存储器单元执行精细编程操作。 [0004] 本公开的实施方式可提供一种操作存储器装置的方法。该方法可包括以下步骤：使用第一验证通过电压对联接到第一字线的第一存储器单元执行模糊编程操作；使用第一验证通过电压对联接到与第一字线相邻的第二字线的第二存储器单元执行模糊编程操作； 以及使用第一验证通过电压和低于第一验证通过电压的第二验证通过电压对第一存储器单元执行精细编程操作。 附图说明 [0005] 图1是示出根据本公开的实施方式的半导体存储器装置的图。 [0006] 图2是示出根据本公开的实施方式的编程操作的图。 [0007] 图3是示出对相应物理页执行第一编程操作和第二编程操作的顺序的图。 [0008] 图4、图5A和图5B是示出在第二编程操作期间编程扰动对相邻存储器单元的影响的图。 [0009] 图6是示出根据本公开的实施方式的存储器装置的操作方法的流程图。 [0010] 图7是示出图6的步骤S150的实施方式的流程图。 [0011] 图8是示出图7的方法的图。 [0012] 图9A、图9B和图9C是示出根据本公开的实施方式的存储器装置的操作方法和该方法的效果的曲线图。 [0013] 图10A和图10B是示出根据本公开的实施方式的存储器装置的操作方法中的问题的图。 [0014] 图11是示出图6的步骤S150的实施方式的流程图。 [0015] 图12是示出图11的步骤S210的实施方式的流程图。 [0016] 图13是示出图6的步骤S150的实施方式的流程图。 [0017] 图14是示出图13的实施方式的图。 [0018] 图15是示出图6的步骤S110的实施方式的流程图。 [0019] 图16A和图16B是示出图15的实施方式的图。 具体实施方式[0020] 本说明书或申请中介绍的本公开的实施方式中的具体结构或功能描述作为示例提供以描述根据本公开的概念的实施方式。根据本公开的概念的实施方式可按各种形式实践，不应被解释为限于本说明书或申请中描述的实施方式。 [0021] 本公开的各种实施方式涉及一种能够在模糊‑精细编程操作期间减少编程扰动的同时减少编程所需的时间的存储器装置和操作该存储器装置的方法。 [0022] 图1是示出根据本公开的实施方式的半导体存储器装置的图。 [0023] 参照图1，半导体存储器装置100可包括存储器单元阵列110、地址解码器120、读写电路130、控制逻辑140和电压发生器150。控制逻辑140可被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑140可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。 [0024] 存储器单元阵列110可包括多个存储块BLKa至BLKz。存储块BLKa至BLKz通过字线WLs联接到地址解码器120。存储块BLKa至BLKz通过位线BL1至BLm联接到读写电路130。存储块BLKa至BLKz中的每一个可包括多个存储器单元。在实施方式中，多个存储器单元可被实现为非易失性存储器单元。 [0025] 在图1中，示出包括在存储器单元阵列中的多个存储块BLKa至BLKz当中的存储块BLKa的结构。参照图1，彼此平行布置的多条字线WL1至WLn可联接在漏极选择线DSL和源极选择线SSL之间。更具体地，存储块BLKa可包括联接在位线BL1至BLm与公共源极线CSL之间的多个串ST。位线BL1至BLm可分别联接到对应串ST，公共源极线CSL可共同联接到串ST。由于串ST可等同地配置，所以作为示例将详细描述联接到第一位线BL1的串ST。 [0026] 串ST可包括彼此串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MCn以及漏极选择晶体管DST。至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST可被包括在一个串ST中。 [0027] 源极选择晶体管SST的源极可联接到公共源极线CSL，漏极选择晶体管DST的漏极可联接到第一位线BL1。存储器单元MC1至MCn可串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，包括在不同串ST中的漏极选择晶体管DST的栅极可联接到漏极选择线DSL，并且存储器单元MC1至MCn的栅极可分别联接到多条字线WL1至WLn。包括在不同串ST中的存储器单元当中的联接到同一字线的一组存储器单元可被称为“物理页(PG)”。因此，存储块BLKa可包括数量与字线WL1至WLn的数量相同的物理页(PG)。 [0028] 一个存储器单元可存储一比特数据。该存储器单元通常被指定为“单级单元(SLC)”。在这种情况下，一个物理页(PG)可存储一个逻辑页(LPG)的数据。一个逻辑页(LPG)的数据可包括与一个物理页(PG)中所包括的单元的数量相同数量的数据比特。 [0029] 此外，一个存储器单元可存储两比特或更多比特的数据。在这种情况下，一个物理页(PG)可存储两个或更多个逻辑页(LPG)的数据。 [0030] 尽管在图1中示出了2D存储块的结构，但本公开不限于此。即，图1的存储块BLKa至BLKz中的每一个也可被实现为三维(3D)存储块。 [0031] 地址解码器120、读写电路130和电压发生器150作为用于驱动存储器单元阵列110的外围电路操作。外围电路可在控制逻辑140的控制下对存储器单元阵列110执行读操作、编程操作和擦除操作。地址解码器120通过字线WLs联接到存储器单元阵列110。地址解码器120可在控制逻辑140的控制下操作。详细地，控制逻辑140可向地址解码器120传送地址解码控制信号CTRLAD，并且地址解码器120可响应于地址解码控制信号CTRLAD执行解码操作。 [0032] 此外，在包括在模糊编程操作中的验证操作期间，地址解码器120可将电压发生器150所生成的验证电压Vvf施加到联接到所选存储块的所选字线，并且将第一验证通过电压Vpass1施加到剩余字线(即，未选字线)。此外，在包括在精细编程操作中的验证操作期间，地址解码器120可将电压发生器150所生成的验证电压Vvf施加到联接到所选存储块的所选字线，将第二验证通过电压Vpass2施加到与所选字线相邻设置的未选字线，并且将第一验证通过电压Vpass1施加到剩余的未选字线。这里，第二验证通过电压Vpass2可以是低于第一验证通过电压Vpass1的电压。 [0033] 读写电路130包括多个页缓冲器PB1至PBm。读写电路130可在对存储器单元阵列110的读操作期间作为“读电路”操作，并且在对存储器单元阵列110的写操作期间作为“写电路”操作。多个页缓冲器PB1至PBm可通过位线BL1至BLm联接到存储器单元阵列110。读写电路130可响应于从控制逻辑140输出的页缓冲器控制信号CTRLPB对所接收的数据DATA执行编程操作。 [0034] 控制逻辑140联接到地址解码器120、读写电路130和电压发生器150。控制逻辑140可从外部装置接收命令CMD。控制逻辑140可控制地址解码器120、读写电路130和电压发生器150执行与所接收的命令CMD对应的操作。即，控制逻辑140可使用电压生成控制信号CTRLVG来控制电压发生器150的操作。另外，控制逻辑140可使用地址解码控制信号CTRLAD来控制地址解码器120的操作。此外，控制逻辑140可使用页缓冲器控制信号CTRLPB来控制读写电路130中的页缓冲器PB1至PBm的操作。 [0035] 电压发生器150可响应于从控制逻辑140输出的电压生成控制信号CTRLVG而生成各种操作电压。例如，电压发生器150可生成用于包括在编程操作中的验证操作的验证电压Vvf、第一验证通过电压Vpass1和第二验证通过电压Vpass2。此外，电压发生器150还可生成编程电压Vpgm和编程通过电压。 [0036] 在对所选存储器单元的模糊编程操作期间，电压发生器150可将验证电压Vvf和第一验证通过电压Vpass1传送至地址解码器120。另外，在对所选存储器单元的精细编程操作期间，电压发生器150可将验证电压Vvf、第一验证通过电压Vpass1和第二验证通过电压Vpass2传送至地址解码器120。 [0037] 编程操作可基于页来执行。共同联接到一条字线的存储器单元可形成物理页。在实施方式中，物理页可包括一个或更多个逻辑页。因此，指示存储在物理页中的数据的页数据可包括一个或更多个逻辑页的数据。例如，当各个存储器单元在SLC模式下编程时，物理页可包括一个逻辑页，并且页数据可包括一个逻辑页的数据。另选地，当存储器单元在MLC模式下编程时，物理页可包括两个逻辑页，并且页数据可包括两个逻辑页的数据。这里，两个逻辑页的数据可以是最低有效比特(LSB)页数据和最高有效比特(MSB)页数据。另选地，当存储器单元在TLC模式下编程时，物理页可包括三个逻辑页，并且页数据可包括三个逻辑页的数据。这里，三个逻辑页的数据可以是最低有效比特(LSB)页数据、中央有效比特(CSB)页数据和最高有效比特(MSB)页数据。 [0038] 以下，为了描述方便，将在各个存储器单元在TLC模式下编程的假设下进行描述。然而，这仅是为了描述方便而提供，本公开的实施方式不限于此。 [0039] 在执行编程操作之前，存储器单元可具有与擦除状态对应的阈值电压。当执行编程操作时，根据存储在各个存储器单元中的数据，包括在所选页中的存储器单元可具有与擦除状态和第一至第七编程状态中的任一个对应的阈值电压。详细地，根据要存储在各个存储器单元中的数据，对应存储器单元可具有擦除状态和第一至第七编程状态中的任一个作为目标编程状态。可对各个存储器单元执行编程操作，以使得对应存储器单元具有目标编程状态下的阈值电压。 [0040] 在实施方式中，可使用所谓“一次性编程方案”对存储器单元执行编程操作。一次性编程方案可包括多个编程循环。一个编程循环可包括将编程电压施加到所选字线的编程电压施加步骤和感测各个存储器单元的阈值电压是否已达到与目标编程状态对应的阈值电压的验证步骤。每当针对当前编程操作执行另一编程循环时，施加到字线的编程电压的大小可从先前编程循环中的编程电压增加阶跃电压。这里，阶跃电压可以是预设电压值。这被称为增量阶跃脉冲编程(ISPP)方案。当即使执行了数量与预设最大循环数量对应的编程循环，联接到所选字线的所有存储器单元也没有达到目标编程状态时，可确定编程操作失败。 [0041] 在其它实施方式中，编程操作可包括第一编程操作和第二编程操作。第一编程操作可以是允许存储器单元具有与擦除状态和中间状态中的任一个对应的阈值电压的操作。第二编程操作可以是允许属于擦除状态或中间状态的存储器单元具有与擦除状态和第一至第七编程状态中的任一个对应的阈值电压的编程操作。由于该编程方案被配置为使得当执行第一编程操作时，由存储器单元形成的阈值电压分布的数量为2，当执行第二编程操作时，由存储器单元形成的阈值电压分布的数量为8，所以其也可被称为“2‑8编程方案”。 [0042] 在本说明书中，第一编程操作可被称为“模糊编程操作”。通过模糊编程操作，存储器单元的阈值电压属于擦除状态和中间状态中的任一个。更具体地，通过模糊编程操作，存储器单元被编程为使得要被编程为较高状态的存储器单元的阈值电压属于中间状态。另一方面，在模糊编程操作期间，要被编程为较低状态的存储器单元的阈值电压可维持在擦除状态。 [0043] 此外，在本说明书中，第二编程操作可被称为“精细编程操作”。通过精细编程操作，存储器单元的阈值电压可属于擦除状态和第一至第七编程状态中的任一个。更具体地，通过精细编程操作，存储器单元被编程为使得中间状态的存储器单元的阈值电压属于较高状态。此外，通过精细编程操作，存储器单元被编程为使得擦除状态的存储器单元的阈值电压属于较低状态。 [0044] 在本说明书中，与属于较低状态的多个编程状态的阈值电压相比，属于较高状态的多个编程状态可具有更高的阈值电压。较高状态和较低状态可在必要时以各种方式确定。在示例中，编程状态可被确定为使得第四至第七编程状态指示较高状态，擦除状态和第一至第三编程状态指示较低状态。在示例中，编程状态可被确定为使得第五至第七编程状态指示较高状态，擦除状态和第一至第四编程状态指示较低状态。在示例中，编程状态可被确定为使得第三至第七编程状态指示较高状态，擦除状态以及第一编程状态和第二编程状态指示较低状态。 [0045] 图2是示出根据本公开的实施方式的编程操作的图。 [0046] 参照图2，第一编程操作可以是对联接到所选字线的存储器单元进行编程以使得各个存储器单元根据要存储在对应存储器单元中的数据而具有与擦除状态E和中间状态IM中的任一个对应的阈值电压的操作。在实施方式中，与中间状态IM对应的阈值电压的大小可大于与擦除状态E对应的阈值电压的大小。在实施方式中，在第一编程操作中要被编程为中间状态IM的各个存储器单元可以是具有第四编程状态P4至第七编程状态P7中的任一个作为目标编程状态的存储器单元。另一方面，在第一编程操作中要维持在擦除状态E的各个存储器单元的目标编程状态可以是擦除状态E和第一编程状态P1至第三编程状态P3中的任一个。第一读电压R1至第七读电压R7可以是用于将擦除状态E和第一编程状态P1至第七编程状态P7彼此区分的读电压。 [0047] 在实施方式中，第一编程操作1st PGM可以是向存储器单元提供一次或更多次具有st预设大小的固定编程电压的操作。即，第一编程操作1 PGM的最简单形式可以是向字线提st 供一次固定编程电压的操作。在实施方式中，第一编程操作1 PGM还可包括多个编程循环。 st 在这种情况下，即使执行包括在第一编程操作1 PGM中的编程循环，施加到字线的编程电压也可以是具有固定电压电平的固定编程电压(编程电压的电平不增加)。在实施方式中，st 第一编程操作1 PGM可包括不执行验证步骤的编程操作。在实施方式中，可在第一编程操st 作1 PGM期间执行验证步骤。 [0048] 在固定编程电压被施加到字线时，编程使能电压和编程禁止电压中的任一个可被施加到所选存储器单元联接至的相应位线。例如，被施加有编程使能电压的存储器单元的阈值电压可以是在施加固定编程电压的情况下与中间状态IM对应的电压。相反，被施加有编程禁止电压的存储器单元的阈值电压可维持在擦除状态E。 [0049] 第二编程操作2nd PGM可以是对存储器单元进行编程以使得具有与擦除状态E和中间状态IM对应的阈值电压的存储器单元具有与相应目标编程状态对应的阈值电压的操作。 [0050] 当执行第二编程操作2nd PGM时，在第一编程操作1st PGM中维持在擦除状态E的存储器单元可具有与第一编程状态P1至第三编程状态P3中的任一个对应的阈值电压。另选地，在第一编程操作中被编程为中间状态IM的存储器单元可具有与第四编程状态P4至第七编程状态P7中的任一个对应的阈值电压。 [0051] 图3是示出对相应物理页执行第一编程操作和第二编程操作的顺序的图。为了描述方便，仅示出第一字线WL1至第n字线WLn当中的第一字线WL1至第十六字线WL16。 [0052] 参照图3，对联接到第一字线WL1至第十六字线WL16的各个物理页执行第一编程操st nd作1 PGM和第二编程操作2 PGM的顺序由对应圆圈中的数字指示。为了在第二编程操作nd 2 PGM期间使编程扰动对相邻页中的存储器单元的影响最小化，整个编程操作的顺序可被st 确定为使得在对相邻物理页的第一编程操作1 PGM完成之后，对对应物理页执行第二编程nd 操作2 PGM。 [0053] 首先，首先对联接到第一字线WL1的物理页执行第一编程操作1st PGM。此后，其次st对联接到第二字线WL2的物理页执行第一编程操作1 PGM，而非对联接到第一字线WL1的物nd 理页执行第二编程操作。此后，第三，对联接到第一字线WL1的物理页执行第二编程操作2 PGM。 [0054] 此后，第四，对联接到第三字线WL3的物理页执行第一编程操作1st PGM，并且，第nd五，对联接到第二字线WL2的物理页执行第二编程操作2 PGM。当这些操作被概括时，可以nd 看出，在对第i字线WLi(其中i是等于或大于1的自然数)执行第二编程操作2 PGM之前，对st 第(i+1)字线WL(i+1)执行第一编程操作1 PGM。 [0055] 图4、图5A和图5B是示出在第二编程操作期间编程扰动对相邻存储器单元的影响的图。 [0056] 参照图4，附图被示出为描述在对联接到第i字线WLi的物理页执行的第一编程操st nd作1 PGM和第二编程操作2 PGM完成并且对联接到第(i+1)字线WL(i+1)的物理页执行的st 第一编程操作1 PGM完成的状态下，在对联接到第(i+1)字线WL(i+1)的物理页的第二编程nd 操作2 PGM期间对联接到第i字线WLi的存储器单元施加的扰动。 [0057] 为了描述方便，仅示出包括在存储块中的存储器单元当中的联接到第i字线WLi和第(i+1)字线WL(i+1)的存储器单元MC。参照图4，各个存储器单元联接到第一位线BL1至第十位线BL10中的任一条，并且第一位线BL1至第十位线BL10分别联接到第一页缓冲器PB1至第十页缓冲器PB10。 [0058] 如上所述，对联接到第i字线WLi的物理页执行的第一编程操作1st PGM和第二编程nd st操作2 PGM完成，并且对联接到第(i+1)字线WL(i+1)的物理页执行的第一编程操作1 PGM完成。在指示联接到第(i+1)字线WL(i+1)的存储器单元MC的正方形中，写有对对应存储st 器单元执行的第一编程操作1 PGM的结果。 [0059] 例如，在联接到第(i+1)字线WL(i+1)的存储器单元MC当中，联接到第一位线BL1的st存储器单元作为第一编程操作1 PGM的结果被编程为中间状态IM。此外，在联接到第(i+1)st 字线WL(i+1)的存储器单元MC当中，联接到第二位线BL2的存储器单元作为第一编程操作1 PGM的结果维持在擦除状态E。这样，在联接到第(i+1)字线WL(i+1)的存储器单元MC当中，联接到第四位线BL4、第六位线BL6、第七位线BL7和第九位线BL9的存储器单元作为第一编程st 操作1 PGM的结果被编程为中间状态IM。此外，在联接到第(i+1)字线WL(i+1)的存储器单元MC当中，联接到第三位线BL3、第五位线BL5、第八位线BL8和第十位线BL10的存储器单元st 作为第一编程操作1 PGM的结果维持在擦除状态E。 [0060] 如上所述，通过第一编程操作1st PGM被编程为中间状态IM的存储器单元可通过后nd st续的第二编程操作2 PGM被编程为较高状态。此外，通过第一编程操作1 PGM维持在擦除nd 状态E的存储器单元可通过后续的第二编程操作2 PGM被编程为较低状态。在位线方向上nd 与通过第二编程操作2 PGM要被编程为较高状态的存储器单元相邻的存储器单元受扰动的影响更大。这意味着在图4所示的联接到第i字线WLi的存储器单元当中，由阴影正方形指示的存储器单元MCb与其它存储器单元MCa相比受扰动的影响更大。在对联接到第(i+1)字nd 线WL(i+1)的存储器单元执行的第二编程操作2 PGM完成之后，与存储器单元MCa的阈值电压相比，存储器单元MCb的阈值电压可能由于扰动而相对增加。 [0061] 参照图5A，示出了对与擦除状态E的存储器单元相邻的存储器单元MC施加的Z干扰。在本说明书中，术语“Z干扰”可以是在对存储器单元的精细编程期间对在位线方向上与擦除状态的存储器单元相邻的存储器单元施加的编程扰动。在图5A中，在对联接到第(i+1)nd字线WL(i+1)的存储器单元的第二编程操作2 PGM之前，联接到第i字线WLi的存储器单元的阈值电压分布可形成擦除状态E和第一编程状态P1至第七编程状态P7。 [0062] 通过对联接到第(i+1)字线WL(i+1)的存储器单元的第二编程操作2nd PGM，联接到第i字线WLi的存储器单元MCa的阈值电压分布可能改变。即，联接到第i字线WLi的存储器单元MCa的阈值电压分布可能改变为擦除状态E’和第一编程状态P1’至第七编程状态P7’。 [0063] 此外，参照图5B，示出对与中间状态IM的存储器单元相邻的存储器单元MCb施加的ndZ干扰。在图5B中，在对联接到第(i+1)字线WL(i+1)的存储器单元的第二编程操作2 PGM之前，联接到第i字线WLi的存储器单元的阈值电压分布可形成擦除状态E和第一编程状态P1至第七编程状态P7。 [0064] 通过对联接到第(i+1)字线WL(i+1)的存储器单元的第二编程操作2nd PGM，联接到第i字线WLi的存储器单元MCb的阈值电压分布可能改变。即，联接到第i字线WLi的存储器单元MCb的阈值电压分布可能改变为擦除状态E”和第一编程状态P1”至第七编程状态P7”。 [0065] 一起参照图5A和图5B，可以看出，Z干扰对存储器单元MCb的影响大于Z干扰对存储器单元MCa的影响。Z干扰的影响成为使联接到第i字线WLi的所有存储器单元MCa和MCb的阈值电压分布劣化的原因。 [0066] 根据本公开的实施方式，为了减轻选择性扰动的影响，在对联接到第i字线WLi的nd存储器单元的第二编程操作2 PGM期间，施加到第(i+1)字线WL(i+1)的验证通过电压的大nd 小可减小。因此，可消除在对联接到第(i+1)字线WL(i+1)的存储器单元的第二编程操作2 PGM期间对存储器单元MCa和MCb施加的扰动强度之间的差异。 [0067] 图6是示出根据本公开的实施方式的存储器装置的操作方法的流程图。 [0068] 参照图6，根据本公开的实施方式的存储器装置的操作方法可包括：在步骤S110对联接到第一字线的第一存储器单元执行模糊编程操作；在步骤S130对联接到第二字线的第二存储器单元执行模糊编程操作；以及在步骤S150通过减小要施加到第二字线的验证通过电压来对第一存储器单元执行精细编程操作。 [0069] 步骤S110可对应于对联接到第i字线WLi的物理页的第一编程操作1st PGM。这里，第一字线可对应于图4所示的第i字线WLi。如前所述，第一编程操作可对应于“模糊编程操作”。 [0070] 步骤S130可对应于对联接到第(i+1)字线WL(i+1)的物理页的第一编程操作1st PGM。这里，第二字线可对应于图4所示的第(i+1)字线WL(i+1)。即，第二字线可与第一字线相邻设置。 [0071] 因此，联接到第一字线的各个第一存储器单元可在位线方向上与联接到第二字线的第二存储器单元当中的对应存储器单元相邻设置。 [0072] 步骤S150可对应于对联接到第i字线WLi的物理页的第二编程操作2nd PGM。如前所述，第二编程操作可对应于“精细编程操作”。步骤S150的第二编程操作可包括多个编程循环。各个编程循环可包括验证操作。在步骤S150执行的验证操作中，要施加到第二字线(即，第(i+1)字线WL(i+1))的验证通过电压可从施加到其它未选字线的验证通过电压减小。通过此操作，对与第二字线或第(i+1)字线WL(i+1)的擦除状态E的存储器单元相邻设置的第一字线或第i字线WLi的存储器单元MCa施加的扰动和对与第二字线或第(i+1)字线WL(i+1)的中间状态IM的存储器单元相邻设置的第一字线或第i字线WLi的存储器单元MCb施加的扰动之间的差异可减小。因此，在步骤(S150)之后对联接到第(i+1)字线WL(i+1)的存储器单元执行的精细编程操作期间发生的第一存储器单元的阈值电压分布的劣化可最小化。 [0073] 此外，尽管图6中未示出，根据本公开的实施方式的存储器装置的操作方法还可包括：在步骤S150之后对第二存储器单元执行精细编程操作。更具体地，根据本公开的实施方式的存储器装置的操作方法还可包括：在步骤S150之后，基于第三存储器单元的阈值电压对联接到第三字线的第三存储器单元执行模糊编程操作并且对第二存储器单元执行精细编程操作。 [0074] 图7是示出图6的步骤S150的实施方式的流程图。 [0075] 参照图7，图6的步骤S150可包括：在步骤S151将第一验证通过电压施加到除第二字线之外的未选字线；在步骤S153将低于第一验证通过电压的第二验证通过电压施加到第二字线；以及在步骤S155将验证电压施加到第一字线。 [0076] 在步骤S151，第一验证通过电压可被施加到第一字线(当前选择的字线)以外的未选字线当中的除第二字线之外的未选字线。第一验证通过电压可以是用于正常验证操作的验证通过电压。 [0077] 在步骤S153，第二验证通过电压可被施加到未选字线当中的第二字线。第二验证通过电压的值可小于第一验证通过电压的值。 [0078] 在图7中，步骤S153被示出为在步骤S151之后执行。然而，本公开不限于此，根据实施方式，步骤S151可在步骤S153之后执行。在实施方式中，步骤S151和S153可基本上同时执行。 [0079] 此外，在步骤S155，验证电压可被施加到第一字线。可通过执行步骤S155来确定联接到第一字线的至少一些第一存储器单元的阈值电压是否高于验证电压。步骤S155的验证电压可以是图5A和图5B所示的第一验证电压Vvf1至第七验证电压Vvf7中的至少一个。 [0080] 如图7所示，根据本公开的实施方式，在步骤S150对联接到第一字线的第一存储器单元的精细编程操作期间，第一验证通过电压可被施加到除第二字线之外的未选字线，并且电平减小的第二验证通过电压可被施加到与第一字线相邻的第二字线。 [0081] 图8是示出图7的方法的图。以下，将一起参照图7和图8进行描述。 [0082] 参照图8，示出对联接到第十字线WL10的存储器单元执行的精细编程操作。在图8中，对联接到第一字线WL1至第九字线WL9的存储器单元执行的编程操作已完成。此外，尽管在图8中对联接到第十一字线WL11的存储器单元执行的模糊编程操作已完成，但还未执行对联接到第十一字线WL11的存储器单元执行的精细编程操作。 [0083] 在对联接到第十字线WL10的存储器单元执行的精细编程操作(步骤S150)的验证操作期间，在步骤S151，第一验证通过电压Vpass1可被施加到未选字线WL1至WL9和WL11至WL16当中的联接到仅完成模糊编程操作的存储器单元的第十一字线WL11以外的未选字线WL1至WL9和WL12至WL16，并且在步骤S153，第二验证通过电压Vpass2可被施加到第十一字线WL11。此后，验证电压Vvf可被施加到作为所选字线的第十字线WL10。 [0084] 因此，对联接到第十字线WL10的存储器单元当中的与联接到第十一字线WL11的擦除状态E的存储器单元相邻设置的存储器单元MCa施加的扰动与对联接到第十字线WL10的存储器单元当中的与联接到第十一字线WL11的中间状态IM的存储器单元相邻设置的存储器单元MCb施加的扰动之间的差异可减小。因此，由于对联接到第十一字线WL11的存储器单元执行的后续精细编程操作，联接到第十字线WL10的存储器单元的阈值电压分布的劣化可最小化。以下，将参照图9A至图9C进行描述。 [0085] 图9A、图9B和图9C是示出根据本公开的实施方式的存储器装置的操作方法和该方法的效果的曲线图。首先，在图9A中，示出完成模糊编程操作的联接到第十一字线WL11的存储器单元的阈值电压分布。在模糊编程操作期间，使用中间验证电压VvfIM对联接到第十一字线WL11的存储器单元进行编程。此外，在图9A中，第一验证通过电压Vpass1和第二验证通过电压Vpass2被一起描绘。 [0086] 当在对联接到第十字线WL10的存储器单元的验证操作期间要施加到第十一字线WL11的验证通过电压减小时，流过各个串的沟道的电流可能改变。详细地，在第二验证通过电压Vpass2被施加到第十一字线WL11的情况下流过各个串的沟道的电流可小于在第一验证通过电压Vpass1被施加到第十一字线WL11的情况下流过各个串的沟道的电流。这意味着联接到第十字线WL10的存储器单元的阈值电压在验证操作中被确定为相对高。换言之，当在对联接到第十字线WL10的存储器单元的验证操作期间要施加到第十一字线WL11的验证通过电压减小时，可获得与要施加到第十字线WL10的验证电压减小时基本上相同的效果。 [0087] 此外，根据联接到第十一字线WL11的存储器单元的阈值电压的大小，要施加到第十一字线WL11的验证通过电压的减小使对联接到第十字线WL10的存储器单元的阈值电压的确定的影响变化。下面将从沟道电流的角度来描述此过程。当在对联接到第十字线WL10的存储器单元的验证操作期间要施加到第十一字线WL11的验证通过电压减小时，与联接到第十一字线WL11的存储器单元当中的擦除状态E的存储器单元联接的串的沟道电流的减小范围相对窄。另一方面，当在对联接到第十字线WL10的存储器单元的验证操作期间要施加到第十一字线WL11的验证通过电压减小时，与联接到第十一字线WL11的存储器单元当中的中间状态IM的存储器单元联接的串的沟道电流的减小范围相对宽。 [0088] 这意味着联接到第十一字线WL11的存储器单元的阈值电压位于相对右侧部分的识别程度根据与之相邻设置的存储器单元的阈值电压而变化。将参照图9B和图9C进行描述。 [0089] 在图9B中，示出要施加到第十字线WL10的验证通过电压的减小对与擦除状态E的存储器单元相邻设置的存储器单元MCa上执行的验证操作的影响。参照图9A，擦除状态E的存储器单元的阈值电压被设置为相对远离第一验证通过电压Vpass1和第二验证通过电压Vpass2。因此，在实施方式中，即使第二验证通过电压Vpass2而非第一验证通过电压Vpass1被施加到第十字线WL10，联接到第十一字线WL11的存储器单元是擦除状态E的存储器单元的串的沟道电流几乎不改变。即，在实施方式中，即使要施加到第十字线WL10的验证通过电压减小，实际上不存在对与擦除状态E的存储器单元相邻的存储器单元上执行的验证操作的影响。 [0090] 此外，在图9C中，示出要施加到第十字线WL10的验证通过电压的减小对与中间状态IM的存储器单元相邻设置的存储器单元MCa上执行的验证操作的影响。参照图9A，中间状态IM的存储器单元的阈值电压被设置为相对靠近第一验证通过电压Vpass1和第二验证通过电压Vpass2。因此，当第二验证通过电压Vpass2而非第一验证通过电压Vpass1被施加到第十字线WL10时，联接到第十一字线WL11的存储器单元是中间状态IM的存储器单元的串的沟道电流的减小范围相对宽。即，当要施加到第十字线WL10的验证通过电压减小时，对与中间状态IM的存储器单元相邻的存储器单元的验证操作具有与使用减小的验证电压Vvf1’至Vvf7’执行验证操作时相同的效果。因此，当要施加到第十字线WL10的验证通过电压减小时，与中间状态IM的存储器单元相邻的存储器单元的阈值电压分布形成擦除状态E和减小的第一编程状态P1”’至第七编程状态P7”’。 [0091] 因此，通过对联接到第十一字线WL11的存储器单元的后续精细编程操作，可消除归因于联接到第十字线WL10的存储器单元的扰动差异。结果，在实施方式中，联接到第十字线WL10的存储器单元的阈值电压分布的劣化可最小化。 [0092] 图10A和图10B是示出根据本公开的实施方式的存储器装置的操作方法中的问题的图。 [0093] 详细地，图10A中示出在不应用上面参照图6至图9C描述的实施方式(即，如其它未选字线的情况一样第一验证通过电压也被施加到第十一字线WL11)的情况下执行的编程操作。此外，图10B中示出在应用上面参照图6至图9C描述的实施方式(即，电平减小的第二验证通过电压也被施加到第十一字线WL11)的情况下执行的编程操作。 [0094] 参照图10A，用于形成图2所示的擦除状态E和第一编程状态P1至第七编程状态P7的编程操作可包括多个编程循环。在第一编程循环中的编程脉冲施加步骤，第一编程电压Vpgm1可被施加到所选字线。此外，在第一编程循环中的验证步骤，第一验证电压Vvf1可被施加到所选字线。 [0095] 这里，在第一编程循环中的验证步骤可能不使用第二验证电压Vvf2至第七验证电压Vvf7。这样做的原因在于，在编程操作的初始阶段，可能不存在阈值电压高于第二验证电压Vvf2至第七验证电压Vvf7的存储器单元。在第一编程循环中，可仅使用第一验证电压Vvf1来执行验证操作。 [0096] 此后，在第二编程循环中的编程脉冲施加步骤，第二编程电压Vpgm2可被施加到所选字线，并且在验证步骤，第一验证电压Vvf1可被施加到所选字线。 [0097] 此外，作为在第二编程循环中使用第一验证电压Vvf1执行验证操作的结果，可确定第一编程状态P1为部分编程通过。在本说明书中，指示第一编程状态P1为“部分编程通过”的表示可意指要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压的存储器单元的数量大于预设第一值。本文中关于参数使用的词语“预设”(例如，预设第一值)意指在过程或算法中使用参数之前确定参数的值。对于一些实施方式，在过程或算法开始之前确定参数的值。在其它实施方式中，在过程或算法期间但在过程或算法中使用参数之前确定参数的值。 [0098] 根据本公开的实施方式，在初始编程循环中可能不执行针对第二编程状态P2的验证操作。此外，当确定第一编程状态P1为部分编程通过时，可开始针对第二编程状态P2的验证操作。因此，如图10A所示，可在第三编程循环中执行使用第一验证电压Vvf1和第二验证电压Vvf2的验证操作。 [0099] 类似地，在初始编程循环中可能不执行针对第三编程状态P3的验证操作。此外，当确定第二编程状态P2为部分编程通过时，可开始针对第三编程状态P3的验证操作。因此，如图10A所示，作为在第四编程循环中使用第二验证电压Vvf2执行验证操作的结果，可确定第二编程状态P2为部分编程通过。因此，在第五编程循环中，可执行使用第一验证电压Vvf1和第二验证电压Vvf2的验证操作。 [0100] 返回参照图10A，作为在第六编程循环中使用第一验证电压Vvf1执行验证操作的结果，可确定第一编程状态P1为编程通过。在本说明书的实施方式中，指示第一编程状态P1为“编程通过”的表示可意指要被编程为第一编程状态P1的存储器单元的阈值电压全部高于第一验证电压。在实施方式中，指示第一编程状态P1为“编程通过”的表示可意指要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压的存储器单元的数量大于预设第二值。这里，作为用于确定是否发生编程通过的基础的第二值可大于用于确定是否发生部分编程通过的基础的第一值。 [0101] 由于确定在第六编程循环中第一编程状态P1为编程通过，所以在第七编程循环中可能不执行使用第一验证电压Vvf1的验证操作。 [0102] 此外，作为在第六编程循环中使用第三验证电压Vvf3执行验证操作的结果，可确定第三编程状态P3为部分编程通过。因此，可在第七编程循环中另外执行使用第四验证电压Vvf4的验证操作。 [0103] 按照与图10A所示相同的方式，可跳过在各个编程循环中执行不必要的验证操作，因此，在实施方式中，总编程速度可改进。 [0104] 此外，参照图10B，示出在电平减小的第二验证通过电压被施加到第十一字线WL11的情况下执行的编程操作。如上所述，在对联接到第十字线WL10的存储器单元的精细编程操作中的验证步骤，电平减小的第二验证通过电压被施加到第十一字线WL11的情况下，可获得与验证电压对于一些存储器单元减小时相同的效果。这意味着可确定阈值电压高于第一验证电压Vvf1的存储器单元的数量大于存储器单元的实际数量。 [0105] 因此，与图10A所示的配置相比，图10B示出第一编程状态P1被确定为部分编程通过的时间点可进一步提前。根据图10A所示的实施方式，在第二编程循环完成时，第一编程状态P1被确定为部分编程通过，但是，根据图10B所示的实施方式，在第一编程循环完成时，第一编程状态P1被确定为部分编程通过。 [0106] 因此，在第二编程循环而非在第三编程循环开始使用第二验证电压Vvf2的验证操作。这导致使用第二验证电压Vvf2针对第二编程状态P2的验证操作的总数增加。由于针对特定编程状态(例如，第二编程状态P2)的验证操作的数量增加，所以总编程时间延长。这是存储器装置的编程速度劣化的原因。 [0107] 根据本公开的实施方式，在对第一存储器单元的精细编程操作中所包括的多个编程循环中，电平减小的验证通过电压被施加到第二字线的时间点延迟到第一存储器单元当中的第一编程状态P1的第一存储器单元部分验证通过之后的时间点。因此，针对第二编程状态P2不必要地执行的验证操作的数量可减少。结果，在实施方式中，存储器装置的编程速度可改进。以下，将参照图11和图12进行描述。 [0108] 图11是示出图6的步骤S150的实施方式的流程图。 [0109] 参照图11，图6的步骤S150可包括：在步骤S210检查要被编程为第一编程状态P1的存储器单元的编程进度；在步骤S230确定第一编程状态P1是否为部分编程通过或编程通过；在步骤S250响应于确定第一编程状态P1为部分编程通过或编程通过(在S230为是的情况下)，将第一验证通过电压施加到除第二字线之外的未选字线；在步骤S270将低于第一验证通过电压的第二验证通过电压施加到第二字线；以及在步骤S290将验证电压施加到第一字线。此外，图6的步骤S150还可包括：在步骤S240响应于确定第一编程状态P1既不为部分编程通过也不为编程通过(在S230为否的情况下)，将第一验证通过电压施加到包括第二字线的未选字线；以及在步骤S290将验证电压施加到第一字线。 [0110] 在步骤S210，可基于要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压Vvf1的存储器单元的数量来检查针对第一编程状态P1的编程进度。下面将参照图12描述步骤S210的详细实施方式。 [0111] 作为步骤S230的确定结果，当第一编程状态P1为部分编程通过或编程通过时(在步骤S230为是的情况下)，在步骤S250，第一验证通过电压Vpass1可被施加到未选字线当中的第二字线以外的剩余未选字线，并且在步骤S270，低于第一验证通过电压的第二验证通过电压Vpass2可被施加到第二字线。此后，可通过将至少一个验证电压施加到第一字线来执行对联接到第一字线的存储器单元的验证操作。如上面参照图6至图9C所描述的，要施加到第二字线的验证通过电压可减小，并且通过对联接到第二字线的存储器单元的后续精细编程操作，联接到第一字线的存储器单元的阈值电压分布的劣化可最小化。 [0112] 作为步骤S230的确定结果，当第一编程状态P1既不为部分编程通过也不为编程通过时(在步骤S230为否的情况下)，要施加到第二字线的验证通过电压不减小。即，当第一编程状态P1既不为部分编程通过也不为编程通过时(在步骤S230为否的情况下)，在步骤S240，第一验证通过电压可被等同地施加到包括第二字线的未选字线，此后，可通过将至少一个验证电压施加到第一字线来对联接到第一字线的存储器单元执行验证操作。在这种情况下，针对第二编程状态P2的验证操作的数量的不必要增加可最小化。 [0113] 根据图11所示的实施方式，在第一编程状态P1为部分编程通过之前(在步骤S230为否的情况下)，要施加到第二字线的验证通过电压可能不减小，并且在步骤S240，第一验证通过电压可被施加到未选字线。此外，在第一编程状态P1为部分编程通过之后(在步骤S230为是的情况下)，在步骤S270，电平减小的第二验证通过电压可被施加到未选字线当中的第二字线。即，根据本公开的实施方式，在对第一存储器单元的精细编程操作中所包括的多个编程循环中，电平减小的验证通过电压被施加到第二字线的时间点延迟到第一存储器单元当中的第一编程状态P1的第一存储器单元部分验证通过的时间点。因此，在实施方式中，针对第二编程状态P2不必要地执行的验证操作的数量可减少。 [0114] 图12是示出图11的步骤S210的实施方式的流程图。 [0115] 参照图12，图11的步骤S210可包括：在步骤S211检查要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压Vvf1的存储器单元的数量NINH；在步骤S212确定要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压Vvf1的存储器单元的数量NINH是否大于预设第一值NA；以及在步骤S214确定要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压Vvf1的存储器单元的数量NINH是否大于预设第二值NB。此外，图11的步骤S210还可包括：在步骤S213响应于确定要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压Vvf1的存储器单元的数量NINH大于第一值NA(在步骤S212为是的情况下)并且不大于第二值NB(在步骤S214为否的情况下)，判定第一编程状态P1为部分编程通过。此外，图11的步骤S210还可包括：在步骤S215响应于确定要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压Vvf1的存储器单元的数量NINH大于第一值NA(在步骤S212为是的情况下)并且大于第二值NB(在步骤S214为是的情况下)，判定第一编程状态P1为编程通过。 [0116] 在步骤S211，检查要被编程为第一编程状态P1的存储器单元当中的阈值电压高于第一验证电压的存储器单元的数量，即，编程禁止单元的数量NINH。此后，在步骤S212，确定阈值电压高于第一验证电压的存储器单元的数量NINH是否大于预设第一值NA。第一值NA可以是用于确定第一编程状态P1是否为部分编程通过的参考值。当阈值电压高于第一验证电压的存储器单元的数量NINH不大于预设第一值NA时(在步骤S212为否的情况下)，第一编程状态既不为部分编程通过也不为编程通过。因此，步骤S210可终止，而不执行步骤S213或S215。 [0117] 当阈值电压高于第一验证电压的存储器单元的数量NINH大于预设第一值NA时(在步骤S212为是的情况下)，在步骤S214确定数量NINH是否大于预设第二值NB。第二值NB可以是用于确定第一编程状态P1是否为编程通过的参考值。因此，第二值NB可大于第一值NA。当阈值电压高于第一验证电压的存储器单元的数量NINH不大于第二值NB时，在步骤S213可判定第一编程状态P1不为编程通过，而是为部分编程通过。另一方面，当阈值电压高于第一验证电压的存储器单元的数量NINH大于第二值NB时，在步骤S215可判定第一编程状态P1为编程通过。 [0118] 在图11和图12中，描述了针对第二编程状态P2不必要地执行的验证操作的数量减少的实施方式。下面，参照图13和图14，将描述针对第二编程状态P2不必要地执行的验证操作的数量减少的附加实施方式。 [0119] 图13是示出图6的步骤S150的实施方式的流程图。 [0120] 参照图13，图6的步骤S150可包括：在步骤S310将第一验证通过电压Vpass1施加到除第二字线之外的未选字线；在步骤S320将低于第一验证通过电压的第二验证通过电压Vpass2施加到第二字线；在步骤S330确定第一编程状态P1是否为部分编程通过或编程通过；当第一编程状态P1既不为部分编程通过也不为编程通过时(在步骤S330为否的情况下)，在步骤S340将具有预设电压电平的验证电压施加到第一字线；以及当第一编程状态P1为部分编程通过或编程通过时(在步骤S330为是的情况下)，在步骤S350将具有基于编程循环的数量确定的电压电平的验证电压施加到第一字线。 [0121] 图13的步骤S310和S320与图7的步骤S151和S153基本上相同。因此，将省略步骤S310和S320的重复描述。 [0122] 在步骤S330，确定第一编程状态P1是否为部分编程通过或编程通过。这里，按照上面参照图12所描述的相同方式，可确定第一编程状态P1是否为部分编程通过或编程通过。 [0123] 当第一编程状态P1既不为部分编程通过也不为编程通过时(在步骤S330为否的情况下)，在步骤S340，具有预设固定电压电平的验证电压被施加到第一字线。在步骤S340施加到所选第一字线的验证电压的电压电平可以是相对大的值。 [0124] 当第一编程状态P1为部分编程通过或编程通过时(在步骤S330为是的情况下)，在步骤S350，具有基于编程循环的数量确定的电压电平的验证电压被施加到第一字线。在步骤S350施加到所选第一字线的验证电压的电压电平可以是相对小的值。具体地，在步骤S350施加到所选第一字线的验证电压的电压电平可低于在步骤S340施加到第一字线的验证电压的电压电平。 [0125] 根据图13所示的实施方式，在第一编程状态P1为部分编程通过之前，具有相对高的电压电平的验证电压可被施加到作为所选字线的第一字线。在第一编程状态P1为部分编程通过之后，具有相对低的电压电平的验证电压可被施加到第一字线。下面，将参照图14详细进行描述。 [0126] 图14是示出图13的实施方式的图。 [0127] 参照图14，示出对联接到第一字线的存储器单元执行精细编程操作所需的多个编程循环以及在相应编程循环的验证操作中施加到第一字线的验证电压(即，第一验证电压Vvf1)的电压电平。在图14中，作为示例示出第一至第八编程循环。此外，在图14中，作为示例示出通过执行第三编程循环，第一编程状态P1为部分编程通过的情况。 [0128] 在第一编程循环中，施加到第一字线的第一验证电压Vvf1具有第一电压电平V1。第一电压电平V1可以是在第一编程状态P1为部分编程通过之前施加到第一字线的第一验证电压Vvf1的电压电平，并且可以是预设值。因此，在第一至第三编程循环中，施加到第一字线的第一验证电压Vvf1的电压电平可固定在第一电压电平V1。 [0129] 此外，在第四编程循环中，施加到第一字线的第一验证电压Vvf1具有第四电压电平V4。第四电压电平V4可低于第一电压电平V1。此外，在第五编程循环中，施加到第一字线的第一验证电压Vvf1具有第五电压电平V5。第五电压电平V5可低于第一电压电平V1。在实施方式中，第五电压电平V5可低于第四电压电平V4。 [0130] 这样，在第一编程状态P1为部分编程通过之后，具有基于编程循环的数量确定的电压电平V4至V8的第一验证电压Vvf1可被施加到第一字线。 [0131] 参照图14，在第一编程状态P1为部分编程通过之前，具有相对高的第一电压电平V1的第一验证电压Vvf1可被施加到第一字线。因此，第一编程状态P1为部分编程通过的时间点可延迟。因此，针对第二编程状态P2不必要地执行的验证操作的数量可减少。 [0132] 在图13和图14中，描述了针对第二编程状态P2不必要地执行的验证操作的数量减少的附加实施方式。下面，参照图15、图16A和图16B，将描述针对第二编程状态P2不必要地执行的验证操作的数量减少的附加实施方式。 [0133] 图15是示出图6的步骤S110的实施方式的流程图。图16A和图16B是示出图15的实施方式的图。以下，将一起参照图15、图16A和图16B描述图6的步骤S110的实施方式。 [0134] 参照图15，图6的步骤S110可包括：在步骤S111确定在对第一存储器单元的精细编程操作期间是否已判定第二验证通过电压要施加到第二字线；在步骤S113响应于确定在对第一存储器单元的精细编程操作期间已判定第二验证通过电压以外的第一验证通过电压要施加到第二字线(在步骤S111为否的情况下)，使用第一中间验证电压对第一存储器单元执行模糊编程操作；以及在步骤S115响应于确定在对第一存储器单元的精细编程操作期间已判定第二验证通过电压要施加到第二字线，使用低于第一中间验证电压的第二中间验证电压对第一存储器单元执行模糊编程操作。 [0135] 为了执行图15所示的实施方式，需要预先判定在对第一存储器单元的精细编程操作中施加到其它未选字线的第一验证通过电压是否要等同地施加到第二字线或者电平减小的第二验证通过电压是否要施加到第二字线。 [0136] 当判定在对第一存储器单元的精细编程操作中第二验证通过电压以外的通常使用的第一验证通过电压要施加到第二字线时(在步骤S111为否的情况下)，使用具有相对高的电平的第一中间验证电压VvfIM1对第一存储器单元执行模糊编程操作。 [0137] 参照图16A，示出当判定在对第一存储器单元的精细编程操作中第二验证通过电压以外的通常使用的第一验证通过电压要施加到第二字线时(在步骤S111为否的情况下)与对第一存储器单元执行的模糊编程操作对应的阈值电压分布。如图16A所示，当判定在对第一存储器单元的精细编程操作中第一验证通过电压Vpass1要施加到第二字线时(在步骤S111为否的情况下)，使用相对高的第一中间验证电压VvfIM1对第一存储器单元执行模糊编程操作，因此形成具有相对高的阈值电压的第一中间状态IM1。 [0138] 当判定在对第一存储器单元的精细编程操作中电平减小的第二验证通过电压要施加到第二字线时(在步骤S111为是的情况下)，使用具有相对低的电平的第二中间验证电压VvfIM2对第一存储器单元执行模糊编程操作。 [0139] 参照图16B，示出当判定在对第一存储器单元的精细编程操作中第二验证通过电压要施加到第二字线时(在步骤S111为是的情况下)与对第一存储器单元执行的模糊编程操作对应的阈值电压分布。如图16B所示，当判定在对第一存储器单元的精细编程操作中第二验证通过电压Vpass2要施加到第二字线时(在步骤S111为是的情况下)，使用相对低的第二中间验证电压VvfIM2对第一存储器单元执行模糊编程操作，因此形成具有相对低的阈值电压的第二中间状态IM2。 [0140] 即，当判定在执行后续第二精细编程操作的图6的步骤S150中所包括的验证操作中第二验证通过电压Vpass2要施加到第二字线时(在步骤S111为是的情况下)，在步骤S110，在模糊编程操作中使用相对低的第二中间验证电压VvfIM2形成具有相对低的阈值电压的第二中间状态IM2。因此，在图6的步骤S150对联接到第一字线的存储器单元的精细编程操作期间，第一编程状态P1为部分编程通过的时间点可延迟。因此，在实施方式中，针对第二编程状态P2不必要地执行的验证操作的数量可减少。 [0141] 本公开的实施方式可提供一种能够在减少编程扰动的同时减少编程所需的时间的存储器装置。 [0142] 相关申请的交叉引用 |
||||||
QQ群二维码
意见反馈
意见反馈