存储器件、存储器件的操作方法和存储系统 |
|||||||
| 申请号 | CN202310907998.2 | 申请日 | 2023-07-24 | 公开(公告)号 | CN118053467A | 公开(公告)日 | 2024-05-17 |
| 申请人 | 三星电子株式会社; | 发明人 | 黄晙夏; 李泳斌; 金刚逸; 宋新美; 吴起硕; 黄斗熙; | ||||
| 摘要 | 提供了一种 存储器 件、存储器件的操作方法和存储系统。所述存储器件包括：包括多个存储单元行的存储单元阵列；刷新控制 电路 ，其被配置为输出刷新行地址以控制将对所述多个存储单元行中的至少一个存储单元行执行的刷新操作；以及控制 逻辑电路 ，其被配置为从存储 控制器 接收与多个模式中的模式相对应的错误检查和清理(ECS)设定数据，将所述ECS设定数据存储在模式寄存器中，并且响应于从所述存储控制器提供的刷新命令，基于所述ECS设定数据的值向所述刷新控制电路提供要被刷新的存储单元行的目标行地址。 | ||||||
| 权利要求 | 1.一种存储器件，包括： |
||||||
| 说明书全文 | 存储器件、存储器件的操作方法和存储系统[0001] 相关申请的交叉引用 技术领域[0003] 本公开涉及电子设备，更具体地，涉及执行错误检查和清理(error check and scrub，ECS)操作的存储器件、存储器件的操作方法、存储系统、电子设备、以及电子系统。 背景技术[0004] 半导体存储器被广泛用于将数据存储在诸如计算机、无线通信设备、相机、数字显示器等的各种电子设备中。通过半导体存储器的编程状态来存储数据。为了访问所存储的数据，可以读取或检测半导体存储器的至少一种存储状态。为了存储数据，设备的部件可以写入或编程半导体存储器的状态。 [0005] 存在各种类型的半导体存储器。诸如动态随机存取存储器(DRAM)的易失性存储器会在与外部电源断开连接时丢失所存储的数据。此外，半导体存储器的状态随时间而劣化，这可能导致不可恢复的存储器错误或其他问题。发明内容 [0006] 一个或更多个实施例提供了根据每个客户的要求来设置错误检查和清理(ECS)设定值的存储器件、存储器件的操作方法、存储系统、电子设备、以及电子系统。 [0007] 根据实施例的一个方面，一种存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元行；刷新控制电路，所述刷新控制电路被配置为：输出刷新行地址，以控制对所述多个存储单元行当中的至少一个存储单元行执行刷新操作；以及控制逻辑电路，所述控制逻辑电路被配置为：从存储控制器接收与多个模式当中的模式相对应的错误检查和清理(ECS)设定数据；将所述ECS设定数据存储在模式寄存器中；并且响应于从所述存储控制器提供的刷新命令，基于所述ECS设定数据的值向所述刷新控制电路提供要被刷新的存储单元行的目标行地址。 [0008] 根据实施例的另一方面，一种存储器件的操作方法包括：从存储控制器接收与多个模式当中的模式相对应的错误检查和清理(ECS)设定数据；将所述ECS设定数据存储在模式寄存器中；响应于从所述存储控制器提供的第一刷新命令，对所述存储器件的存储单元阵列中包括的多个存储单元行当中的至少一个存储单元行执行刷新操作；以及响应于从所述存储控制器提供的第二刷新命令，基于所述ECS设定数据的值对所述至少一个存储单元行执行ECS操作。 [0009] 根据实施例的另一方面，一种存储系统包括：存储控制器；以及存储器件，所述存储器件被配置为：通过第一通道从所述存储控制器接收命令和地址并且通过第二通道发送和接收数据。所述存储器件还被配置为：通过所述第一通道接收第一模式寄存器设定命令，所述第一模式寄存器设定命令包括寄存器写入命令以及与多个模式当中的根据客户确定的模式相对应的错误检查和清理(ECS)设定数据。所述ECS设定数据包括：表示在所述存储器件的刷新操作中执行ECS操作的ECS时段的时段值、以及与在所述刷新操作中使用的刷新电流相关的电流值。 [0010] 根据实施例的另一方面，一种电子设备包括：处理器，所述处理器被配置为输出与多个模式当中的模式相对应的错误检查和清理(ECS)设定数据；易失性存储器；以及存储控制器，所述存储控制器被配置为将从所述处理器提供的所述ECS设定数据存储在所述易失性存储器中。所述ECS设定数据包括：表示在刷新操作中执行ECS操作的ECS时段的时段值、以及与在所述刷新操作中使用的刷新电流相关的电流值。 [0011] 根据实施例的另一方面，一种电子系统包括：片上系统，所述片上系统被配置为输出第一模式寄存器设定命令，所述第一模式寄存器设定命令包括与多个模式当中的模式相对应的错误检查和清理(ECS)设定数据；以及存储器，所述存储器被配置为响应于所述第一模式寄存器设定命令而存储所述ECS设定数据。所述ECS设定数据包括：表示在所述存储器的刷新操作中执行ECS操作的ECS时段的时段值、以及与在所述刷新操作中使用的刷新电流相关的电流值。附图说明 [0012] 通过以下结合附图的对实施例的描述，上述以及其他方面将会更加清楚，其中： [0013] 图1是示出根据一些实施例的系统的示图； [0014] 图2是示出根据一些实施例的存储系统的示图； [0015] 图3是示出根据一些实施例的存储器件的示图； [0016] 图4是示出正常模式下的存储器件的一部分的示图； [0017] 图5是示出错误检查和清理(ECS)模式下的存储器件的一部分的示图； [0018] 图6是示出根据一些实施例的存储器件的正常操作的示图； [0019] 图7是示出根据一些实施例的存储器件的ECS操作的示图； [0020] 图8是示出根据一些实施例的刷新操作和ECS操作的定时的示图； [0021] 图9是示出根据一些实施例的设置ECS设定值的方法的流程图； [0022] 图10是示出根据一些实施例的ECS设定数据的示图； [0023] 图11是示出根据实施例的存储器件的操作方法的流程图； [0024] 图12是具体地示出执行图11所示的ECS操作的操作的流程图； [0025] 图13是示出根据另一实施例的存储器件的操作方法的流程图； [0026] 图14是示出根据实施例的实现为高带宽存储器(HBM)的存储器件的示图； [0027] 图15是示出根据一些实施例的电子设备的框图；并且 [0028] 图16是示出根据一些实施例的电子系统的框图。 具体实施方式[0029] 在下文中，将参照附图详细描述实施例。本文描述的实施例是示例实施例，因此，本公开不限于此并且可以以各种其他形式来实现。在以下描述中提供的每个实施例不排除与本文中还提供或未在本文中提供但与本公开一致的另一示例或另一实施例的一个或更多个特征相关联。当诸如“……中的至少一个”的表述位于元素列表之后时，修饰整个元素列表，而不是修饰列表中的单个元素。例如，表述“a、b和c中的至少一个”应理解为：仅包括a、仅包括b、仅包括c、包括a和b两者、包括a和c两者、包括b和c两者、或包括全部的a、b和c。 [0030] 图1是示出根据一些实施例的系统10的示图。 [0031] 参考图1，系统10可以包括主机50和存储系统100。 [0033] 主机50可以使用诸如快速外围组件互连(PCI‑E)、先进技术附接(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议与存储系统100通信。接口协议不限于上述示例，并且可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)或集成驱动电子器件(IDE)的其他接口协议之一。 [0034] 主机50可以发出或生成访问存储系统100的请求信号。例如，主机50可以生成要存储在存储系统100中的数据和命令、以及与表示存储系统100的存储空间的物理地址相对应的逻辑地址。对于另一示例，主机50可以生成表示在存储系统100中设置的设定值的数据、以及指示存储系统100存储这些设定值的命令。 [0035] 在一些实施例中，主机50可以支持错误检查和清理(ECS)模式。当系统10被初始化，主机50可以在初始状态下将请求存储ECS设定数据的请求信号和ECS设定数据发送到存储系统100。ECS设定数据可以包括用于在ECS模式下执行ECS操作的ECS设定值。ECS操作可以包括存储器件120读取数据、纠正数据中的错误并且重写经纠正的数据的操作。ECS设定值可以根据客户来确定。这里，客户可以是使用系统10的主体。客户可以被称为企业等。因为客户具有不同的策略和要求，所以可能需要适合于每个客户的策略的ECS设定值。因此，当系统10被初始化时，主机50可以将请求存储根据客户确定的ECS设定数据的请求信号发送到存储系统100。下面将参考图10描述ECS设定值的具体实施例。 [0036] 在一些实施例中，主机50可以不支持ECS模式。当系统10被初始化时，主机50可以不发送与ECS设定数据相关的请求信号。在此情况下，存储系统100可以根据存储系统100被制造时设置的预定刷新(refresh)周期来执行刷新操作。 [0037] 存储系统100可以响应于来自主机50的请求信号而存储数据或将所存储的数据提供给主机50。存储系统100可以包括存储控制器110和存储器件120。 [0038] 存储控制器110可以控制存储系统100的整体操作。存储控制器110可以控制主机50与存储器件120之间的总体数据交换。例如，存储控制器110可以根据主机50的写入或读取数据的请求来控制存储器件120。此外，存储控制器110可以发出用于控制存储器件120的命令和地址。命令和地址可以组合为命令/地址信号。 [0039] 在一些实施例中，存储控制器110可以向存储器件120发出刷新命令。这里，刷新命令可以是指示执行刷新操作的命令。 [0040] 在一些实施例中，存储控制器110可以响应于主机50的请求而向存储器件120发出包括ECS设定数据的模式寄存器设定命令。这里，模式寄存器设定命令可以是用于设置与刷新操作和/或ECS操作相关的模式寄存器的命令。例如，模式寄存器设定命令可以是模式寄存器设置(MRS)命令、模式寄存器读取(MRR)命令、或模式寄存器写入(MRW)命令。 [0041] 存储器件120可以存储数据，或者输出所存储的数据。这样的存储器件120可以实现为动态随机存取存储器(DRAM)。然而，存储器件120不限于此。存储器件120可以是根据DDR至DDR6或LPDDR至LPDDR6或与之类似的各种标准的双数据速率同步DRAM(DDR SDRAM)。 [0042] 存储在存储器件120中的数据可能由于泄漏、寄生耦合或电磁干扰而被破坏。数据的破坏可以表示存储在存储器件120中的数据的逻辑值被无意地改变。原始预期数据的逻辑值与被破坏数据的位值之间的偏差可以称为数据错误或位错误。 [0043] 当所存储的数据中存在错误时，存储器件120可以纠正数据中的错误。例如，存储器件120可以纠正1位的错误。或者，存储器件120可以检测2位的错误。然而，实施例不限于此。对数据的这样的错误检测和纠正可以依赖于一个或更多个纠错码(ECC)(例如，分组码(block code)、卷积码、汉明码、低密度奇偶校验码、turbo码和极化码)。在存储器件120内部执行的错误检测和纠正可以称为片上ECC(on‑die ECC)。然而，实施例不限于此。 [0044] 存储器件120可以响应于刷新命令而执行刷新操作。刷新操作可以包括：读取与刷新行地址相对应的存储单元(或存储单元行)中存储的数据的操作、以及再次存储(或再充电或写入)所读取的数据的操作。存储器件120可以通过执行刷新操作来重写与所读取的相同的数据，而不管位错误。 [0045] 存储器件120可以响应于模式寄存器设定命令在每个刷新周期执行刷新操作的同时在每个ECS时段执行ECS操作。例如，存储器件120可以通过刷新操作来读取所存储的数据，纠正所读取的数据中的错误，并且再次存储经纠正的数据。即，可以作为刷新操作的一部分来执行ECS操作，或者可以在除了刷新操作之外额外地执行ECS操作。 [0046] 存储器件120可以包括存储单元阵列121、模式寄存器122、刷新控制电路123和控制逻辑电路124。 [0047] 存储单元阵列121可以包括多个存储单元。在一些实施例中，多个存储单元可以布置在多个存储单元行中。存储单元行可以包括连接到同一字线的存储单元。 [0048] 模式寄存器122可以存储与存储系统100的操作状况相关的数据。存储控制器110可以发出模式寄存器设定命令，并且所发出的模式寄存器设定命令被存储在模式寄存器122中，使得存储系统100的操作模式可以被设置。 [0049] 刷新控制电路123可以输出刷新行地址，其用于对多个存储单元行当中的至少一个存储单元行执行刷新操作。 [0050] 控制逻辑电路124可以在初始化时从存储控制器110接收ECS设定数据。此外，控制逻辑电路124可以将ECS设定数据存储在模式寄存器122中。响应于从存储控制器110提供的刷新命令，控制逻辑电路124可以基于ECS设定数据的值向刷新控制电路123提供要被刷新的存储单元行的目标行地址。 [0051] 如上所述，通过根据每个客户的要求来设置ECS设定值，存在改善系统10的可靠性、可用性和可服务性(RAS)或改善系统10的功耗的效果。 [0052] 图2是示出根据一些实施例的存储系统200的图。 [0053] 参考图2，存储系统200可以对应于图1中所示的存储系统100。存储系统200可以包括存储控制器210和存储器件220。 [0054] 存储控制器210和存储器件220可以通过时钟通道CK、命令/地址通道CA、数据通道DQ和其他通道ETC彼此电连接。通道CK、CA、DQ和ETC可以专用于传输特定类型的信息。通道CK、CA、DQ和ETC可以根据DDR标准来实现。例如，通道CK、CA、DQ和ETC可以满足由联合电子器件工程委员会(JEDEC)确定的SDRAM标准。 [0055] 时钟通道CK可以被配置为在存储控制器210与存储器件220之间传送一个或更多个时钟信号。每个时钟信号可以在高状态与低状态之间振荡。每个时钟信号可以被配置为对存储控制器210和存储器件220的操作进行协调。每个时钟信号可以为存储器件220的操作提供定时。 [0056] 命令/地址通道CA可以被配置为在存储控制器210与存储器件220之间传送命令和地址。命令可以包括读取命令、写入命令、刷新命令、模式寄存器设定命令等。 [0057] 数据通道DQ可以被配置为在存储控制器210与存储器件220之间传送数据和/或控制信息。这里，控制信息可以包括，例如，表示检测到的错误的数量的信息、以及表示ECS设定值的信息。数据通道DQ可以是x4(例如，包括4条信号路径)、x8(例如，包括8条信号路径)、x16(例如，包括16条信号路径)等。通过通道传送的信号可以用作DDR信号。数据通道DQ可以是双向通信通道。双向通信通道可以是指这样的通道：通过该通道，存储控制器210可以将数据发送到存储器件220并且存储器件220可以将数据发送到存储控制器210。在正常模式下，可以通过数据通道DQ交换主数据。在ECS模式下，可以通过数据通道DQ将错误计数数据从存储器件220发送到存储控制器210。此外，在ECS模式下，可以通过数据通道DQ将已经发生错误(或称为未纠正错误或故障)的数据的地址信息(例如，存储体地址和/或行地址)以及错误计数数据从存储器件220发送到存储控制器210。 [0058] 其他通道ETC可以是，例如，执行诸如写入时钟信号通道和错误检测代码通道的功能的通道。写入时钟信号通道可以是写入时钟信号(该写入时钟信号提供关于存储器件220的操作的定时)被生成的通道。错误检测代码通道可以被配置为传输诸如校验和(checksum)的错误检测信号以改善存储系统200的可靠性。 [0059] 存储控制器210可以对应于图1所示的存储控制器110。存储器件220可以对应于图1中所示的存储器件120。 [0060] 存储控制器210可以生成用于清理存储单元阵列221的每一行的内部命令(和地址)。 [0061] 在一些实施例中，存储控制器210可以运行动态电压频率调节(DVFS)模式，以控制与存储器件220的读取操作和写入操作相关的操作电压。在此情况下，存储控制器210可以控制存储器件220运行DVFS模式。存储控制器210可以管理与读取操作和写入操作相关的操作电压信息。当存储器件220执行读取操作或写入操作时，可以针对存储单元阵列221的每一页单独存储关于操作电压的信息。为了减少存储系统200或存储器件220的功耗，存储控制器210可以分析存储器件220的工作负载并且以相对小的工作负载运行DVFS模式，从而减小供应到存储器件220的电源电压的电平。 [0062] 存储器件220可以执行清理存储单元阵列221的操作。执行ECS操作的速率可以对应于存储单元阵列221被清理的周期。为了执行ECS操作，存储器件220可以从存储控制器210接收表示ECS操作的一个或更多个ECS命令。单个ECS操作可以对应于存储器件220读取并清理存储单元阵列221的每一行。ECS操作可以改善存储器件220的可靠性。 [0063] 在一些实施例中，当存储系统200被初始化时，存储器件220可以通过命令/地址通道CA接收第一模式寄存器设定命令。第一模式寄存器设定命令可以包括寄存器写入命令和ECS设定数据。寄存器写入命令可以是指示将数据存储在寄存器中的命令。寄存器写入命令可以是上述MRW命令。 [0064] 在一些实施例中，存储器件220可以在初始化之后通过命令/地址通道CA接收第二模式寄存器设定命令。存储器件220可以响应于第二模式寄存器设定命令，通过数据通道DQ将ECS设定数据以及表示存储在存储器件220中的主数据中的错误发生次数的错误计数数据提供给存储控制器210。或者，存储器件220可以响应于第二模式寄存器设定命令通过其他通道ETC将错误计数数据和ECS设定数据提供给存储控制器210。这里，第二模式寄存器设定命令可以包括寄存器读取命令。寄存器读取命令可以是指示输出存储在寄存器中的数据的命令。寄存器读取命令可以是上述MRR命令。 [0065] 在一些实施例中，存储器件220可以通过命令/地址通道CA接收第三模式寄存器设定命令。这里，第三模式寄存器设定命令可以包括寄存器写入命令和新的ECS设定数据。例如，可以根据错误发生次数来设置新的ECS设定数据。存储器件220可以响应于第三模式寄存器设定命令将新的ECS设定数据存储在模式寄存器中。 [0066] 存储器件220可以包括存储单元阵列221、模式寄存器222、刷新控制电路223、控制逻辑电路224、ECC电路225和错误计数寄存器226。 [0067] 存储单元阵列221、模式寄存器222、刷新控制电路223和控制逻辑电路224分别与上文参考图1描述的存储单元阵列121、模式寄存器122、刷新控制电路123和控制逻辑电路124相同。 [0068] ECC电路225可以对从存储单元阵列221读出的数据执行ECC解码。ECC电路225可以被实现为在ECS模式下执行ECS操作。例如，ECC电路225可以接收从与所接收地址相对应的页顺序地读取的数据，纠正读取数据中的错误，并且将经纠正的数据输出到存储单元阵列110。ECC电路225可以将表示数据中的错误的错误发生信号输出到控制逻辑电路224。 [0069] 在一些实施例中，控制逻辑电路224可以对接收到的错误发生信号进行计数，并且将表示错误发生次数的错误计数数据存储在错误计数寄存器226中。当错误发生次数相对较大或大于参考次数时，存储器件220可以具有相对较低质量状态。另一方面，当错误发生次数相对较小或者小于或等于参考次数时，存储器件220可以具有相对较高质量状态。 [0070] 模式寄存器222可以存储ECS设定数据。错误计数寄存器226可以存储错误计数数据。 [0071] 在一些实施例中，控制逻辑电路224可以响应于从存储控制器210接收的寄存器读取命令，将ECS设定数据和错误计数数据提供给存储控制器210。存储控制器210可以向外部(例如，图1中所示的主机50)提供ECS设定数据和错误计数数据。在此情况下，当存储系统200被初始化时，可以从外部(例如，图1中所示的主机50)向存储系统200提供新的ECS设定数据。新的ECS设定数据可以包括根据先前提供的错误计数数据中的错误发生次数确定的ECS设定值。例如，新的ECS设定数据可以包括：表示在刷新操作中执行ECS操作的ECS时段的时段值、以及与刷新操作中使用的刷新电流相关的电流值，并且时段值和电流值可以根据错误发生次数而改变。 [0072] 在一些实施例中，控制逻辑电路224可以响应于从存储控制器210接收的寄存器读取命令，将ECS设定数据、错误计数数据和地址提供给存储控制器210。这里，地址可以表示存储已发生错误(或不可纠正错误)的数据的页。 [0073] 在一些实施例中，存储控制器210可以向存储器件220提供模式寄存器设定命令(例如，寄存器写入命令)以存储新的ECS数据。控制逻辑电路224可以从存储控制器210接收新的ECS设定数据。然后，控制逻辑电路224可以将新的ECS设定数据存储在模式寄存器222中。 [0074] 图3是示出根据一些实施例的存储器件300的示图。 [0075] 参考图3，存储器件300可以对应于图1和图2中分别示出的存储器件120和220中的每一者。存储器件300可以包括控制逻辑电路310、地址寄存器320、存储体控制电路(bank control circuit)330、列地址锁存器340、刷新控制电路350、行地址多路选择器(RA MUX)360、行译码器370、列译码器380、存储单元阵列390、读出放大器391、输入/输出门控电路 392、数据输入/输出缓冲器301、以及ECC电路302。 [0076] 存储单元阵列390可以包括第一存储体阵列390a至第四存储体阵列390d。第一存储体阵列390a至第四存储体阵列390d中的每一者可以包括在字线WL和位线BL彼此交叉的点处形成的存储单元MC。存储单元MC的数量可以是多个。第一存储体阵列390a至第四存储体阵列390d中的每一者可以包括多个页，每个页包括连接到相应字线WL的存储单元行。 [0077] 行译码器370可以包括分别连接到第一存储体阵列390a至第四存储体阵列390d的第一存储体行译码器370a至第四存储体行译码器370d。 [0078] 列译码器380可以包括分别连接到第一存储体阵列390a至第四存储体阵列390d的第一存储体列译码器380a至第四存储体列译码器380d。 [0079] 读出放大器391可以包括分别连接到第一存储体阵列390a至第四存储体阵列390d的第一存储体读出放大器391a至第四存储体读出放大器391d。 [0080] 第一存储体阵列390a至第四存储体阵列390d、第一存储体读出放大器391a至第四存储体读出放大器391d、第一存储体列译码器380a至第四存储体列译码器380d、以及第一存储体行译码器370a至第四存储体行译码器370d可以分别配置第一存储体至第四存储体。图3示出了包括四个存储体的存储单元阵列390，但不限于此。根据实施例，存储单元阵列 390可以包括任何数量的存储体。 [0081] 地址寄存器320可以接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器320可以将地址ADDR提供给控制逻辑电路310。地址寄存器320可以将存储体地址BANK_ADDR提供给存储体控制电路330。地址寄存器320可以将行地址ROW_ADDR提供给行地址多路选择器360。地址寄存器320可以将列地址COL_ADDR提供给列地址锁存器340。 [0082] 存储体控制电路330可以响应于存储体地址BANK_ADDR而生成存储体控制信号。存储体控制信号可以被提供给第一存储体行译码器370a至第四存储体行译码器370d、以及第一存储体列译码器380a至第四存储体列译码器380d。在第一存储体行译码器370a至第四存储体行译码器370d当中，可以激活与存储体地址BANK_ADDR相对应的存储体行译码器。在第一存储体列译码器380a至第四存储体列译码器380d当中，可以激活与存储体地址BANK_ADDR相对应的存储体列译码器。 [0083] 刷新控制电路350可以在控制逻辑电路310的控制下生成刷新行地址REF_ADDR，以刷新包括在存储单元阵列390中的多个存储单元行。当存储单元阵列390的存储单元MC包括动态存储单元时，刷新控制电路350可以被包括在存储器件300中。 [0084] 行地址多路选择器360可以从地址寄存器320接收行地址ROW_ADDR，以及从刷新控制电路350接收刷新行地址REF_ADDR。行地址多路选择器360可以选择性地输出行地址ROW_ADDR或刷新行地址REF_ADDR作为行地址。该行地址可以应用于第一存储体行译码器370a至第四存储体行译码器370d中的每一者。 [0085] 第一存储体行译码器370a至第四存储体行译码器370d当中被存储体控制电路330激活的存储体行译码器可以对从行地址多路选择器360输出的行地址进行译码，并且激活与该行地址相对应的字线。例如，被激活的存储体行译码器可以将字线驱动电压施加到与该行地址相对应的字线。 [0086] 列地址锁存器340可以从地址寄存器320接收列地址COL_ADDR并且临时存储接收到的列地址COL_ADDR。此外，列地址锁存器340可以在突发(burst)模式下使接收到的列地址COL_ADDR逐渐增加。列地址锁存器340可以将临时存储的或逐渐增加的列地址COL_ADDR应用于第一存储体列译码器380a至第四存储体列译码器380d中的每一者。 [0087] 在第一存储体列译码器380a至第四存储体列译码器380d当中，被存储体控制电路330激活的存储体列译码器可以通过输入/输出门控电路392激活与存储体地址BANK_ADDR和列地址COL_ADDR相对应的读出放大器。 [0089] 数据输入/输出缓冲器301可以在写入操作中将通过数据通道DQ接收的主数据提供给ECC电路302，并且在读取操作中将从ECC电路302提供的主数据提供给存储控制器110或210。 [0090] 在写入操作中，ECC电路302可以基于从数据输入/输出缓冲器301提供的主数据生成奇偶校验数据。此外，ECC电路302可以将包括主数据和奇偶校验数据的码字提供给输入/输出门控电路392。此时，输入/输出门控电路392可以将码字发送到被激活的存储体阵列。 [0091] 在读取操作中，ECC电路302可以从输入/输出门控电路392接收从一个存储体阵列读取的码字。此外，ECC电路302可以基于包括在码字中的奇偶校验数据对主数据执行解码。另外，ECC电路302可以纠正包括在主数据中的单个位(或1位)的错误，并且将经纠正的位提供给数据输入/输出缓冲器301。 [0092] 在ECS模式下，ECC电路302可以对来自存储单元阵列390的一些页中的每一页中所包括的多个子页中的每一子页的、包括主数据和奇偶校验数据的码字执行ECC解码。当码字中包括错误时，ECC电路302可以将错误发生信号EGS提供给控制逻辑电路310。此外，当码字中包括错误时，ECC电路302可以执行纠正错误并且将经纠正的码字重写到相应子页的ECS操作。 [0093] 控制逻辑电路310可以控制存储器件300的整体操作。例如，控制逻辑电路310可以生成指示执行写入操作或读取操作的控制信号。 [0094] 控制逻辑电路310可以包括命令译码器311、模式寄存器312、错误计数器313、以及错误计数寄存器314。 [0095] 命令译码器311可以对从外部(例如，上文参考图2描述的存储控制器210)接收的命令CMD进行译码。例如，命令译码器311可以对写入使能信号/WE、行地址选通信号/RAS、列地址选通信号/CAS、芯片选择信号/CS等进行译码，以生成与命令CMD相对应的控制信号。命令译码器311可以对命令CMD进行译码，以生成用于控制输入/输出门控电路392的第一控制信号CTL1、以及用于控制ECC电路302的第二控制信号CTL2。 [0096] 模式寄存器312可以存储用于设置存储器件300的操作模式的数据。在一些实施例中，模式寄存器312还可以存储ECS设定数据。 [0097] 错误计数器313可以对从ECC电路302提供的错误发生信号EGS进行计数。错误计数器313可以对错误发生信号EGS进行计数，并且将错误计数数据ECD存储在错误计数寄存器314中。 [0098] 当命令CMD表示ECS模式时，控制逻辑电路310可以生成第一控制信号CTL1和第二控制信号CTL2，使得输入/输出门控电路392和ECC电路302执行ECS操作。在一些实施例中，当命令CMD是ECS模式下的刷新命令时，控制逻辑电路310可以生成第一控制信号CTL1和第二控制信号CTL2，以针对每个刷新命令对单个行执行刷新操作。此外，每当特定数量的刷新命令被输入到控制逻辑电路310时，控制逻辑电路310可以生成第一控制信号CTL1和第二控制信号CTL2以执行ECS操作。这里，可以根据ECS设定数据来确定用于启动ECS操作的刷新命令的数量(即，刷新命令的特定数量)。下面将参考图8描述每当提供特定数量的刷新命令时执行ECS操作的实施例。 [0099] 在一些实施例中，当命令CMD是MRR命令时，控制逻辑电路310可以输出错误计数数据ECD和ECS设定数据。控制逻辑电路310可以响应于错误发生信号EGS而存储已发生错误(或不可纠正错误)的数据被存储在的一些页的地址(例如，存储体地址BANK_ADDR和/或行地址ROW_ADDR)。另外，当命令CMD是ECS模式下的MRR命令时，控制逻辑电路310还可以输出错误计数数据ECD和ECS设定数据以及地址(例如，存储体地址BANK_ADDR和/或行地址ROW_ADDR)。 [0100] 在一些实施例中，当运行DVFS模式时，需要减小用于执行ECS操作的刷新电流、执行纠正码字错误的操作所需的电流等。在此情况下，当在DVFS模式下供应到存储器件300的电源电压的电平减小时，控制逻辑电路310可以响应于减小的电源电压的电平而减小上述电流的大小，并且控制刷新控制电路350、ECC电路302和输入/输出门控电路392基于减小的电流执行刷新操作和/或ECS操作。 [0101] 图4是示出存储器件400在正常模式下操作的的示图。具体地，图4是示出存储器件400在正常模式下的写入操作的示图。 [0102] 参考图4，存储器件400包括存储体阵列410、输入/输出门控电路420、ECC电路430、以及控制逻辑电路440。 [0103] 存储体阵列410可以包括多个存储块411至413和至少一个修复存储块414。 [0104] 多个存储块411至413的数量和大小可以确定存储器件400的存储容量。多个存储块411至413可以包括以行和列布置的多个存储单元。例如，多个存储块411至413中的每个存储块的行可以包括8K字线WL。多个存储块411至413中的每个存储块的列可以包括1K位线BL。多个存储块411至413可以被包括在正常单元阵列中。 [0105] 修复存储块414可以是用于修复在多个存储块411至413中生成的有缺陷的存储单元的块。修复存储块414可以包括以行和列布置的多个存储单元。例如，修复存储块414的行可以包括8K字线WL。修复存储块414的列可以包括1K修复位线(RBL)。修复存储块414可以被包括在冗余单元阵列中。 [0106] 输入/输出门控电路420可以包括多个选择器421至424，选择器421至424分别连接到多个存储块411至413和修复存储块414。为了使存储器件400支持突发长度，可以同时访问对应于突发长度的位线BL。例如，在存储器件400中可以将突发长度设置为16。 [0107] ECC电路430可以通过多个第一数据线GIO[0:15]、GIO[16:31]和GIO[112:127]以及第二数据线EDBIO[0:7]连接到多个选择器421至424。 [0108] 控制逻辑电路440可以对命令CMD进行译码以生成第一控制信号CTL1和第二控制信号CTL2，将第一控制信号CTL1提供给输入/输出门控电路420，并且将第二控制信号CTL2提供给ECC电路430。 [0109] 当命令CMD是写入命令时，ECC电路430可以对主数据MD进行编码以生成包括主数据MD和奇偶校验数据的码字CW。控制逻辑电路440可以控制将主数据MD存储在多个存储块411至413中的相应存储块中，并且控制将奇偶校验数据存储在修复存储块414中。 [0110] 图5是示出存储器件500在ECS模式下操作的图。具体地，图5是示出存储器件500在ECS模式下的ECS操作的示图。 [0111] 参考图5，存储器件500可以包括存储体阵列510、输入/输出门控电路520、ECC电路530、以及控制逻辑电路540。在对存储体阵列510、输入/输出门控电路520、ECC电路530和控制逻辑电路540的描述当中，省略了与上面参考图4描述的相同的描述。 [0112] 当命令CMD表示ECS模式时，控制逻辑电路540可以将第一控制信号CTL1和第二控制信号CTL2提供给输入/输出门控电路520和ECC电路530，以从存储体阵列510的每个子页读取读取码字RCW并且执行ECC解码。子页可以包括由地址ADDR指定的存储体阵列510的一些页中的每一个页中的子页。读取码字RCW可以包括主数据和奇偶校验数据。 [0113] 在对读取码字RCW执行ECC解码之后，当读取码字RCW包括错误时，ECC电路530可以将错误发生信号EGS发送到控制逻辑电路540。 [0114] 当读取码字RCW包括错误时，控制逻辑电路540可以控制ECC电路530纠正读取码字RCW的错误，并且将经纠正的码字CCW重写到相应的子页。ECC电路530可以从特定子页读取码字并且对读取码字RCW执行ECC解码。当读取码字RCW包括错误时，ECC电路530可以纠正读取码字RCW的错误，并且将经纠正的码字CCW重写到相应的子页。控制逻辑电路540可以对错误发生信号EGS进行计数并且存储表示关于一些页中的每一个页的错误发生次数的错误计数数据ECD。 [0115] 在一些实施例中，当命令CMD是MRR命令时，控制逻辑电路540可以输出错误计数数据ECD和ECS设定数据。 [0116] 图6是示出根据一些实施例的存储器件600的正常操作的示图。 [0117] 参考图6，正常操作可以包括例如写入操作和读取操作。 [0118] 在写入操作中，ECC电路610可以基于主数据MD生成码字CW，并且将码字CW提供给输入/输出门控电路620。例如，包括在ECC电路610中的编码器611可以使用主数据MD生成关于主数据MD的奇偶校验数据。此外，编码器611可以对包括主数据MD和奇偶校验数据的码字CW进行编码。可以通过包括在输入/输出门控电路620中的写入驱动器将码字CW写入到一个存储体阵列中。 [0119] 在读取操作中，输入/输出门控电路620可以向ECC解码器612提供来自一个存储体阵列的子页的读取码字RCW。ECC解码器612可以使用读取码字RCW的奇偶校验数据来纠正包括在读取码字RCW中的错误，并且输出经纠正的主数据MD′。 [0120] 在刷新操作中，读取码字RCW可以再次作为码字CW提供给输入/输出门控电路620。 [0121] 图7是示出根据一些实施例的存储器件700的ECS操作的图。 [0122] 在ECS操作中，输入/输出门控电路720可以向ECC解码器712提供来自一个存储体阵列的子页的读取码字RCW。 [0123] ECC解码器712可以使用读取码字RCW的奇偶校验数据来纠正读取码字RCW的错误，并且将经纠正的码字CCW提供给输入/输出门控电路720。 [0124] 输入/输出门控电路720可以从ECC解码器712接收经纠正的码字CCW，并且将经纠正的码字CCW重写到相应的子页。 [0125] 每当在执行ECS操作时在读取码字RCW中发生错误时，ECC电路710可以将错误发生信号EGS提供给控制逻辑电路。 [0126] 图8是示出根据一些实施例的刷新操作和ECS操作的定时的示图。 [0127] 参考图8，可以设置在JEDEC标准中定义的32ms或64ms的刷新窗口时间(refresh window time)tREFw。在一个刷新窗口时间tREFw内，可以以基本刷新速率时间tREFi的间隔发出刷新命令。随着刷新命令被发出，刷新操作REFRESH可以被执行。 [0128] 在一些实施例中，每当在ECS模式下发出特定数量的刷新命令时，就可以执行上述ECS操作ERROR CHECK AND SCRUB(错误检查和清理)。参照图8，例如，刷新命令的特定数量可以是四个。在这种情况下，当在发出三个刷新命令之后发出第四个刷新命令时，可以执行ECS操作ERROR CHECK AND SCRUB。然而，实施例不限于此。在一些实施例中，刷新命令的特定数量可以是八个。在这种情况下，每当发出第八个刷新命令时，就可以执行ECS操作ERROR CHECK AND SCRUB。或者，刷新命令的特定数量可以是16个。在这种情况下，每当发出第16个刷新命令时，就可以执行ECS操作ERROR CHECK AND SCRUB。 [0129] 如上所述，可以根据ECS设定数据来确定每当发出特定数量的刷新命令时就执行的ECS操作ERROR CHECK AND SCRUB的定时。 [0130] 图9是示出根据一些实施例的设置ECS设定值的方法的流程图。图10是示出根据一些实施例的ECS设定数据的示图。 [0131] 图9所示的方法可以是例如由图1所示的主机50执行的方法。 [0132] 参考图9，在操作S910中进行初始化。例如，参考图1，系统10可以被初始化。 [0133] 在操作S920，确定ECS是否开启。参考图1，例如，可以根据使用系统10的客户的要求来确定主机50是否支持ECS模式。关于是否支持ECS模式的信息可以预先存储在主机50中。当系统10被实现为需要监测的设备(诸如服务器时)，可以确定ECS被开启。 [0134] 当ECS关闭时(S920，否)，可以将ECS操作所需的ECS设定值确定为默认值而不改变。参考图10，默认值可以是例如对应于模式3 MODE 3的“A3”、“B3”和“C3”。然而，实施例不限于此。当系统10被实现为不需要监测的设备(诸如，移动电话、智能电话、平板个人计算机(PC)、或可穿戴设备)时，可以确定ECS关闭。 [0135] 参考图10，ECS设定数据可以包括：表示在刷新操作中执行ECS操作的ECS时段tECSW的时段值、以及与在刷新操作中使用的刷新电流IDD6相关的电流值。ECS设定数据还可以包括在DVFS中供应给存储器件(例如，120)的电源电压的电平VDD2L LEVEL。刷新电流IDD6可以称为根据DRAM规范的自动自刷新电流(auto self‑refresh current)。如图9和图10所示，可以有多种类型的模式，并且在图9和图10中，模式类型的数量是4种。 [0136] 当ECS开启(S920，是)时，在操作S930中，确定应用处理器组AP SET是否处于模式1MODE 1。参考图1，例如，主机50可以确定系统10是否支持模式1MODE 1。对于参考图1的另一示例，主机50可以确定ECS设定值是否需要被设置为对应于模式1MODE 1的值。 [0137] 当应用处理器组AP SET处于模式1MODE 1(S930，是)时，在操作S940中，主机50可以设置与模式1MODE 1相对应的ECS时段tECSW和刷新电流IDD6。在一些实施例中，主机50还可以设置与模式1MODE 1相对应的电源电压的电平VDD2L LEVEL。参考图10，例如，当系统10支持模式1MODE 1时，表示ECS时段tECSW的时段值、关于刷新电流IDD6的电流值、以及电源电压的电平VDD2L LEVEL可以分别是“A1”、“B1”和“C1”。 [0138] 当应用处理器组AP SET不处于模式1MODE 1(S930，否)时，在操作S950中，确定应用处理器组AP SET是否处于模式2MODE 2。 [0139] 当应用处理器组AP SET处于模式2MODE 2(S950，是)时，在操作S960中，主机50可以设置与模式2MODE 2相对应的ECS时段(tECSW)和刷新电流IDD6。在一些实施例中，主机50还可以设置对应于模式2MODE 2的电源电压的电平VDD2L LEVEL。参考图10，例如，当系统10支持模式2MODE 2时，表示ECS时段tECSW的时段值、关于刷新电流IDD6的电流值、以及电源电压的电平VDD2L LEVEL可以分别是“A2”、“B2”和“C2”。 [0140] 当应用处理器组AP SET不处于模式2MODE 2(S950，否)时，在操作S970，确定应用处理器组AP SET是否处于模式3MODE 3。 [0141] 当应用处理器组AP SET处于模式3MODE 3(S970，是)时，在操作S980中，主机50可以设置与模式3MODE 3相对应的ECS时段tECSW和刷新电流IDD6。在一些实施例中，主机50还可以设置对应于模式3MODE 3的电源电压的电平VDD2L LEVEL。参考图10，例如，当系统10支持模式3MODE 3时，表示ECS时段tECSW的时段值、关于刷新电流IDD6的电流值、以及电源电压的电平VDD2L LEVEL可以分别是“A3”、“B3”和“C3”。 [0142] 当应用处理器组AP SET不处于模式3MODE 3(S970，否)时，在操作S990，确定应用处理器组AP SET处于模式4MODE 4。此外，主机50可以设置与模式4MODE 4相对应的ECS时段tECSW和刷新电流IDD6。在一些实施例中，主机50还可以设置对应于模式4MODE 4的电源电压的电平VDD2L LEVEL。参考图10，例如，当系统10支持模式4MODE 4时，表示ECS时段tECSW的时段值、关于刷新电流IDD6的电流值、以及电源电压的电平VDD2L LEVEL可以分别是“A4”、“B4”和“C4”。 [0143] 参照图10，根据一些实施例的刷新电流IDD6的电流值可以表示在如下条件下的限制值：仅执行刷新操作时的刷新电流IDD6与执行ECS操作(作为刷新操作的一部分执行ECS操作或除了执行刷新操作之外还执行ECS操作)时的刷新电流IDD6之间的差在一定百分比％内。这里，仅执行刷新操作而不执行ECS操作时的刷新电流IDD6可以小于作为刷新操作的一部分执行ECS操作或者除了刷新操作之外还执行ECS操作时的刷新电流IDD6。参考图10，例如，在模式1MODE 1下，仅执行刷新操作而不执行ECS操作时的刷新电流与除了执行刷新操作之外还执行ECS操作(或者作为刷新操作的一部分执行ECS操作)时的刷新电流之间的差可以在“B1”％内。 [0144] 当错误发生次数相对较大或大于参考次数时，存储器件220可以具有相对较低质量状态。当存储器件120的质量相对较低时，可以减小ECS时段tECSW以增加存储器件120的质量。当ECS时段tECSW减小时，因为ECS操作的执行频率相对较高，所以刷新电流IDD6的电流值可以相对减小。如上所述，当根据一些实施例的刷新电流IDD6的电流值是将仅执行刷新操作时的电流值与当执行刷新操作和ECS操作时的电流值之间的差限制在特定比率值的限制值时，要限制的比率可以增大(以便减小刷新电流IDD6本身)。 [0145] 另一方面，当错误发生次数相对较小或小于或等于参考次数时，存储器件220可以具有相对较高质量状态。当存储器件120的质量相对较高时，ECS时段tECSW可以增大以减少存储器件120的功耗。当ECS时段tECSW增加时，因为ECS操作的执行频率相对较低，所以刷新电流IDD6的电流值可以相对增大。在一些实施例中，当根据一些实施例的刷新电流IDD6的电流值是将仅执行刷新操作时的电流值与当执行刷新操作和ECS操作时的电流值之间的差限制在特定比率值的限制值时，要限制的比率可以减小。 [0146] 因为与图9和图10所示的模式1MODE 1至模式4MODE 4相对应的ECS设定值被设置为每个客户所要求的值，所以根据每个模式的ECS设定值可以是不同的。例如，在关于模式1MODE 1的第一ECS设定数据中包括的第一时段值A1可以小于在关于模式2MODE 2的第二ECS设定数据中包括的第二时段值A2。在这种情况下，第一ECS设定数据中包括的第一电流值B1可以大于第二ECS设定数据中包括的第二电流值B2。在一些实施例中，当根据一些实施例的刷新电流IDD6的电流值以上述比率来表达时，“B1”％可以小于“B2”％。相反，在关于模式1MODE 1的第一ECS设定数据中包括的第一时段值A1可以大于在关于模式2MODE 2的第二ECS设定数据中包括的第二时段值A2。在这种情况下，第一电流值B1可以小于第二电流值B2。在一些实施例中，当根据一些实施例的刷新电流IDD6的电流值以上述比率来表达时，“B1”％可以大于“B2”％。 [0147] 如上所述，在一个实施例中，当第一时段值A1至第四时段值A4顺序地增加时(例如，当第一时段值A1最小并且第四时段值A4最大时)，第一电流值B1至第四电流值B4可以顺序地减小。在这种情况下，就系统10的RAS覆盖而言，应用了模式1MODE 1的系统10的RAS可以是最高的，而应用了模式4MODE 4的系统10的RAS可以是最低的。然而，就存储系统100中功耗的效率而言，应用了模式4MODE 4的存储系统100的功耗的效率可以是最高的，而应用了模式1MODE 1的存储系统100的功耗的效率可以是最低的。 [0148] 图10所示的ECS设定数据可以被包括在MRS命令的操作代码或MRW命令的操作代码中。操作代码可以是例如8位。 [0149] 图11是示出根据实施例的存储器件的操作方法的流程图。 [0150] 参考图1、图10和图11，执行在初始化期间从存储控制器110接收与多个模式MODE 1至MODE 4当中根据客户确定的模式相对应的ECS设定数据的操作(S1110)。 [0151] 在一些实施例中，ECS设定数据可以包括：表示ECS时段tECSW的时段值、以及与刷新电流IDD6相关的电流值。ECS设定数据还可以包括DVFS的电源电压的电平VDD2L LEVEL。 [0152] 在一个实施例中，包括在第一ECS设定数据中的第一时段值可以小于包括在第二ECS设定数据中的第二时段值，并且包括在第一ECS设定数据中的第一电流值可以大于包括在第二ECS设定数据中的第二电流值。 [0153] 在另一实施例中，包括在第一ECS设定数据中的第一时段值可以大于包括在第二ECS设定数据中的第二时段值，并且包括在第一ECS设定数据中的第一电流值可以小于包括在第二ECS设定数据中的第二电流值。 [0154] 执行将ECS设定数据存储在模式寄存器1222中的操作(S1120)。 [0155] 响应于从存储控制器110提供的第一刷新命令，执行对包括在存储单元阵列121中的多个存储单元行当中的至少一个存储单元行执行刷新操作的操作(S1130)。 [0156] 响应于从存储控制器110提供的第二刷新命令，执行基于ECS设定数据的值对至少一个存储单元行执行ECS操作的操作(S1140)。 [0157] 图12是具体示出执行图11所示的ECS操作的操作的流程图。 [0158] 参考图2和图12，执行从存储单元阵列221读取数据的操作(S1210)。 [0159] 执行对从存储单元阵列221读取的数据执行ECC解码的操作(S1220)。 [0160] 执行将经ECC解码的数据写入到存储单元阵列221的操作(S1230)。 [0161] 执行将表示错误发生次数的计数数据存储在错误计数寄存器226中的操作(S1240)。这里，计数数据可以是错误计数数据ECD。 [0162] 图13是示出根据另一实施例的存储器件的操作方法的流程图。 [0163] 参考图13，操作S1310至S1340可以分别与图11所示的操作S1110至S1140相同。 [0164] 执行从存储控制器接收寄存器读取命令的操作(S1350)。 [0165] 执行响应于寄存器读取命令而将ECS设定数据和计数数据提供给存储控制器的操作(S1360)。这里，计数数据可以是错误计数数据ECD。 [0166] 图14是示出根据实施例的实现为高带宽存储器(HBM)的存储器件的示图。 [0167] 参考图14，存储器件20可以包括HBM和存储控制器940。HBM可以使用JEDEC标准的HBM协议。HBM协议可以是用于三维(3D)堆栈存储器的高性能随机存取存储器接口协议。HBM可以实现更大的带宽，同时功耗更少，通常具有比其他DRAM技术(例如，DDR4、GDDR5等)小得多的形状因子(form factor)。 [0168] HBM可以包括具有彼此独立的接口的多个通道CH1至CH8，并且因此可以具有高带宽。HBM可以包括多个裸片910和920。例如，HBM可以包括逻辑裸片(或缓冲器裸片)910以及一个或更多个核心裸片920。一个或更多个核心裸片920可以堆叠在逻辑裸片910上。在图14中，第一核心裸片921至第四核心裸片924可以被包括在HBM中，但一个或更多个核心裸片920的数量可以以各种方式改变。一个或更多个核心裸片920可以称为存储器裸片。 [0169] 第一核心裸片921至第四核心裸片924中的每一个核心裸片可以包括一个或更多个通道。例如，第一核心裸片921至第四核心裸片924中的每一个核心裸片可以包括两个通道，并且HBM可以包括八个通道CH1至CH8。具体地，例如，第一核心裸片921可以包括第一通道CH1和第三通道CH3，第二核心裸片922可以包括第二通道CH2和第四通道CH4，第三核心裸片923可以包括第五通道CH5和第七通道CH7，并且第四核心裸片924可以包括第六通道CH6和第八通道CH8。 [0170] 逻辑裸片910可以包括与存储控制器940通信的接口电路(IF)911。逻辑裸片910可以通过接口电路911从存储控制器940接收命令/地址和数据。 [0171] 接口电路911是存储控制器940经由其请求存储操作或计算过程的通道，并且可以传输命令/地址和数据。核心裸片920中的每一个核心裸片或通道CH1至CH8中的每一个通道可以包括存储器中处理器(processor‑in‑memory，PIM)电路。 [0172] 通道CH1至CH8中的每一个通道可以包括多个存储体，并且一个或更多个处理设备可以设置在每个通道的PIM电路中。作为一个示例，每个通道中的处理设备的数量可以等于存储体的数量。因为处理设备的数量小于存储体的数量，所以一个处理设备可以被至少两个存储体共享。每个通道的PIM电路可以运行由存储控制器940卸载的内核(kernel)。 [0173] 通道CH1至CH8中的每一个通道可以包括行锤管理电路930、存储单元阵列、模式寄存器、控制逻辑电路、以及刷新控制电路。通道CH1至CH8中的每一个通道还可以包括ECC电路和错误计数寄存器。 [0174] 逻辑裸片910还可以包括硅穿通路(TSV)区912、HBM物理层接口(HBM PHY)区913、以及串行器/解串器(SERDES)区914。TSV区912是形成有用于与核心裸片920通信的TSV并且形成有与(一个或更多个)通道CH1至CH8对应地布置的(一个或更多个)总线的区域。当通道CH1至CH8中的每一个通道具有128位的带宽时，TSV可以包括输入/输出1024位的数据的部件。 [0175] HBM PHY区913可以包括用于与存储控制器940和通道CH1至CH8通信的多个输入/输出电路。作为示例，HBM PHY区913可以包括用于连接存储控制器940和通道CH1至CH8的一个或更多个互连电路。HBM PHY区913可以包括针对存储控制器940与通道CH1至CH8之间的高效通信所需的信号、频率、定时、驱动、详细操作参数和功能提供的物理或电子层以及逻辑层。HBM PHY区913可以执行存储接口连接，诸如，针对相应的通道选择对应于存储单元的行和列，将数据写入到存储单元，或读取所写入的数据。HBM PHY区913可以支持JEDEC标准的HBM协议的特征。 [0176] SERDES区914是这样的区域：当存储控制器940的(一个或更多个)处理器的处理吞吐量增加并且存储器带宽需求增加时，该区域提供JEDEC标准的SERDES接口。SERDES区914可以包括SERDES发送器部分、SERDES接收器部分和控制器部分。SERDES发送器部分包括并行到串行电路和发送器，并且可以接收并行数据流并且串行化所接收的并行数据流。SERDES接收器部分包括接收器放大器、均衡器、时钟和数据恢复电路、以及串行到并行电路，并且可以接收串行数据流并且并行化所接收的串行数据流。控制器部分可以包括错误检测电路、错误纠正电路、以及诸如先进先出(FIFO)的寄存器。 [0177] 存储控制器940可以通过与(一个或更多个)通道CH1至CH8相对应地布置的(一个或更多个)总线发送命令/地址和数据。在一些实施例中，可以针对每个通道划分总线，或者一些总线可以由至少两个通道共享。 [0178] 存储控制器940可以提供命令/地址和数据，使得多个操作任务或内核中的至少一些由存储器件20执行。操作处理可以由存储控制器940指定的通道的PIM电路执行。在示例中，当所接收的命令/地址指示操作处理时，相应通道的PIM电路可以使用从存储控制器940提供的写入数据和/或从相应通道提供的读取数据来执行操作处理。在一个示例中，当通过存储器件20的相应通道接收的命令/地址指示存储操作时，可以执行对数据的访问操作。 [0179] 图15是示出根据一些实施例的电子设备的框图。 [0180] 参考图15，电子设备30可以是计算系统，诸如，计算机、膝上型计算机、服务器、工作站、便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能电话和可穿戴设备。 [0181] 电子设备30可以包括片上系统1000、外部存储器1850、显示设备1550和电源管理集成电路(PMIC)1950。 [0182] 片上系统1000可以包括中央处理单元(CPU)1100、神经处理单元(NPU)1200、图形处理单元(GPU)1300、定时器1400、显示控制器1500、随机存取存储器(RAM)1600、只读存储器(ROM)1700、存储控制器1800、时钟管理单元(CMU)1900、以及总线1050。片上系统1000还可以包括除了所示部件之外的其他部件。例如，电子设备30还可以包括显示设备1550、外部存储器1850和PMIC 1950。PMIC 1950可以实现在片上系统1000外部。然而，片上系统1000不限于此，并且可以包括能够执行PMIC 1950的功能的电源管理单元(PMU)。 [0183] CPU 1100也可以被称为处理器，并且可以处理或运行存储在外部存储器1850中的程序和/或数据。例如，CPU 1100可以响应于从CMU 1900输出的操作时钟信号来处理或运行程序和/或数据。 [0184] 在一些实施例中，CPU 1100可以执行上面参考图9描述的设置ECS设定值的方法。 [0185] CPU 1100可以实现为多核处理器。多核处理器是具有两个或更多个独立实体处理器(即，‘核(core)’)的计算组件，每个实体处理器可以读取和运行程序指令。存储在ROM 1700、RAM 1600和/或外部存储器1850中的程序和/或数据可以根据需要加载到CPU 1100的存储器中。 [0187] GPU 1300可以将由存储控制器1800从外部存储器1850读取的读取数据转换为适合于显示设备1550的信号。 [0188] 定时器1400可以基于从CMU 1900输出的操作时钟信号输出表示时间的计数值。 [0189] 显示设备1550可以显示从显示控制器1500输出的图像信号。例如，显示设备1550可以实现为液晶显示器(LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器、有源矩阵OLED(AMOLED)显示器、或柔性显示器。显示控制器1500可以控制显示设备1550的操作。 [0190] RAM 1600可以临时地存储程序、数据或指令。例如，在CPU 1100的控制下或根据存储在ROM 1700中的启动代码，存储在存储器中的程序和/或数据可以临时存储在RAM 1600中。RAM 1600可以实现为动态RAM(DRAM)或静态RAM(SRAM)。RAM 1600可以称为易失性存储器。 [0191] ROM 1700可以持久地存储程序和/或数据。ROM 1700可以实现为可擦除可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM)。 [0192] 存储控制器1800可以通过接口与外部存储器1850通信。存储控制器1800控制外部存储器1850的总体操作，并且控制主机与外部存储器1850之间的数据交换。例如，存储控制器1800可以根据主机的请求将数据写入外部存储器1850或从外部存储器1850读取数据。这里，主机可以是诸如CPU 1100、GPU 1300或显示控制器1500的主设备。 [0193] 在一些实施例中，存储控制器1800可以将从CPU 1100提供的ECS设定数据存储在易失性存储器中。这里，易失性存储器可以是RAM 1600或实现为DRAM的外部存储器1850。 [0194] 在一些实施例中，CPU 1100可以在正常状态下将请求存储在易失性存储器中的模式设定值的第一请求信号提供给存储控制器1800。存储控制器1800可以响应于第一请求信号而将第一模式寄存器设定命令提供给易失性存储器。响应于第一模式寄存器设定命令，易失性存储器可以将ECS设定数据以及表示所存储的主数据中的错误发生次数的错误计数数据提供给存储控制器1800。CPU 1100可以从存储控制器1800接收错误计数数据和ECS设定数据，并且基于错误计数数据和ECS设定数据，生成根据错误发生次数而改变的新的ECS设定数据。例如，当错误发生次数大于参考次数时，CPU 1100可以将表示ECS时段tECSW的时段值改变为较小值，并且将刷新电流IDD6的电流值改变为较大值。对于另一示例，当错误发生次数小于或等于参考次数时，CPU 1100可以将表示ECS时段tECSW的时段值改变为较大值，并且将刷新电流IDD6的电流值改变为较小值。对于另一示例，CPU 1100可以与错误发生次数相对应地改变与ECS时段tECSW和刷新电流IDD6相关的值。新的ECS设定数据可以包括根据错误发生次数而改变的ECS设定值。 [0195] 在一些实施例中，CPU 1100可以将请求存储新的ECS设定数据的第二请求信号提供给存储控制器1800。存储控制器1800可以响应于第二请求信号而将第二模式寄存器设定命令和新的ECS设定数据提供给易失性存储器。易失性存储器可以响应于第二模式寄存器设定命令而存储新的ECS设定数据。 [0196] 外部存储器1850是存储数据的存储介质，并且可以存储操作系统(OS)、各种程序和/或各种数据。外部存储器1850可以是例如RAM 1600，但不限于此。例如，外部存储器1850可以是非易失性存储器件(例如，闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、或FeRAM器件)。在另一实施例中，外部存储器1850可以是设置在片上系统1000内部的嵌入式存储器。此外，外部存储器1850可以是闪存、嵌入式多媒体卡(eMMC)、或通用闪存(UFS)。 [0198] 可以将操作时钟信号供应给GPU 1300。可以将操作时钟信号提供给其他部件(例如，CPU 1100或存储控制器1800)。CMU 1900可以改变操作时钟信号的频率。 [0199] CPU 1100、NPU 1200、GPU 1300、定时器1400、显示控制器1500、RAM 1600、ROM 1700、存储控制器1800和CMU 1900可以经由总线1050彼此通信。 [0200] 图16是示出根据一些实施例的电子系统的框图。 [0201] 参照图16，电子系统40可以实现为个人计算机(PC)、数据服务器或便携式电子设备。 [0202] 电子系统40可以包括片上系统(SOC)2000、相机模块2100、显示器2200、电源2300、输入/输出端口2400、存储器2500、存储装置2600、外部存储器2700、以及网络设备2800。 [0203] 相机模块2100是指能够将光学图像转换为电图像的模块。因此，从相机模块2100输出的电子图像可以存储在存储装置2600、存储器2500或外部存储器2700中。另外，从相机模块2100输出的电子图像可以显示在显示器2200上。 [0204] 显示器2200可以显示从存储装置2600、存储器2500、输入/输出端口2400、外部存储器2700或网络设备2800输出的数据。显示器2200可以是图10所示的显示设备1550。 [0205] 电源2300可以向至少一个部件供应操作电压。电源2300可以由PMIC控制。 [0206] 输入/输出端口2400是指能够将数据发送到电子系统40或将从电子系统40输出的数据发送到外部设备的端口。例如，输入/输出端口2400可以是连接到诸如计算机鼠标的点击设备(pointing device)的端口、连接到打印机的端口、或连接到USB驱动器的端口。 [0207] 存储器2500可以实现为易失性存储器或非易失性存储器。根据实施例，能够控制存储器2500上的数据访问操作(例如，读取操作、写入操作(或编程操作)、或擦除操作)的存储控制器可以集成或嵌入在片上系统2000中。在下文中，假定存储器2500实现为易失性存储器。 [0208] 在一些实施例中，片上系统2000可以在电子系统40的初始化状态下将包括ECS设定数据的第一模式寄存器设定命令提供给存储器2500。ECS设定数据可以与上面参照图10所描述的相同。存储器2500可以响应于从片上系统2000提供的第一模式寄存器设定命令而存储ECS设定数据。 [0209] 在一些实施例中，片上系统2000可以在正常状态下提供指示存储器2500输出存储在易失性存储器中的模式设定值的第二模式寄存器设定命令。存储器2500可以响应于第二模式寄存器设定命令而向片上系统2000提供ECS设定数据以及表示存储在存储器2500中的主数据中的错误发生次数的错误计数数据。 [0210] 在一些实施例中，片上系统2000可以基于错误计数数据和ECS设定数据来生成根据错误发生次数改变的新的ECS设定数据。此外，片上系统2000可以提供指示存储器2500存储新的ECS设定数据的第三模式寄存器设定命令。存储器2500可以响应于第三模式寄存器设定命令而存储新的ECS设定数据。 [0211] 存储装置2600可以实现为硬盘驱动器或固态驱动器(SSD)。 [0212] 外部存储器2700可以实现为安全数字(SD)卡或多媒体卡(MMC)。根据实施例，外部存储器2700可以是订户识别模块(SIM)卡或通用订户识别模块(USIM)卡。 [0213] 网络设备2800是指能够将电子系统40连接到有线网络或无线网络的设备。 [0214] 在一些实施例中，根据实施例，由图1至图7、图15和图16所示的块表示的每个部件可以实现为执行上述相应功能的各种数量的硬件、软件和/或固件结构。例如，这些部件中的至少一者可以包括各种硬件部件，这些硬件部件包括数字电路、可编程或不可编程逻辑器件或阵列、专用集成电路(ASIC)、晶体管、电容器、逻辑门、或使用直接电路结构的其他电路系统，诸如，存储器、处理器、逻辑电路、查找表等，其可以通过一个或更多个微处理器或其他控制装置的控制来执行相应功能。此外，这些部件中的至少一者可以包括模块、程序、或代码的一部分，其包含用于执行指定逻辑功能的一个或更多个可执行指令，并且由一个或更多个微处理器或其他控制装置执行。此外，这些部件中的至少一者还可以包括处理器(诸如，执行相应功能的中央处理单元(CPU))、微处理器等)，或者可以由处理器(诸如，执行相应功能的中央处理单元(CPU))、微处理器等)来实现。实施例的功能方面可以以在一个或更多个处理器上运行的算法实现。此外，由块或处理步骤表示的部件、元件、模块或单元可以采用用于电子配置、信号处理和/或控制、数据处理等的任何数量的相关技术。 [0215] 对于本领域技术人员清楚的是，在不脱离本发明构思的范围或精神的情况下，可以以各种方式修改或改变结构。鉴于以上提供的描述，本发明构思被认为包括本公开的改变和修改，只要这样的改变和修改落入所附权利要求和等同物的范围内。 [0216] 虽然已经具体示出和描述了实施例的各方面，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。 |
||||||
QQ群二维码
意见反馈
意见反馈