基于量子效应的唯一标识符 |
|||||||
| 申请号 | CN201880067662.7 | 申请日 | 2018-07-25 | 公开(公告)号 | CN111247768B | 公开(公告)日 | 2023-09-12 |
| 申请人 | 量子加密有限公司; | 发明人 | 沙赫拉姆·莫斯比; 帕特里克·卡米莱里; 亨利·爱德华·威廉·蒙塔古; | ||||
| 摘要 | 提供了一种用于确定设备的唯一标识符的方法，该设备包括该设备独有的量子隧穿势垒。该方法包括在量子隧穿势垒两端施加电势差，该电势差足以使电荷载流子能够隧穿量子隧穿势垒。该方法还包括测量电 信号 ，该 电信号 代表穿过量子隧穿势垒的隧穿 电流 ，该隧穿电流是量子隧穿势垒的特性。该方法还包括根据所测量的电信号来确定设备的唯一标识符。本文还提供了相关的装置、系统、计算机可读介质和方法。 | ||||||
| 权利要求 | 1.一种用于确定设备的唯一标识符的方法，所述设备包括所述设备独有的量子隧穿势垒，所述方法包括： |
||||||
| 说明书全文 | 基于量子效应的唯一标识符技术领域[0001] 本发明总体上涉及设备的唯一标识符(unique identifier)的确定或生成。具体地，本公开涉及通过利用量子隧穿效应来确定或生成设备的唯一标识符。 [0002] 背景 [0003] 网络(诸如互联网)改变了执行日常工作的方式，这对信息安全具有重大影响。许多日常工作需要数字设备进行安全地验证并且由另一方验证和/或安全地处理私有信息。在验证器(authenticator)物理上可以获得标识符的世界中，这是一个微不足道的问题——例如，银行出纳员可以通过检查客户的护照或其他识别文件(identifying file)来验证银行分行中的银行客户。然而，如果不能立即获得客户的识别文件(例如当客户获得在线银行服务时)，情况就复杂得多。银行必须确保正确的客户能够获得正确的资源和信息。 但是，银行如何才能确保通过网络到客户的通信链路是安全的，以防止窃听或篡改数据，以及客户如何确定他或她连接到了他们的银行服务而不是冒名顶替者？ [0004] 有许多加密应用可以用来解决这些问题，例如数字签名或其他私密加密密钥(secret cryptographic key)。为了提供安全的存储器或验证源，一种常见的方法是将加密密钥放在非易失性电可擦除可编程只读存储器(EEPROM)或电池支持的静态随机存取存储器(SRAM)中，并使用加密操作(诸如数字签名或加密)。然而，这种方法通常很耗时，并且在功耗方面成本很高。另外，非易失性存储器通常容易受到侵入式攻击，侵入式攻击可以获取密钥。如果第三方在例如银行事务中使用被盗的加密密钥，那么银行将无法立即知道该密钥正被第三方欺诈性地使用，因此会允许这种欺诈性事务继续进行。 [0005] 因此，希望能够唯一地识别与用户相关联的设备/装置，使得在没有该设备/装置的情况下，某些操作或事务无法进行。也就是说，希望能够“指纹化”设备。这种指纹或标识符必须很难被克隆，并且在很大程度上不受环境因素的影响，以便每当设备的身份受到查询时，都返回一个可靠且可信的答案。 [0006] 物理上不可克隆函数(也称为物理不可克隆函数或PUF)是一种加密原语，其用于验证和私密密钥存储，而不需要安全的EEPROM和其他昂贵的硬件。PUF不是将秘密存储在数字存储器中，而是从通常在制造过程中引入的设备的独有物理特性中得出秘密。在通常被认为是经典或宏观的物理学(诸如激光通过悬浮有微小二氧化硅微球(tiny silica spheres)的硬化环氧树脂板的散射，或者在一些电路中门延迟的制造可变性)的基础上提供已知的PUF。然而，随着技术的进步，需要越来越小的设备，基于这种设计的PUF很难按比例缩小。 [0008] 概述 [0009] 根据本发明的一个方面，提供了用于确定设备的唯一标识符的方法。该设备包括该设备独有的量子隧穿势垒(quantum tunnelling barrier)。该方法包括在量子隧穿势垒两端施加电势差，该电势差足以使电荷载流子(charge carrier)能够隧穿量子隧穿势垒。该方法还包括测量电信号，该电信号代表穿过量子隧穿势垒的隧穿电流，该隧穿电流是量子隧穿势垒的特性。该方法还包括根据所测量的电信号来确定设备的唯一标识符。 [0010] 确定唯一标识符可以包括生成唯一标识符。例如，验证器可以生成设备的唯一标识符，以供存储。确定唯一标识符可以包括验证唯一标识符。例如，验证器可以确定设备的唯一标识符，以便核实(verify)该设备。 [0011] 如本文描述的用于确定设备的唯一标识符的方法有利地使得安全问题(诸如核实)能够得到解决，即使设备被缩小到纳米级。与直觉相反，通常被视为系统或组件中的损耗或噪声的来源的量子隧穿效应却被用来使设备得以识别的有利效果。此外，本文描述的方法和设备在很大程度上不受环境效应(诸如温度变化)的影响，因此可以可靠地用于识别设备。 [0012] 另外，量子隧穿势垒的纳米级、分子级或原子级结构很难被篡改，因此使用量子隧穿电流来得出设备的唯一标识符允许可靠的设备验证。相比之下，其他(传统的)PUF(诸如SRAM‑PUF)可以通过在SRAM‑PUF的单元上照射光而被篡改。 [0013] 该设备可以包括单个/仅一个/少于两个量子隧穿势垒。也就是说，电势差可以仅施加在单个量子隧穿势垒两端，以得出唯一标识符。可以根据穿过设备的量子隧穿势垒的隧穿电流得出设备的唯一标识符，在该设备中没有量子限制(quantum confinement)。设想了其他实施例，如将在下面进一步详细解释的，其中设备包括多个量子隧穿势垒，然而这些设备中的唯一标识符也不依赖于这些设备中的量子限制的特性。 [0014] 量子隧穿势垒可以具有小于或等于五纳米的平均厚度。 [0015] 该方法还可以包括提供在通信协议或数据事务中使用的唯一标识符。唯一标识符可以用于对通信协议或数据事务的方面进行加密或保护或验证。该方法可以包括提供唯一标识符作为物理对象或数字对象的数字标识符。该方法可以包括在通信协议或数据事务中使用唯一标识符和/或使用唯一标识符作为物理对象或数字对象的数字标识符。 [0016] 设备的量子隧穿势垒可以是物理上不可克隆的。由所测量的电信号揭示的量子隧穿势垒的特性可以源于由相同半导体制造工艺生产的表面上相同的设备之间的设备间可变性(device‑to‑device variability)产生的设备的一个或更多个独特的纳米级属性。在设备与设备之间可变的独特的纳米级属性可能超出了用于生产设备的半导体制造工艺的控制。 [0017] 可以执行电信号的测量，以便足以揭示量子隧穿势垒的特性，该量子隧穿势垒的特性源于由相同半导体制造工艺生产的表面上相同的设备之间的设备间可变性产生的设备的一个或更多个独特的纳米级属性。 [0018] 该方法还可以包括在表面上相同的设备的第二量子隧穿势垒两端施加相同的电势差，并测量代表穿过第二量子隧穿势垒的第二隧穿电流的电信号，其中，代表穿过表面上相同的第一设备和第二设备的量子隧穿势垒的隧穿电流的电信号是不同的。该方法还可以包括确定表面上相同的第二设备的第二唯一标识符。 [0019] 该方法还可以包括存储唯一标识符。 [0020] 该方法还可以包括将该设备的唯一标识符与包含该设备的唯一标识符和其他设备的唯一标识符的数据库进行比较。其他设备中的每一个包括该其他设备独有的量子隧穿势垒。 [0021] 该方法还可以包括，在施加电势差之前，从第三方接收挑战(challenge)。来自第三方的挑战可以采取任何合适的形式(例如命令信号或指令)，其可以与所施加的电势差的强度相关。所施加的电势差的强度本身可以被认为是挑战。该设备可以包括物理上不可克隆函数或者形成物理上不可克隆函数的一部分，并且该唯一标识符可以是物理上不可克隆函数的唯一标识符，或者可以用于建立物理上不可克隆函数的唯一标识符。该方法还可以包括响应于该挑战，将该唯一标识符传送给第三方。 [0022] 确定设备的唯一标识符可以包括确定隧穿电流的平均值。 [0023] 测量电信号可以包括多次测量电信号，并且确定设备的唯一标识符可以包括根据电信号的多次测量结果来对电流频谱进行插值。 [0025] 电荷载流子可以是电子。电荷载流子可以是诸如空穴的准粒子。 [0026] 根据本发明的一个方面，提供了一种计算机可读介质。该计算机可读介质上存储有指令，当由处理器执行时，该指令使得处理器通过执行本文公开的方法来确定设备的唯一标识符。计算机可读介质可以是非暂态计算机可读介质。 [0027] 根据本发明的一个方面，提供了一种设备。该设备包括第一端子和第二端子。该设备还包括设备独有的量子隧穿势垒，该量子隧穿势垒位于第一端子和第二端子之间。该设备还包括处理器，该处理器被配置成在第一端子和第二端子之间并在量子隧穿势垒两端施加电势差，该电势差足以使电荷载流子能够隧穿量子隧穿势垒。该处理器还被配置成测量电信号，该电信号代表穿过量子隧穿势垒的隧穿电流，该隧穿电流是量子隧穿势垒的特性。该设备还被配置成根据所测量的电信号来确定设备的唯一标识符。 [0028] 该设备可以包括互补金属氧化物半导体(CMOS)芯片。 [0029] 该设备可以包括单个独有的量子隧穿势垒。 [0030] 量子隧穿势垒可以具有小于或等于五纳米的平均厚度。例如，量子隧穿势垒可以具有小于或等于三纳米的平均厚度。 [0031] 设备的量子隧穿势垒可以是物理上不可克隆的。在使用中由所测量的电信号揭示的量子隧穿势垒的特性可以源于由相同半导体制造工艺生产的表面上相同的设备之间的设备间可变性产生的设备的一个或更多个独特的纳米级属性。在设备与设备之间可变的独特的纳米级属性可能超出了用于生产设备的半导体制造工艺的控制。 [0032] 处理器可以被配置成使得电信号的测量被执行，以便足以揭示量子隧穿势垒的特性，该量子隧穿势垒的特性源于由相同半导体制造工艺生产的表面上相同的设备之间的设备间可变性产生的设备的一个或更多个独特的纳米级属性。 [0034] 隧穿电流可以取决于量子隧穿势垒的原子级氧化物厚度变化(OTV)。隧穿电流可以取决于量子隧穿势垒的边缘粗糙度(LER)。 [0035] 处理器还可以被配置成在施加电势差之前，从第三方接收挑战。处理器还可以被配置成：响应于挑战，将唯一标识符传送给第三方。 [0036] 该设备可以包括物理上不可克隆函数。唯一标识符可以是物理上不可克隆函数的唯一标识符。该设备可以形成物理上不可克隆函数的一部分。 [0037] 电荷载流子可以是电子。电荷载流子可以是诸如空穴的准粒子。 [0038] 该设备还可以包括用于施加电势差的电源。 [0039] 根据本发明的一个方面，提供了一种晶圆或衬底。该晶圆包括本文描述的多个设备，其中，多个设备中的每个设备包括该设备独有的量子隧穿势垒。 [0040] 根据本发明的一个方面，提供了两个表面上相同的设备，这些设备如本文所公开的，并且根据相同的半导体制造工艺被制造。当在使用中在设备的量子隧穿势垒两端施加相同的电势差时，设备的处理器测量代表穿过量子隧穿势垒的相应隧穿电流的不同的相应电信号。设备的处理器在使用中可以根据所测量的电信号来确定表面上相同的设备的不同的相应唯一标识符。两个处理器可以设置在单个集成电路组件上。 [0041] 根据本发明的一个方面，公开了使用本文要求保护的设备来提供唯一标识符用于通信协议或数据事务，可选地用于对通信协议或数据事务的方面进行加密或保护或验证的用途。该用途还可以包括在通信协议或数据事务中使用唯一标识符。 [0042] 根据本发明的一个方面，提供了一种在用于确定唯一标识符的设备的生产中使用的方法。该方法包括：提供半导体制造装置，该半导体制造装置被配置成操作半导体生产工艺，用于提供在其之间具有量子隧穿势垒的第一端子和第二端子，半导体生产工艺被选择，以便促进根据半导体生产工艺生产的表面上相同的设备的量子隧穿势垒之间的可测量的设备间可变性，可变性是由设备的纳米级属性的变化引起的，设备的纳米级属性的变化超出了半导体生产工艺的控制。该方法还包括：提供装置，该装置被配置成提供耦合到端子的处理器，并且该处理器被配置成：(i)在第一端子和第二端子之间并在量子隧穿势垒两端施加电势差，该电势差足以使得电荷载流子能够隧穿量子隧穿势垒，(ii)测量电信号，该电信号代表穿过量子隧穿势垒的隧穿电流，该隧穿电流是量子隧穿势垒的特性，以及(iii)根据所测量的电信号来确定设备的唯一标识符。该方法还可以包括操作所提供的装置，以制造用于确定唯一标识符的设备。 [0043] 根据本发明的一方面，提供了用于确定晶体管器件的唯一标识符的方法。晶体管器件包括源极端子、漏极端子和栅极端子，由晶体管器件独有的量子隧穿势垒将栅极端子与源极端子和漏极端子分开。源极端子和漏极端子之间的电势差基本为零。该方法包括：在栅极端子与源极端子和漏极端子中的至少一个之间施加电势差，该电势差足以使得电荷载流子能够隧穿量子隧穿势垒。该方法还包括：测量栅极漏电信号(gate leakage electrical signal)，该栅极漏电信号代表穿过量子隧穿势垒的隧穿电流，该隧穿电流是量子隧穿势垒的特性。该方法还包括：根据所测量的栅极漏电信号来确定晶体管器件的唯一标识符。 [0044] 隧穿电流还可以是在源极端子和漏极端子之间的半导体沟道的特性。量子隧穿势垒和沟道可以将栅极端子与源极端子和漏极端子分开。因此，栅极泄漏信号可以是沟道的纳米级属性的特性，例如沟道中的随机掺杂剂分布。 [0045] 根据本发明的一个方面，提供了一种计算机可读介质，该计算机可读介质上存储有指令，当由处理器执行时，该指令使得处理器通过执行本文描述的方法来确定晶体管器件的唯一标识符。 [0046] 根据本发明的一个方面，提供了一种装置。该装置包括晶体管器件。晶体管器件包括源极端子、漏极端子和栅极端子，由晶体管器件独有的量子隧穿势垒将栅极端子与源极端子和漏极端子分开。在源极端子和漏极端子之间的电势差能够操作成基本为零。该装置还包括处理器，该处理器被配置成：在栅极端子与源极端子和漏极端子中的至少一个之间施加电势差，该电势差足以使得电荷载流子能够隧穿量子隧穿势垒。该处理器还被配置成：测量栅极漏电信号，该栅极漏电信号代表穿过量子隧穿势垒的隧穿电流，该隧穿电流是量子隧穿势垒的特性。处理器还被配置成：根据所测量的栅极漏电信号来确定晶体管器件的唯一标识符。 [0047] 根据本发明的另一方面，提供了用于确定电容器器件的唯一标识符的方法。电容器器件包括第一端子和第二端子，并且还包括设置在第一端子和第二端子之间的量子隧穿势垒。该方法包括：在第一端子和第二端子之间施加电势差，该电势差足以使电荷载流子能够隧穿量子隧穿势垒。该方法还包括：测量栅极漏电信号，该栅极漏电信号代表穿过量子隧穿势垒的隧穿电流，该隧穿电流是量子隧穿势垒的特性。该方法还包括：根据所测量的栅极漏电信号来确定电容器器件的唯一标识符。 [0048] 根据本发明的另一方面，提供了一种计算机可读介质，该计算机可读介质上存储有指令，当由处理器执行时，该指令使得处理器通过执行本文描述的方法来确定电容器器件的唯一标识符。 [0049] 根据本发明的另一方面，提供了一种装置。该装置包括电容器器件和处理器。电容器器件包括第一端子和第二端子以及设置在第一端子和第二端子之间的量子隧穿势垒。处理器被配置成：在第一端子和第二端子之间施加电势差，该电势差足以使电荷载流子能够隧穿量子隧穿势垒。该处理器还被配置成：测量栅极漏电信号，该栅极漏电信号代表穿过量子隧穿势垒的隧穿电流，该隧穿电流是量子隧穿势垒的特性。处理器还被配置成：根据所测量的栅极漏电信号来确定电容器器件的唯一标识符。 [0050] 根据本发明的另一方面，提供了用于确定量子点晶体管器件的唯一标识符的方法。量子点晶体管器件包括源极端子、漏极端子、在源极端子和漏极端子之间的量子点薄膜、第一栅极端子和第二栅极端子，由量子点晶体管器件独有的第一量子隧穿势垒将第一栅极端子与源极端子和漏极端子分开，由量子点晶体管器件独有的第二量子隧穿势垒将第二栅极端子与源极端子和漏极端子分开。源极端子和漏极端子之间的电势差基本为零。该方法包括：在第一栅极端子与源极端子和漏极端子中的至少一个之间施加电势差，该电势差足以使得电荷载流子能够隧穿量子点薄膜、隧穿第一量子隧穿势垒并且隧穿第二量子隧穿势垒。该方法还包括：测量来自第一栅极端子和/或第二栅极端子的栅极漏电信号，该栅极漏电信号代表通过相应的第一量子隧穿势垒和/或第二量子隧穿势垒的隧穿电流，所述隧穿电流是相应的第一量子隧穿势垒和/或第二量子隧穿势垒的特性。该方法还包括：根据所测量的栅极漏电信号来确定量子点晶体管器件的唯一标识符。 [0051] 根据本发明的一个方面，提供了一种计算机可读介质，该计算机可读介质上存储有指令，当由处理器执行时，该指令使得处理器通过执行本文描述的方法来确定量子点晶体管器件的唯一标识符。 [0052] 根据本发明的一个方面，提供了一种装置。该装置包括量子点晶体管器件和处理器。量子点晶体管器件包括源极端子和漏极端子，该源极端子和漏极端子至少由量子点薄膜分开。量子点晶体管器件还包括第一栅极端子，由量子点晶体管器件独有的第一量子隧穿势垒(以及可选的量子点薄膜)将第一栅极端子与源极端子和漏极端子分开。量子点晶体管器件还包括第二栅极端子，由量子点晶体管器件独有的第二量子隧穿势垒(以及可选的量子点薄膜)将第二栅极端子与源极端子和漏极端子分开。在源极端子和漏极端子之间的电势差能够操作成基本为零。处理器被配置成：在第一栅极端子与源极端子和漏极端子中的至少一个之间施加电势差，该电势差足以使得电荷载流子能够隧穿量子点薄膜、隧穿第一量子隧穿势垒并且隧穿第二量子隧穿势垒。该处理器还被配置成：测量来自第一栅极端子和/或第二栅极端子的栅极漏电信号，该栅极漏电信号代表通过相应的第一量子隧穿势垒和/或第二量子隧穿势垒的隧穿电流，所述隧穿电流是相应的第一量子隧穿势垒和/或第二量子隧穿势垒的特性。该处理器还被配置成：根据所测量的栅极漏电信号来确定量子点晶体管器件的唯一标识符。 [0053] 根据本发明的另一方面，提供了一种用于确定浮栅晶体管器件的唯一标识符的方法，浮栅晶体管器件包括源极端子、漏极端子、控制栅极端子和浮栅端子，由器件独有的第一量子隧穿势垒将控制端子与浮栅端子分开，由器件独有的第二量子隧穿势垒将浮栅端子与源极端子和漏极端子分开。该方法包括：在控制栅极端子与源极端子和漏极端子中的至少一个之间施加电势差，该电势差足以使得电荷载流子能够隧穿第二量子隧穿势垒。该方法还包括：测量浮栅晶体管器件的阈值电压，该阈值电压代表穿过第二量子隧穿势垒的隧穿电流。该方法还包括：测量栅极漏电信号，该栅极漏电信号代表穿过第一量子隧穿势垒和第二量子隧穿势垒的隧穿电流。该方法还包括：根据所测量的阈值电压和所测量的栅极漏电信号，确定浮栅晶体管器件的唯一标识符。 [0054] 根据本发明的另一方面，提供了一种计算机可读介质，该计算机可读介质上存储有指令，当由处理器执行时，该指令使得处理器通过执行本文描述的方法来确定浮栅晶体管器件的唯一标识符。 [0055] 根据本发明的另一方面，提供了一种装置。该装置包括浮栅晶体管器件和处理器。浮栅晶体管器件包括源极端子。浮栅晶体管器件还包括漏极端子。浮栅晶体管器件还包括： 浮栅端子，由第二量子隧穿势垒将浮栅端子与源极端子和漏极端子分开。浮栅晶体管器件还包括：控制栅极端子，由第一量子隧穿势垒将控制栅极端子与浮栅端子分开。在源极端子和漏极端子之间的电势差能够操作成基本为零。处理器被配置成：在控制栅极端子与源极端子和漏极端子中的至少一个之间施加电势差，该电势差足以使得电荷载流子能够隧穿第二量子隧穿势垒。处理器还被配置成：测量浮栅晶体管器件的阈值电压，该阈值电压代表穿过第二量子隧穿势垒的隧穿电流。处理器还被配置成：测量栅极漏电信号，该栅极漏电信号代表穿过第一量子隧穿势垒和第二量子隧穿势垒的隧穿电流。处理器还被配置成：根据所测量的阈值电压和所测量的栅极漏电信号，确定浮栅晶体管器件的唯一标识符。 [0056] 用于执行本文描述的这种方法的计算机程序和/或代码可以在计算机可读介质或计算机程序产品上被提供给诸如计算机的装置。计算机可读介质可以是例如电子、磁、光、电磁、红外或半导体系统，或者用于数据传输(例如用于通过互联网下载代码)的传播介质。可替代地，计算机可读介质可以采用物理计算机可读介质(诸如半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和光盘(诸如CD‑ROM、CD‑R/W或DVD))的形式。 [0057] 根据本文给出的教导，本发明所属领域的技术人员将会想到本文阐述的本发明的许多修改和其他实施例。因此，将会理解的是，本文的公开并不限于本文公开的特定实施例。此外，尽管本文提供的描述提供了在元素的某些组合的背景下的示例实施例，但是在不脱离本发明的范围的情况下，步骤和/或功能可以由替代实施例提供。 [0059] 现在将参考附图仅通过示例的方式来描述本发明的实施例，其中： [0060] 图1图示了隧穿量子隧穿势垒的粒子的一维波函数； [0061] 图2示出了用于确定设备的唯一标识符的方法的流程图； [0062] 图3示出了验证系统的框图； [0063] 图4示出了包括量子隧穿势垒的装置或设备的框图； [0064] 图5是晶体管器件的示意图； [0065] 图6图示了批次间变化(lot‑to‑lot variation)、晶圆间变化(wafer‑to‑wafer variation)、芯片间变化(chip‑to‑chip variation)以及芯片上的变化(on‑chip variation)； [0066] 图7示出了负沟道金属氧化物半导体晶体管器件中栅极泄漏的蒙特卡罗模拟的直方图； [0067] 图8示出了用于确定晶体管器件的唯一标识符的方法的流程图； [0068] 图9是浮栅晶体管器件的示意图；以及 [0069] 图10是量子点晶体管器件的示意图。 [0070] 整个描述和附图中，类似的附图标记指的是类似的部分。 [0071] 详细描述 [0072] 本发明寻求提供用于确定设备的唯一标识符的新颖/改进的方法，以及用于执行所述方法的合适的装置和设备。虽然下面描述了各种实施例，但是本发明不限于这些实施例，并且这些实施例的变型可以很好地落入仅由所附权利要求限定的本发明的范围内。 [0073] 在下文中，诸如“设备”和“装置”的术语被认为是可互换的，并且在某些地方，在上下文允许的情况下，已经互换使用。通常，为了清楚起见，“设备”被用来描述包括量子隧穿势垒的对象，而“装置”被用来描述包括量子隧穿势垒和处理器的对象。然而，这些术语被认为是可互换的，例如，“设备”还可以包括处理器，并且“装置”可以包括或可以不包括处理器。设备/装置可以包括例如一个或更多个电子组件、集成芯片、计算设备、服务器、移动或便携式计算机或电话等。设备/装置可以包括PUF。 [0074] 在下文中，术语物理上不可克隆函数、物理不可克隆函数和PUF可以互换使用。PUF包括执行函数操作的对象，即当用某个输入查询时，PUF产生可测量的输出。在数学意义上，PUF不是一个真正的函数，因为对PUF的输入可能有不止一个可能的输出。通常，对PUF的输入被称为“挑战”，而PUF的结果输出被称为“响应”。所应用的挑战及其所测量的响应被称为“挑战‑响应对”或“CRP”。在通常被称为“注册(enrolment)”的典型应用场景中，从特定的PUF收集一个或更多个挑战‑响应对，并将其存储在对应的数据库中。在另一个通常被称为“核实”或“验证”的典型应用场景中，来自数据库的挑战被应用于PUF，并且将PUF产生的响应与来自数据库的对应响应进行比较。只能被一个或少数几个挑战询问的PUF有时可以被称为“物理上混淆的密钥(Physically Obfuscated Key)”或“POK”。 [0075] PUF应该在很大程度上不受环境条件的影响，这样它对任何给定挑战的响应都可以由知道对应的CRP的有效验证器来预测。这一想法主要是由对一个单一PUF实例(instantiation)的两个评估之间的“内部距离(intra‑distance)”的概念捕获的，该距离是对同一个PUF应用两次特定挑战所产生的两个响应之间的距离。PUF的一个实例也应该可以明显地区别于PUF的另一个实例。对于特定的挑战，两个PUF实例之间的“间距(inter‑distance)”是对两个PUF实例应用一次挑战所产生的两个响应之间的距离。所使用的距离度量可以根据响应的性质而变化，例如，当响应是位字符串(bit string)时，可以使用汉明距离(Hamming distance)。理想的情况是，PUF应该具有小的内部距离和大的间距。 [0076] 就集成电路(IC)而言，PUF是伪随机函数，它利用集成电路(互补金属氧化物半导体—“CMOS”)制造过程中的随机无序，通过将IC的微结构物理缩减为固定长度的字符串来生成随机且唯一的标识符。 [0077] 为了实现更高的集成密度和性能，近年来，CMOS器件在尺寸上的缩减已经达到了量子力学效应对于这种器件的操作变得更加重要的程度。例如，由于这种缩减，即使当设备被认为处于“关断”状态时(在该状态下电流通常不应当能够流动)，电流也可以流过设备的一个或更多个组件。在这样的系统中，这种量子力学效应(包括漏电流在内)通常被认为是损耗，例如，晶体管中的漏电流通常被视为对该晶体管控制的限制。因此，随着CMOS器件和IC变得越来越小，人们倾向于试图减轻、纠正或消除这种看似不利的效应。 [0078] 发明人已经认识到，与这种量子力学效应被认为是损耗或噪声的来源相反，在设备(诸如CMOS器件)中，量子力学效应(尤其是量子隧穿效应)可以被用作有用的密码原语。具体地，这种量子力学效应基于底层设备的纳米级或原子级属性，并且发明人还认识到，这样，这些量子力学效应可以用于唯一地识别底层设备。也就是说，这种量子力学签名可以用于描述物理上不可克隆函数或物理上混淆的密钥。 [0079] 本文描述的确定/生成/核实设备的唯一标识符的方法依赖于量子隧穿效应。发明人已经具体认识到，穿过量子隧穿势垒的量子隧穿电流独有地表征了量子隧穿势垒本身，并且与利用量子限制的设备不同，该量子隧穿电流很大程度上不受环境效应(尤其是外部温度)的影响。因此，本文公开的方法和设备能够为设备提供可靠的标识符或签名。因此，发明人已经认识到，通过分析量子隧穿电流，可以实现PUF或POK。 [0080] 现在将参照图1描述本文所述方法的基本原理，图1示出了由量子隧穿势垒100提供的能量势V对粒子波函数110的影响。 [0081] 在宏观世界中，当一个对象撞到一个障碍物时，除非对象有足够的能量穿过障碍物，否则它的路径就会被阻塞。然而，在微观世界中，即使对象不具备传统上所需的能量，它也有可能穿过障碍物或势垒。量子力学可以告诉我们，可以以什么概率在对象通常不能穿过的障碍物的远侧发现对象。使这一事件发生的过程是被称为量子隧穿的随机过程。 [0082] 如果带电粒子(诸如电子)穿过了它通常不能穿过的势垒，则这种电荷的移动就会产生隧穿电流。电子具有类似波的属性，并且可以通过波函数110来描述，在图1所示的示例中，波函数是一维波函数ψ(x)。 [0083] 在图1的区域120(x＜x0)中，电子的能量E大于其周围的势能V(x)(即，电子自由行进，因为在该区域中没有量子隧穿势垒)，因此在图中波函数110具有第一种形式。 [0084] 在图1的区域130中，在x0(通常粒子将被反射的位置)和x0+b之间(其中，b是量子隧穿势垒100的厚度)，电子的能量E小于势垒的能量V(x)。 [0085] 在隧穿期间由波函数110提供的传输幅度与下面的项成比例： [0086] [0087] 其中x0是通常的转折点，m是粒子的质量，并且 其中h是普朗克常数。在势垒的另一侧(电子的能量E再次大于势能V(x)的区域140)找到粒子的概率与该幅度的平方成比例： [0088] [0089] 其中，b是势垒100的宽度。由于穿过势垒的概率函数的急剧衰减，因此实际上被发现隧穿势垒的电子的数量取决于势垒100的厚度或宽度。 [0090] 实际上，量子隧穿势垒100可以采取任何合适的形式，只要该势垒的空间尺寸处于或低于对应于关注的粒子的德布罗意波长(de Broglie wavelength)的长度尺度。例如，势垒100可以包括纳米级电介质、空气、真空或其他介质。下面将提供进一步的示例。 [0091] 如本领域技术人员将会理解的，图1的势垒100以简化的形式呈现为一维势垒，对于该一维势垒，在其宽度两端的电势V(x)是常数。然而，实际上，即使在一维情况下，势垒的纳米级或原子级结构特征(例如形成势垒的电介质中的杂质)将引起在势垒宽度两端的电势V(x)变化，这又导致在穿过势垒的粒子(诸如电子)的传输幅度方面势垒特定的衰减。这又意味着通过隧穿势垒产生的隧穿电流也受到势垒100的固有特征的影响。因此，所测量的隧穿电流可以用于唯一地识别量子隧穿势垒和这种量子隧穿势垒所在的任何设备(例如PUF)。本领域技术人员将会理解，相同的考虑也适用于更高维度的势垒，诸如二维势垒或三维势垒(对于这些势垒，电势可以分别用多元函数V(x，y)和V(x，y，z)来描述)。 [0092] 如上所述，PUF利用了通常在制造过程期间引入的设备的独有物理属性。这种设备之间变化的来源将在下文中结合CMOS器件(特别是结合金属氧化物半导体场效应晶体管(MOSFET)或金属绝缘体半导体场效应晶体管(MISFET))被进一步解释，然而本领域技术人员将会理解，变化的这些来源也与其他结构和设备/装置相关。 [0093] 图2是用于确定设备/装置的唯一标识符的方法的流程图，该设备包括量子隧穿势垒100。如上所述，由于量子隧穿势垒的固有唯一性，量子隧穿势垒是物理上不可克隆的，并且是设备所独有的。 [0094] 在步骤210，该方法包括在量子隧穿势垒两端施加电势差，该电势差足以使电荷载流子能够隧穿量子隧穿势垒。电势差可以低于阈值电压，对于该阈值电压，电流通常能够穿过势垒100。在PUF的术语中，所述施加的电势差可以被认为是挑战。 [0095] 在步骤220，该方法包括测量电信号，该电信号代表穿过量子隧穿势垒100的隧穿电流。隧穿电流是量子隧穿势垒100的特性。测量电信号可以包括使用例如安培计来直接测量隧穿电流。 [0096] 在步骤230，该方法包括根据所测量的电信号来确定设备的唯一标识符。在PUF的术语中，所述唯一标识符可以被认为是响应。确定设备的唯一标识符可以包括确定平均隧穿电流。所确定的唯一标识符可以被存储以供将来使用，或者可以用于核实设备的身份。 [0097] 该方法可以由该设备或者由能够对该设备起作用的独立装置或控制器来执行。该方法可以由单个处理器或由多个处理器执行。例如，待识别设备的处理器可以执行步骤210和220，并且将测量结果传送给第二处理器(第二处理器可选地在第二设备中)，以执行步骤230。也就是说，该方法可以由例如单个处理器或分布式计算系统来执行。 [0098] 为了确定设备的唯一标识符，可以进行后处理。例如，可以对所测量的电信号应用另一方法或过程，以便确定唯一标识符。例如，从所测量的电信号得出的位字符串可以被输入到密码散列函数中，以确定唯一标识符。 [0099] 图3是根据本发明的实施例的验证系统300的框图。图3具体示出了可通信地和电子地耦合到设备350的电子装置或控制器302。控制器302适合于例如，通过使用如上面结合图2描述的方法来确定设备350的唯一标识符。设备350包括量子隧穿势垒100，该势垒是物理上不可克隆的，并且是设备350所独有的。设备350可以是具有量子隧穿势垒并且可耦合到控制器302的组件的任何合适的设备。技术人员将会理解，可以使用图3所示的其他架构。 [0100] 在图中，设备350被示为控制器302的独立实体。为此，该设备可以是对从控制器接收的挑战提供响应的无源设备，诸如单独的电路或者甚至是具有量子隧穿势垒的特定组件(诸如MOSFET)。在这种情况下，控制器302可以被认为是验证器，其可以与设备350通信，用于设备350的注册或核实。 [0101] 参考附图，控制器302包括多个用户接口，该用户接口包括可视化装置，诸如视觉显示器310以及虚拟或专用用户输入设备312。控制器302包括处理器314、存储器316和电源系统318。控制器302包括通信模块320，通信模块320用于在处理器314和远程系统之间发送和接收通信。例如，通信模块320可以用于经由网络(诸如互联网)发送和接收通信。 [0102] 控制器302包括端口322，端口322用于接收例如非暂态计算机可读介质，该非暂态计算机可读介质包含待由处理器314处理的指令。 [0103] 处理器314被配置成接收数据、访问存储器316，并根据从所述存储器316、从通信模块320或从用户输入设备312接收的指令来动作。 [0104] 具体而言，处理器314被配置成使得电势差被施加在量子隧穿势垒100两端，该电势差足以使得电荷载流子能够隧穿量子隧穿势垒100。电势差可以使用例如控制器的电源318来被施加，或者通过经由通信模块320与设备350通信来被施加，以使得设备350的(可选的)专用电源或一些其他电荷源在量子隧穿势垒100两端施加电势差。 [0105] 处理器314还被配置成测量电信号，该电信号代表穿过量子隧穿势垒100的量子隧穿电流和量子隧穿势垒100的特性。 [0106] 处理器还被配置成根据所测量的电信号来确定设备350的唯一标识符。处理器314可以用于确定设备的唯一标识符用于以后的验证目的，并且因此被布置成将唯一标识符存储在存储器(诸如存储器316)中。另外或者可替换地，处理器314可以用于验证设备350，并且因此被布置成将所确定的唯一标识符与存储器316中的唯一标识符数据库进行比较，以便确定设备350的身份是否已经被核实。 [0107] 尽管已经参考控制器302描述了图3，但是本领域技术人员将会理解，控制器可以包括任何合适的计算设备，例如服务器或移动电子设备。 [0108] 图3的设备350已经被描述为无源设备，通过该无源设备，单独的控制器302的处理器314执行诸如关于图2描述的方法，以确定设备350的唯一标识符。图3的设备350可以是例如电子组件(诸如包括量子隧穿势垒的晶体管)或者一些其他无源设备。 [0109] 设备350具有许多用途，诸如标记对象。例如，设备350可以被构建或安装到对象内。控制器302可能采用移动设备的形式，然后可以用于通过核实标签来识别对象。 [0110] 本领域技术人员还将意识到，可以使用不同的架构，诸如图4的电子装置400，其中装置400的处理器314被配置成执行方法(诸如以上关于图2描述的方法)的至少一部分。电子装置400可以包括例如移动设备(诸如移动电话或PC)。 [0111] 在图4中，量子隧穿势垒100被安装在电子装置400内(可能作为被布置用于识别装置400的内部组件的一部分)。电子装置400的其他组件被配置成执行与图3中它们的对应组件类似的功能，并且已经对应地被类似地编号。 [0112] 图4的量子隧穿势垒100安装在装置400内，因此可以用于提供装置400的标识符。 [0113] 装置400被配置成(经由通信模块320)与第三方(例如服务器或其他电子装置)通信。在一些情况下，第三方可以要求装置400识别其自身。装置400的处理器314被配置成使得电势差被施加在量子隧穿势垒100两端，该电势差足以使得电荷载流子能够隧穿量子隧穿势垒100。处理器314还被配置成测量电信号，该电信号代表穿过量子隧穿势垒100的量子隧穿电流和量子隧穿势垒100的特性。 [0114] 处理器被配置成将所测量的电信号传送给第三方，并且第三方(或者更准确地说，安装在第三方上的处理器)被配置成根据所测量的电信号来确定装置400的唯一标识符。可替代地，处理器314被配置成根据所测量的信号来确定唯一标识符，并且可以将该标识符传送给第三方。 [0115] 本领域技术人员将会理解，以上关于图3和图4描述的示例不是限制性的，并且其他架构也是可能的。例如，包括量子隧穿势垒的设备/装置可以包括例如集成电路(IC)或微芯片。图3和图4中所示的组件不是限制性的。本领域技术人员将会理解，可以使用组件的任何合适的组合，例如，装置/设备可以包括或可以不包括用户输入设备312、视觉显示器310或存储器316、电源或端口322中的一个或更多个。 [0116] 现在将参考图5‑图8提供进一步的细节。具体而言，以下讨论涉及半导体设备、组件、物品或装置，并且具体而言是晶体管器件。 [0117] 图5是晶体管器件500(诸如MOSFET或MISFET)的示意图。器件500包括源极端子510、漏极端子520、栅极端子530和本体(body)540。栅极端子530通过绝缘层550与源极端子 510和漏极端子520分开。晶体管器件500很小，使得绝缘层550具有纳米级厚度，使得它充当量子隧穿势垒100。 [0118] 晶体管器件500具有电子可变宽度的沟道，电荷载流子(电子或空穴)沿着该沟道在源极端子和漏极端子之间流动。沟道的宽度由位于源极510和漏极520之间的栅极端子530上的电压控制。 [0119] 如上所述，随着设备(诸如器件500)被制造得更小，绝缘层(诸如绝缘层550)被制造得更薄，直到达到纳米级，电荷载流子穿过绝缘层550的量子隧穿可能发生。具体而言，在晶体管器件500中，隧穿是通过绝缘层550到达栅极端子530(反之亦然)。这种效应有时被称为栅极漏电流，近年来已经做出努力来减少这种泄漏，例如通过试图使用更厚的绝缘层或使用具有更高介电常数的绝缘材料。然而，发明人已经认识到栅极漏电流是设备所独有的，并且可以用于确定设备的唯一标识符。 [0120] 栅极漏电流与绝缘层550的厚度(氧化物厚度)密切相关。较大(例如，大于3nm)的氧化物厚度导致较少的电子量子隧穿，因此栅极漏电流较低。另一方面，在薄氧化物导致更多电子隧穿的情况下，栅极漏电流显著增加。栅极漏电流随着氧化物厚度的减小呈指数增加。 [0121] 众所周知，氧化物厚度在1nm至30nm的横向尺度变化，也在数百纳米的横向尺度上变化。这种变化是波动的随机来源。厚度波动与Si/SiO2交界面粗糙度有关，导致几个数量级的隧穿电流密度波动。因此，器件500的栅极漏电流/量子隧穿电流是独有的，并且不能被另一个设备物理复制。 [0122] 可以通过任何合适的工艺(诸如在硅衬底的顶部生长二氧化硅(SiO2)层并沉积金属层或多晶硅层)制造晶体管器件500。可以在晶圆或衬底上制造多个晶体管器件，每个晶体管器件具有独有的量子隧穿势垒。 [0123] 器件500的量子隧穿势垒550的独有的隧穿特性源于设备制造期间出现的与设备标称特性的偏差。 [0124] 工艺可变性是在制造集成电路(IC)时半导体设备(诸如晶体管)属性自然发生的变化。工艺变化的量在小尺度下是特别相关的，其中当特征尺寸接近基本尺寸(诸如原子的尺寸和用于图案化光刻掩模的光波长)时，变化可以是组件全部长度或宽度的大的比例。工艺可变性可以是环境的、时间的或空间的。空间的变化导致设备之间的性能差异，这些差异取决于设备之间的距离或设备在例如IC上的位置。 [0125] 典型的空间变化(诸如线宽或薄膜厚度的不均匀)普遍存在于批次之间、晶圆(也称为切片或衬底)之间、芯片和晶片(die)之间以及电路块和设备之间(见图6)。也就是说，在制造CMOS器件期间，由于批次间变化、晶圆间变化、芯片间变化、以及芯片上的变化(诸如晶片内的变化)，设备的标称设备特性的变化将会蔓延。图6a示出了批次间变化(602，604)；图6b示出了晶圆间变化(606，608)；图6c示出了芯片间变化或跨晶圆的变化(612，614)，并且图6d示出了芯片内的变化。 [0126] 空间变化可以进一步分为系统性变化(systematic variation)和随机变化。由于光刻系统的非理想性、腔室效应、光学邻近效应和应变硅效应，系统性变化是与依赖于设备空间位置的标称设备特性的可重复偏差。另一方面，随机变化是设备可变性(诸如由以下各项导致的不均匀性：制造过程中的随机波动、半导体沟道中的(例如，在MOSFET的源电极和漏电极之间的沟道中的)掺杂剂原子的数量和位置的微观波动(称为随机掺杂剂波动(RDF))、边缘粗糙度(LER)以及由于交界面粗糙度(例如，Si/SiO2交界面粗糙度)导致的原子级氧化物厚度变化(OTV))的不可预测的组成部分。 [0127] 随机掺杂剂波动(RDF)是现代CMOS工艺中随机变化的一大来源，并且是由注入杂质浓度的变化所导致的。具体而言，随机掺杂剂波动是指在诸如金属氧化物半导体的材料中(例如在MOSFET中的沟道区中)掺杂剂原子的数量和位置的随机变化。随机掺杂剂波动局部调制该材料中的电场和电子密度，穿过该材料的直接隧穿电流对该材料中的电场和电子密度非常敏感，因此导致设备之间的可测量的变化来源。这在MOSFET中意味着RDF对于由穿过栅极氧化物的量子隧穿产生的栅极漏电流有很大的影响。RDF还会导致设备之间其他电属性(诸如阈值电压(Vt)，短沟道效应以及漏极引入的势垒降低(DIBL))的差异。随着栅极长度缩小到100nm以下，栅极下的掺杂剂原子总数减少到数千甚至数百，这导致晶体管器件的驱动电流和阈值电压显著变化。 [0128] 对于非常小的结构(例如具有100nm或更小的长度)，不仅掺杂剂电荷的离散性，而且物质的原子性(atomicity)都会引入各个设备特性的显著变化。例如，在MOSFET中，25nm的栅极氧化物厚度相当于几个硅原子层，并且典型的交界面粗糙度为一至两个原子层。这对于具有1nm栅极氧化物/绝缘体层的工艺导致氧化物厚度的变化超过50％。 [0129] 由于栅极漏电流(栅极隧穿电流)与栅极氧化物厚度呈指数关系，因此晶体管器件500中的氧化物厚度变化(OTV)也导致设备之间的栅极漏电流的差异。栅极氧化物厚度可以在数百nm的横向尺度上变化，也可以在1nm至30nm的小得多的横向尺度上变化。较小横向尺度上的厚度波动与Si/SiO2交界面粗糙度相关联，这导致与标称氧化物厚度偏差一个Si(001)原子平面间距离。对于1nm‑1.5nm厚的SiO2栅极电介质，这种厚度波动导致数个数量级的局部隧穿电流密度波动，相对于均匀设备的总隧穿电流，这增加了总隧穿电流的平均值。 [0130] RDF和OTV的组合效应极大地影响了栅极漏电流的可变性。在高栅极偏压下，栅极泄漏可变性主要受氧化物厚度变化的影响，并且离散掺杂原子的影响可忽略不计。这可以解释为，因为在高栅极偏压下，衬底中的过量电子电荷屏蔽了电离杂质的裸电位(bare potential)，并且与OTV引入的波动相比，RDF引入的隧穿电流密度的波动变得过于局部化。 [0131] 边缘粗糙度(LER)是固有栅极泄漏可变性的另一个来源。边缘粗糙度是由光刻光致抗蚀剂在聚合物链中聚集的趋势引起的。这些聚集大到足以局部影响抗蚀剂显影过程的速度，这转化为分辨率的损失和边缘的低保真度。这对于栅极图案的形成很重要，并且转化为沿着设备宽度的栅极长度的不确定性。尽管泄漏栅极电流与栅极尺寸成线性比例，但必须记住，形成源极和漏极扩展的随机杂质的分布与栅极边缘粗糙度相关。 [0132] 在MOS结构中(诸如在器件500中)，可以区分三种不同的量子隧穿过程，诸如福勒‑诺德海姆(Fowler‑Nordheim)隧穿、直接隧穿和陷阱辅助隧穿。 [0133] 在直接隧穿中，电荷载流子可以直接隧穿由导电带(conducting band)形成的势垒。直接隧穿的重要性呈指数地依赖于氧化物(例如绝缘层550)的厚度和氧化物垂直场，但是它仅对栅极宽度和源极/漏极扩展重叠线性敏感。直接隧穿可以包括从衬底的导带到栅极端子530的导带的电子隧穿(反之亦然)(这被称为导带中的电子(ECB))，或者从衬底的价带到金属的导带的电子隧穿(这被称为价带隧穿(EVB))。 [0134] 可以通过以下方式来对直接隧穿电流密度进行建模 [0135] [0136] 其中JDT是直接隧穿电流密度，Vox和φox分别是栅极氧化物两端的电势降和隧穿势*垒高度，m是硅导带中电子的有效质量，并且Tox是氧化物厚度。 [0137] 直接量子隧穿电流表示为： [0138] Ig＝W.L.JDT [0139] 其中W和L分别是有效晶体管宽度和长度。 [0140] 此外，量子隧穿电流表现出微弱的温度依赖性，因为穿过氧化物的电场并不强烈地依赖于温度。有利的是，这意味着根据代表穿过晶体管器件500的绝缘层550的量子隧穿电流的所测量的电信号而确定的标识符对温度很不敏感，因此比基于依赖于温度的机制的标识符更具可再现性。 [0141] 图7是对于1μm2薄氧化物低阈值电压NMOS(负沟道金属氧化物半导体)，以纳安2 (nA)为单位的栅极泄漏Ig的蒙特卡罗模拟(运行1000次)的直方图，其中1μm 的面积使用了 55nm的工艺技术。晶体管器件500处于导通状态，使得栅极电压被设置为VDD，其中VDD是提供给晶体管器件500的漏极520的DC电压，并且VDS(源极端子和漏极端子之间的电势差)为零。 如图所示，该设备配置产生的平均(μ)栅极漏电流为1.125A，并且标准偏差(σ)为67.6pA。3σ的变化导致几乎是平均泄漏的20％的可变性，这使得该晶体管特性成为生成唯一密钥的随机性的理想源。 [0142] 该曲线代表高斯分布，其中μ＝1.125nA并且σ＝67.6pA，并被调整以拟合归一化概率直方图。在概率直方图中，每个条(bar)的高度等于在该条区间内选择观测值的概率。分布是设备的独有特性。该平均值可以用作设备的标识符。 [0143] 从上面的讨论可以清楚地看出，在栅极端子与源极端子和漏极端子之间具有量子隧穿势垒550的晶体管器件500可以用于提供唯一标识符。 [0144] 图8是用于确定晶体管器件500的唯一标识符的方法的流程图，晶体管器件500包括源极端子510、漏极端子520和栅极端子530，量子隧穿势垒550(例如栅极氧化物)将栅极端子530与源极端子510和漏极端子520分开，如上所述，该量子隧穿势垒550是晶体管器件500所独有的。源极端子510和漏极端子520之间的电势差被布置成基本为零，例如通过将源极端子510和漏极端子520接地。 [0145] 在步骤810，该方法包括在栅极端子530与源极端子510和漏极端子520中的至少一个之间施加电势差，该电势差足以使得电荷载流子能够隧穿量子隧穿势垒550。 [0146] 在步骤820，该方法包括测量栅极漏电信号，该栅极漏电信号代表穿过量子隧穿势垒550的隧穿电流，该隧穿电流是量子隧穿势垒550的特性。 [0147] 在步骤830，该方法包括根据所测量的栅极漏电信号来确定晶体管器件500的唯一标识符。 [0148] 作为示例，晶体管器件可以包括浮栅晶体管器件(见图9)。浮栅晶体管器件900包括源极端子910、漏极端子920、浮栅端子930、控制栅极端子970和本体940。浮栅端子930和控制栅极端子970被绝缘氧化物层分隔开，该绝缘氧化物层充当第一量子隧穿势垒960。控制栅极被电连接，以控制晶体管器件。第二量子隧穿势垒950将浮动栅极与源极端子和漏极端子分开。 [0149] 在使用中，在控制栅极端子970与源极端子和漏极端子中的至少一个之间施加电势差，该电势差足以使得能够隧穿第二量子隧穿势垒950，该第二量子隧穿势垒950将本体940的源极端子910、漏极端子920和晶体管沟道与浮栅端子930分开。如果本体包括例如p掺杂半导体，那么当电子隧穿到浮动栅极时，浮动栅极变成带负电的，并且晶体管器件900的阈值电压增加。阈值电压分布代表隧穿第二量子隧穿势垒950到浮栅端子930的电流，因此阈值电压是量子隧穿势垒950的特性。在使用中，测量阈值电压。 [0150] 还测量来自控制栅极端子970的栅极漏电流。栅极漏电流代表穿过第一量子隧穿势垒960和第二量子隧穿势垒950的隧穿电流。栅极漏电流和阈值电压随后可以用于确定浮栅晶体管器件900的唯一标识符。在使用中，设备中没有量子限制。 [0151] 作为示例，晶体管器件可以包括量子点晶体管器件1000(见图10)。量子点晶体管器件包括源极端子1010、漏极端子1020和量子点薄膜1070，量子点薄膜1070将源极端子1010和漏极端子1020分开。晶体管器件还包括第一栅极1030，第一量子隧穿势垒1050将第一栅极1030与源极端子和漏极端子分开(在图中也与量子点薄膜1070分开)。晶体管器件 1000还包括第二栅极端子1040，第二量子隧穿势垒1060将第二栅极端子1040与源极端子 1010和漏极端子1020分开。在使用中，源极端子1010和漏极端子1020可以保持基本平衡(即，在源极端子和漏极端子1020之间的电势差可以基本为零)，并且可以在第一栅极端子 1030与源极端子1010和漏极端子1020中的至少一个之间施加电势差。然后，可以测量来自第一栅极端子和第二栅极端子1040中的一个或两个的栅极漏电信号，以确定量子点晶体管器件的唯一标识符。在使用中，设备中没有量子限制。 [0152] 为了构造这种量子点晶体管器件，第二栅极端子1040可以包括高掺杂半导体衬底，并且第二量子隧穿势垒可以包括介电材料。源极和漏极触点可以在半导体衬底上形成图案。可以使用各种方法(诸如旋涂或滴铸，以在源极端子1110和漏极端子1020之间产生量子点沟道)来沉积量子点薄膜1070。由于沉积过程的随机性质、所使用的量子点和沟道所经历的处理过程，量子点薄膜增加了量子点晶体管器件的固有可变性。然后，可以在量子点薄膜1070上沉积一个或更多个电介质层，以形成第一量子隧穿势垒1050。第一栅极端子1030可以包括金属。本领域技术人员将会理解，术语“第一栅极端子”和“第二栅极端子”可以互换使用，也就是说，电势差可以施加在第二栅极端子与源极端子和漏极端子中的一个或两个端子之间。 [0153] 设想了所描述的实施例的变化，例如，所有公开的实施例的特征可以以任何方式和/或组合来组合，除非这些特征不兼容。 [0154] 电容器是另一种可以用作或有助于PUF的设备的示例。有许多电容器设计，但是在其最简单的形式中，电容器包括由电介质分开的两个导电板。当电介质足够薄(例如平均厚度小于3nm)时，电介质不能充当完美的绝缘体，因此漏电流开始流动。这种在纳安(nA)范围内的小DC电流是基于量子隧穿的。漏电流是电子物理穿过电介质的结果，并且通常被视为不需要的假象，因为随着时间的推移，如果电源电压被移除，电容器将完全放电。然而，发明人已经认识到电容器的漏电流可以用来确定该电容器的唯一标识符。因此，电容器也可以用作物理上不可克隆函数，或者有助于物理上不可克隆函数。 [0155] 本文描述的量子隧穿势垒可以具有任何合适的厚度，从而可以发生穿过势垒的量子隧穿。例如，量子隧穿势垒可以小于5nm，或者小于4nm，或者小于3nm，或者小于2nm或者小于1nm。量子隧穿势垒可以由任何合适的绝缘材料(诸如介电氧化物)形成。尽管在整个说明书中提到了硅，但是也可以使用其他材料，例如III‑V族材料。为了形成量子隧穿势垒，可以使用具有任何合适k值的电介质。 [0156] 在整个说明书中，已经描述了晶体管器件。本领域技术人员将会理解，晶体管器件可以是p型或/和n型掺杂的晶体管器件，并且器件的掺杂剂密度也可以变化。 [0157] 本文描述的设备可以是任何合适的设备，例如金属氧化物半导体设备或金属绝缘体半导体设备。设备可以包括组件、芯片、计算机、平板电脑、移动电话或任何其他这样的设备。 [0158] 将理解的是，本发明的实施例可以以硬件、软件、或硬件和软件组合的形式被实现。任何这样的软件可以以易失性或非易失性储存器(例如像ROM(无论是否可擦除或可重写)的存储设备)的形式被存储，或者以存储器(例如RAM、存储器芯片、设备或集成电路)的形式被存储，或者存储在光学或磁性可读介质(例如CD、DVD、磁盘或磁带)上。将理解的是，存储设备和存储介质是机器可读储存器的实施例，其适于存储一个或更多个程序，这些程序在被执行时实现本发明的实施例。对应地，实施例提供了一种程序以及存储这种程序的机器可读储存器，该程序包括用于实现如任一前述权利要求所要求保护的系统或方法的代码。更进一步地，本发明的实施例可以经由任何介质(诸如通过有线或无线连接承载的通信信号)以电子方式传送，并且实施例适当地包含相同的内容。 [0159] 在本说明书(包括任何所附权利要求、摘要和附图)中公开的所有特征和/或如此公开的任何方法或工艺的所有步骤可以在任何组合中被组合，除了其中这类特征和/或步骤中的至少某些是相互排斥的组合之外。 [0160] 除非另外明确声明，否则本说明书(包括任何所附权利要求、摘要和附图)中公开的每个特征可以被用于相同目的、等效目的或类似目的的可选择特征所替换。因此，除非另外明确声明，否则所公开的每个特征仅是通用系列的等效或类似特征中的一个示例。 [0161] 本发明并不限于任何前述实施例的细节。本发明扩展至在本说明书(包括任何所附权利要求、摘要和附图)中公开的特征中的任何新颖的特征或任何新颖的特征组合，或扩展至如此公开的任何方法或工艺的步骤中的任何新颖的步骤或任何新颖的步骤组合。权利要求不应被解释为仅覆盖前述实施例，还应覆盖落入权利要求范围内的任何实施例。 |
||||||
