升压电路、芯片、显示面板、电子设备 |
|||||||
申请号 | CN202311766891.7 | 申请日 | 2023-12-20 | 公开(公告)号 | CN117748943A | 公开(公告)日 | 2024-03-22 |
申请人 | 北京集创北方科技股份有限公司; | 发明人 | 赵皆辉; 贺荣森; 翟紫璇; 邓春菲; 毛帅宇; 王续霏; | ||||
摘要 | 本公开涉及集成 电路 技术领域,提出一种 升压电路 、芯片、 显示面板 、 电子 设备。升压电路包括预驱动模 块 、电荷 泵 模块和过压 锁 定模块,预驱动模块根据控制 信号 对第一时钟 信号处理 得到第二 时钟信号 , 电荷泵 模块根据第二时钟信号对第一 电压 信号升压得到第二电压信号,过压锁定模块 采样 第二电压信号得到第三电压信号,比较第三电压信号和参考电压信号输出 控制信号 ,控制信号的电平变化控制预驱动模块和电荷泵模块在暂停工作和恢复工作的工作状态中切换。该升压电路的面积和成本都比较小,同时使电路中形成反馈回路,动态控制升压电路中功耗占比大的模块的工作状态,实现了功耗的降低。并且输出的电压的波纹和噪声也比较小。 | ||||||
权利要求 | 1.一种升压电路,其特征在于,包括预驱动模块、电荷泵模块和过压锁定模块,所述预驱动模块用于接收单端的第一时钟信号,并根据来自所述过压锁定模块的控制信号对所述第一时钟信号进行处理得到差分的第二时钟信号,输出所述第二时钟信号; |
||||||
说明书全文 | 升压电路、芯片、显示面板、电子设备技术领域[0001] 本公开涉及集成电路技术领域,尤其涉及一种升压电路、芯片、显示面板、电子设备。 背景技术[0002] 对于低功耗应用场景下的芯片,如存储器芯片等,芯片的电源电压通常被限制在较低的范围,例如在1V到2V之间。虽然应用在低功耗场景,但电路中的部分模块或者外部应用可能会有高电平需求,因此现有技术通常在芯片上设置一个升压电路,来提供高于电源 电压的高电平。现有的升压电路或是带来电路面积和成本的增加,或是电路功耗较大,因此尚存在优化空间。 [0003] 因此,设计一种电路面积、成本、功耗都比较小的升压电路,成为本领域的研究热点。发明内容 [0004] 有鉴于此,本公开提出了一种升压电路、芯片、显示面板、电子设备,本公开实施例的升压电路的面积和成本都比较小,同时使电路中形成反馈回路,动态控制升压电路中功耗占比大的模块的工作状态,实现了功耗的降低,从而实现了电路面积、成本、功耗都比较小的升压电路。 [0005] 根据本公开的一方面,提供了一种升压电路,包括预驱动模块、电荷泵模块和过压锁定模块,所述预驱动模块用于接收单端的第一时钟信号,并根据来自所述过压锁定模块的控制信号对所述第一时钟信号进行处理得到差分的第二时钟信号,输出所述第二时钟信 号;所述电荷泵模块用于接收第一电压信号和所述第二时钟信号,根据所述第二时钟信号,对所述第一电压信号进行升压得到第二电压信号,输出所述第二电压信号;所述过压锁定 模块用于采样所述第二电压信号得到第三电压信号,比较所述第三电压信号和参考电压信 号,根据比较结果输出所述控制信号,所述比较结果决定所述控制信号的电平;其中,所述控制信号由第二电平变更至第一电平时,所述预驱动模块和所述电荷泵模块暂停工作;所 述控制信号由第一电平变更至第二电平时,所述预驱动模块和所述电荷泵模块恢复工作。 [0006] 在一种可能的实现方式中,所述预驱动模块包括锁存单元和差分单元,所述差分单元包括传输门和反相器,所述第二时钟信号包括两路信号,所述锁存单元的第一端接收 所述控制信号,第二端接收所述第一时钟信号,第三端输出第三时钟信号;在所述控制信号由第二电平变更至第一电平时,所述锁存单元锁存所述第一时钟信号的电平,所述第三时 钟信号的电平等于锁存的电平;在所述控制信号由第一电平变更至第二电平时,所述锁存 单元解除所述第一时钟信号的电平的锁存,所述第三时钟信号的电平等于所述第一时钟信 号的电平;所述传输门的第一端接收所述第三时钟信号,第二端输出所述第二时钟信号的 第一路信号,所述第二时钟信号的第一路信号与所述第三时钟信号相位相同;所述反相器 的第一端接收所述第三时钟信号,第二端输出所述第二时钟信号的第二路信号,所述第二 时钟信号的第二路信号与所述第三时钟信号相位相反。 [0007] 在一种可能的实现方式中,所述过压锁定模块包括采样单元、参考单元、比较单元和编码单元,所述采样单元的第一端接收所述第二电压信号,第二端连接地,第三端输出所述第三电压信号;所述编码单元的第一端接收迟滞选择信号,第二端接收所述控制信号,第三端输出选通编码,所述选通编码的电平由所述迟滞选择信号的电平和所述控制信号的电平决定;所述参考单元的第一端连接电流源,第二端连接地,第三端接收所述选通编码,第四端输出所述参考电压信号,所述选通编码用于控制所述参考单元的第一端和第四端之间 的电阻的大小;所述比较单元的第一端接收所述第三电压信号,第二端接收所述参考电压 信号,第三端输出所述控制信号;所述第三电压信号大于或等于所述参考电压信号时,所述控制信号为第一电平,所述第三电压信号小于所述参考电压信号时,所述控制信号为第二 电平。 [0008] 在一种可能的实现方式中,所述参考单元包括N+1个电阻和N个传输门,所述选通编码包括N个数据位,N是大于1的整数,第1个电阻的第一端作为所述参考单元的第一端,第二端连接第1个传输门的第一端;第i个电阻的第一端连接第i‑1个电阻的第二端,第二端连接第i个传输门的第一端,1<i≤N,i是整数;第N+1个电阻的第一端连接第N个电阻的第二端,第二端作为所述参考单元的第二端;第i个传输门的第三端作为所述参考单元的第三 端,接收所述选通编码的第i个数据位;所述选通编码的第i个数据位是第一电平时,第i个传输门的第一端和第二端断开;所述选通编码的第i个数据位是第二电平时,第i个传输门 的第一端和第二端导通;N个传输门的第二端互相连接,作为所述参考单元的第四端。 [0009] 在一种可能的实现方式中,所述迟滞选择信号包括log2N个数据位,所述控制信号是第二电平时,所述选通编码的第1个数据位是第二电平,所述选通编码的其他数据位是第一电平;所述控制信号是第一电平、所述迟滞选择信号的log2N个数据位的电平对应的数值为i‑1时,所述选通编码的第i个数据位是第二电平,所述选通编码的其他数据位是第一电平。 [0010] 在一种可能的实现方式中,所述电荷泵模块包括电容,所述电荷泵模块工作时,所述第一电压信号为所述电容充电;所述电荷泵模块暂停工作时,所述第一电压信号停止为所述电容充电,所述电容放电提供所述第二电压信号。 [0011] 根据本公开的另一方面,提供了一种芯片,包括以上所述的升压电路。 [0012] 根据本公开的另一方面,提供了一种显示面板,所述显示面板包括以上所述的芯片。 [0014] 根据本公开的另一方面,提供了一种电子设备,所述电子设备包括以上所述的显示面板。 [0015] 根据本公开实施例的升压电路,通过预驱动模块接收单端的第一时钟信号,并根据来自过压锁定模块的控制信号对第一时钟信号进行处理得到差分的第二时钟信号,输出 第二时钟信号,可以完成时钟信号从单端到差分的转换;通过电荷泵模块接收第一电压信 号和第二时钟信号,根据第二时钟信号对第一电压信号进行升压得到第二电压信号,输出 第二电压信号,可以实现升压功能;通过过压锁定模块采样第二电压信号得到第三电压信 号,比较第三电压信号和参考电压信号,根据比较结果输出控制信号,比较结果决定控制信号的电平,实现反馈回路。其中,控制信号由第二电平变更至第一电平时,预驱动模块和电荷泵模块暂停工作,控制信号由第一电平变更至第二电平时,预驱动模块和电荷泵模块恢 复工作,预驱动模块和电荷泵模块是升压电路中功耗比较大的模块,暂停工作仅保持较低 的静态功耗,使得升压电路的功耗大大降低。由于采用电荷泵模块而不是基于电感器的开 关稳压器实现升压,因此升压电路的面积和成本都比较小。增加过压锁定模块产生控制信 号使电路中形成控制信号的反馈回路,通过控制信号动态控制升压电路中功耗占比大的模 块的工作状态,实现了功耗的降低,从而实现了电路面积、成本、功耗都比较小的升压电路。 附图说明[0018] 图1示出根据本公开实施例的升压电路的示例性应用场景。 [0019] 图2示出根据本公开实施例的升压电路的结构的示意图。 [0020] 图3示出根据本公开实施例的预驱动模块的结构的示意图。 [0021] 图4a示出根据本公开实施例的第一时钟信号、第二时钟信号、第三时钟信号、控制信号的电平随时间变化的示例。 [0022] 图4b示出根据本公开实施例的预驱动模块的结构的示意图。 [0023] 图5示出根据本公开实施例的过压锁定模块的结构的示意图。 [0024] 图6示出根据本公开实施例的采样单元的结构的示意图。 [0025] 图7示出根据本公开实施例的编码单元的结构的示意图。 [0026] 图8示出根据本公开实施例的参考单元的结构的示意图。 [0027] 图9a示出根据本公开实施例的比较单元的结构的示意图。 [0028] 图9b示出根据本公开实施例的比较单元的结构的示意图。 [0029] 图10示出根据本公开实施例的电荷泵模块的结构的示意图。 [0030] 图11示出根据本公开实施例的升压电路输出的第二电压信号与现有技术的电荷泵输出的电压的示意图。 [0031] 图12示出根据本公开实施例的预驱动模块输入的第一电压信号和输出的第二电压信号的示意图。 [0032] 图13示出根据本公开实施例的一种电子设备1900的框图。 具体实施方式[0033] 以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除 非特别指出,不必按比例绘制附图。 [0034] 在本公开的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限 制。 [0035] 此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。 [0036] 在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。 [0037] 本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合,例如,包括A、B、C中的至少一种,可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。 [0038] 对于低功耗应用场景下的芯片,如存储器芯片等,芯片的电源电压通常被限制在较低的范围,例如在1到2V之间。虽然应用在低功耗场景,但电路中的部分模块或者外部应用可能会有高电平需求,因此现有技术通常在芯片上设置一个升压电路,来提供高于电源 电压的高电平。 [0039] 现有的升压电路普遍有两种设计方案:第一种是利用电容器存储的电荷不能突变的原理,通过使用特殊设计的时钟信号来控制开关的通断,操纵电容器上的电压。通过这种原理实现的升压电路通常称为电荷泵(Charge Pump),电荷泵的常用设计有基于交叉耦合 结构的电荷泵电路和基于H桥的电荷泵电路等等。第二种是通过基于电感的开关稳压器来 实现升压功能。 [0040] 这两种方案均存在缺点。基于电感的开关稳压器缺点是必须使用电感器,导致电路面积和成本都增加。电荷泵缺点是功耗更大。故升压电路尚存在优化空间。 [0041] 有鉴于此,本公开提出了一种升压电路、芯片、显示面板、电子设备,本公开实施例的升压电路的面积和成本都比较小,同时使电路中形成反馈回路,动态控制升压电路中功耗占比大的模块的工作状态,实现了功耗的降低,从而实现了电路面积、成本、功耗都比较小的升压电路。 [0042] 图1示出根据本公开实施例的升压电路的示例性应用场景。 [0043] 如图1所示,本公开实施例的升压电路可设置在芯片上。芯片上可包括电源,该电源输出1V到2V之间的第一电压信号vin(低电平)给芯片,作为芯片的电源电压。芯片上还可设置有时钟电路,时钟电路输出单端的第一时钟信号sck到升压电路。第一电压信号vin也 输入给升压电路,升压电路根据第一时钟信号sck对第一电压信号vin升压得到第二电压信 号vout(高电平)输出。 [0044] 芯片上可包括负载电路,负载电路中可能包括需要高电平供电的模块,或者芯片可能需要为其外部的其他装置(如热插拔检测的接口,未示出)提供高电平,此时使用升压 电路输出的第二电压信号为这些需要高电平的模块或装置来供电。升压电路为负载电路供 电时,负载电路可以从升压电路处抽取电流(即理想情况下负载电路消耗升压电路上电 荷),也可以不从升压电路处抽取电流(即理想情况下负载电路不会消耗电荷),本公开实施例对此不作限制。 [0046] 时钟电路也可以设置在芯片之外,本公开实施例对于时钟电路的设置位置不作限制。 [0047] 图2示出根据本公开实施例的升压电路的结构的示意图。 [0048] 如图2所示,升压电路包括预驱动模块、电荷泵模块和过压锁定模块, [0049] 预驱动模块用于接收单端的第一时钟信号sck,并根据来自过压锁定模块的控制信号ovlo_enb对第一时钟信号sck进行处理得到差分的第二时钟信号(ck和ckb),输出第二 时钟信号(ck和ckb); [0050] 电荷泵模块用于接收第一电压信号vin和第二时钟信号(ck和ckb),根据第二时钟信号(ck和ckb),对第一电压信号vin进行升压得到第二电压信号vout,输出第二电压信号 vout; [0051] 过压锁定模块用于采样第二电压信号vout得到第三电压信号vsense,比较第三电压信号vsense和参考电压信号vref,根据比较结果输出控制信号ovlo_enb,比较结果决定 控制信号ovlo_enb的电平; [0052] 其中,控制信号ovlo_enb由第二电平变更至第一电平时,预驱动模块和电荷泵模块暂停工作; [0053] 控制信号ovlo_enb由第一电平变更至第二电平时,预驱动模块和电荷泵模块恢复工作。 [0054] 举例来说,第一时钟信号sck的波形可以由时钟电路控制,例如可以是方波(示例参见图4)。 [0055] 第一时钟信号sck可以由预驱动模块接收,预驱动模块还接收控制信号ovlo_enb,预驱动模块将单端的第一时钟信号sck转换为差分的第二时钟信号(ck和ckb)输出,其中控 制信号ovlo_enb的电平决定预驱动模块的工作状态。预驱动模块的不同工作状态下,其输 出的第二时钟信号(ck和ckb)的状态也不同,例如可以是第二时钟信号(ck和ckb)的电平随 时间的变化方式不同。预驱动模块在不同工作状态下输出不同状态第二时钟信号(ck和 ckb)的原因可以参见下文及图3、图4b的相关描述,不同状态的第二时钟信号(ck和ckb)的 示例可以参见图4a。 [0056] 第二时钟信号(ck和ckb)输入到电荷泵模块,本公开实施例的电荷泵模块可以基于现有技术实现。第二时钟信号(ck和ckb)的状态决定电荷泵模块的工作状态,因此,相当于控制信号ovlo_enb也决定电荷泵模块的工作状态。电荷泵模块接收低电平的第一电压信 号vin并进行升压,得到高电平的第二电压信号vout。理想情况下,第二电压信号vout的电压值可以等于第一电压信号vin的二倍。电荷泵模块的不同工作状态下,其输出的第二电压信号vout的状态也不同,例如可以是第二电压信号vout的电平随时间的变化方式不同。电 荷泵模块在不同工作状态下输出不同状态的第二电压信号vout的原因可以参见后文及图 10的相关描述。 [0057] 本公开实施例在升压电路中设计了过压锁定模块,用于得到决定预驱动模块和电荷泵模块的工作状态的控制信号ovlo_enb,在升压电路中形成控制信号ovlo_enb的反馈回 路。示例性地,过压锁定模块可以采样第二电压信号vout得到第三电压信号vsense,比较第三电压信号vsense和参考电压信号vref,根据比较结果输出控制信号ovlo_enb,比较结果 决定控制信号ovlo_enb的电平。采样第二电压信号vout的方式可以参见下文及图5、图6的 相关描述。参考电压信号第二电压信号vout可以是过压锁定模块内部生成,其大小可以与 控制信号ovlo_enb有关。参考电压信号vref的示例性生成方式可以参见下文及图5、图8的 相关描述。 [0058] 在一个示例中,在第三电压信号vsense小于参考电压信号vref时,控制信号ovlo_enb的电平可以是第二电平,例如1。在第三电压信号vsense大于或等于参考电压信号vref 时,控制信号ovlo_enb的电平可以是第一电平,例如0。过压锁定模块的结构以及实现上述功能的原理可以参见下文及图5‑图9b的相关描述。 [0059] 本公开实施例中,控制信号ovlo_enb的电平与预驱动模块和电荷泵模块的关系可以是:控制信号ovlo_enb由第二电平1变更至第一电平0时,预驱动模块和电荷泵模块暂停 工作;控制信号ovlo_enb由第一电平0变更至第二电平1时,预驱动模块和电荷泵模块恢复 工作。预驱动模块和电荷泵模块是升压电路中功耗比较大的模块,暂停工作仅保持较低的 静态功耗,使得升压电路的功耗大大降低。 [0060] 根据本公开实施例的升压电路,通过预驱动模块接收单端的第一时钟信号,并根据来自过压锁定模块的控制信号对第一时钟信号进行处理得到差分的第二时钟信号,输出 第二时钟信号,可以完成时钟信号从单端到差分的转换;通过电荷泵模块接收第一电压信 号和第二时钟信号,根据第二时钟信号对第一电压信号进行升压得到第二电压信号,输出 第二电压信号,可以实现升压功能;通过过压锁定模块采样第二电压信号得到第三电压信 号,比较第三电压信号和参考电压信号,根据比较结果输出控制信号,比较结果决定控制信号的电平,实现反馈回路。其中,控制信号由第二电平变更至第一电平时,预驱动模块和电荷泵模块暂停工作,控制信号由第一电平变更至第二电平时,预驱动模块和电荷泵模块恢 复工作,预驱动模块和电荷泵模块是升压电路中功耗比较大的模块,暂停工作仅保持较低 的静态功耗,使得升压电路的功耗大大降低。由于采用电荷泵模块而不是基于电感器的开 关稳压器实现升压,因此升压电路的面积和成本都比较小。增加过压锁定模块产生控制信 号使电路中形成控制信号的反馈回路,通过控制信号动态控制升压电路中功耗占比大的模 块的工作状态,实现了功耗的降低,从而实现了电路面积、成本、功耗都比较小的升压电路。 [0061] 现有技术的电荷泵通常还存在输出的电压的波纹和噪声比较大的缺点,本公开实施例对预驱动模块的设计可以解决优化这一问题。图3示出根据本公开实施例的预驱动模 块的结构的示意图。 [0062] 如图3所示,在一种可能的实现方式中,预驱动模块包括锁存单元和差分单元,差分单元包括传输门和反相器,第二时钟信号包括两路信号(ck和ckb), [0063] 锁存单元的第一端接收控制信号ovlo_enb,第二端接收第一时钟信号sck,第三端输出第三时钟信号ssck; [0064] 在控制信号ovlo_enb由第二电平变更至第一电平时,锁存单元锁存第一时钟信号sck的电平,第三时钟信号ssck的电平等于锁存的电平; [0065] 在控制信号ovlo_enb由第一电平变更至第二电平时,锁存单元解除第一时钟信号sck的电平的锁存,第三时钟信号ssck的电平等于第一时钟信号sck的电平; [0066] 传输门的第一端接收第三时钟信号ssck,第二端输出第二时钟信号的第一路信号ck,第二时钟信号的第一路信号ck与第三时钟信号ssck相位相同; [0067] 反相器的第一端接收第三时钟信号ssck,第二端输出第二时钟信号的第二路信号ckb,第二时钟信号的第二路信号ckb与第三时钟信号ssck相位相反。 [0068] 举例来说,预驱动模块通过设置锁存单元产生状态可控的第三时钟信号ssck,再使用差分单元基于第三时钟信号ssck生成差分的第二时钟信号(ck和ckb),从而控制第二 时钟信号(ck和ckb)的状态。 [0069] 锁存单元可以基于现有技术实现。锁存单元可通过第一端接收控制信号ovlo_enb,通过第二端接收第一时钟信号sck,通过第三端输出第三时钟信号ssck。锁存单元的功能可以是在控制信号ovlo_enb由第二电平1变更至第一电平0时,锁存第一时钟信号sck的 电平,输出的第三时钟信号ssck的电平等于锁存的电平,在控制信号ovlo_enb由第一电平0变更至第二电平1时,锁存单元解除第一时钟信号sck的电平的锁存,第三时钟信号ssck的 电平等于第一时钟信号sck的电平。也就是说,第三时钟信号ssck可以有两种状态,一种是电平保持不变的状态,一种是电平随第一时钟信号sck的电平变化的状态。 [0070] 采用锁存单元来控制第二时钟信号的状态变化时,控制信号跳变一次,第二时钟信号的状态也变化一次,不会出现额外的跳变,可以及时改变电荷泵模块的状态,进一步减小第二电压信号的波纹和噪声。理想情况下,本公开实施例的升压电路相比现有技术可以 将电压波纹减小一倍。 [0071] 图4a示出根据本公开实施例的第一时钟信号、第二时钟信号、第三时钟信号、控制信号的电平随时间变化的示例。 [0072] 如图4a所示,t1时刻控制信号ovlo_enb由第一电平0变更至第二电平1,t2时刻控制信号ovlo_enb由第二电平1变更至第一电平0,t3时刻控制信号ovlo_enb由第一电平0变 更至第二电平1。 [0073] 假设t1时刻第一时钟信号sck是第一电平0,那么t1时刻第三时钟信号ssck也是第一电平0,t1‑t2时间段内,控制信号ovlo_enb可以保持第二电平1,第一时钟信号sck的电平在第二电平1和第一电平0中不停切换,第三时钟信号ssck的电平可以与第一时钟信号sck 相同,即第一时钟信号sck是第一电平时第三时钟信号ssck也是第一电平,第一时钟信号 sck是第二电平时第三时钟信号ssck也是第二电平。 [0074] 假设t2时刻第一时钟信号sck是第二电平1,那么t2时刻第三时钟信号ssck也是第二电平1。t2‑t3时间段内,控制信号ovlo_enb可以保持第一电平0,第一时钟信号sck的电平在第二电平1和第一电平0中不停切换,第三时钟信号ssck保持第二电平1。 [0075] 假设t3时刻第一时钟信号sck是第二电平1,那么t3时刻第三时钟信号也是第二电平1。之后ssck的电平可以与第一时钟信号sck相同,直到控制信号ovlo_enb再次变更为第 一电平0。 [0076] 差分单元可以基于现有技术实现。下面介绍差分单元根据第三时钟信号ssck生成第二时钟信号(ck和ckb)的原理。 [0077] 举例来说,差分单元包括传输门和反相器。其中传输门的第一端接收第三时钟信号ssck,第二端输出第二时钟信号的第一路信号ck;反相器的第一端接收第三时钟信号 ssck,第二端输出第二时钟信号的第二路信号ckb。 [0078] 第二时钟信号的第二路信号ckb与第三时钟信号ssck相位可相反。第二时钟信号的第一路信号ck与第三时钟信号ssck相位可相同。在此情况下第二时钟信号的两路信号 (ck和ckb)就可以是相位相反的信号。二者的波形可以参见图4a。 [0079] 通过这种方式,可以得到差分的第二时钟信号,并且实现了第二时钟信号的状态可控。预驱动模块中采用锁存单元来实现这一控制功能,可以减小第二时钟信号的在不同 状态转换的延迟时间,减少电平的变化次数,从而让第二时钟信号的波纹和噪声达到最小。 [0080] 本领域技术人员应理解,预驱动模块还可以包括更多的单元,图4b示出根据本公开实施例的预驱动模块的结构的示意图。 [0082] 参考单元输出的两路信号可以输出至相位同步单元。相位同步单元可以包括一对首尾相连的反相器,来实现两路信号的相位同步。相位同步后的两路信号再输出至非交叠 单元。非交叠单元可包括交叉耦合的2个与非运算单元、2个延迟单元,非交叠单元处理后两路信号相位差可以相差90度,两路信号的电平不同时为1也不同时为0。非交叠处理后的两 路信号输出至驱动单元,驱动单元可以包括两个反相器,用来增加信号的驱动能力。驱动单元输出的两路信号再作为第二时钟信号中的两路信号。 [0083] 本领域技术人员应理解,除锁存单元和参考单元之外,预驱动模块也可以包括上文所述的相位同步单元、非交叠单元、驱动单元中的一个或多个。只要预驱动模块至少包括锁存单元和参考单元即可,本公开实施例对于预驱动模块是否还包括其他单元不作限制。 [0084] 由于本公开实施例的升压电路中的控制信号直接输出给预驱动模块,且预驱动模块无需包括压控振荡器,因此通过预驱动模块控制电荷泵模块的工作状态切换时不会产生 额外的动态功耗,升压电路每次工作时不必等待压控振荡器重新产生振荡,可以加快升压 电路的工作效率。且压控振荡器产生振荡所需的时间较长,在使用时存在较大的电压波纹 和噪声,因此本公开实施例的升压电路通过不使用压控振荡器也可以进一步降低输出的第 二电压信号的波纹和噪声。 [0085] 下面介绍本公开实施例的过压锁定模块的结构。图5示出根据本公开实施例的过压锁定模块的结构的示意图。 [0086] 如图5所示,过压锁定模块包括采样单元、参考单元、比较单元和编码单元, [0087] 采样单元的第一端接收第二电压信号vout,第二端连接地,第三端输出第三电压信号vsense; [0088] 编码单元的第一端接收迟滞选择信号Reg,第二端接收控制信号ovlo_enb,第三端输出选通编码sel,选通编码sel的电平由迟滞选择信号Reg的电平和控制信号ovlo_enb的 电平决定; [0089] 参考单元的第一端连接电流源Iref,第二端连接地,第三端接收选通编码sel,第四端输出参考电压信号vref,选通编码sel用于控制参考单元的第一端和第四端之间的电 阻的大小; [0090] 比较单元的第一端接收第三电压信号vsense,第二端接收参考电压信号vref,第三端输出控制信号ovlo_enb; [0091] 第三电压信号vsense大于或等于参考电压信号vref时,控制信号ovlo_enb为第一电平,第三电压信号vsense小于参考电压信号vref时,控制信号ovlo_enb为第二电平。 [0092] 举例来说,采样单元可以是通过分压的方式实现采样。图6示出根据本公开实施例的采样单元的结构的示意图。 [0093] 如图6所示,采样单元可包括2个电阻(r1和r2),其中电阻r1的第一端作为采样单元的第一端接收第二电压信号vout,电阻r2的第二端作为采样单元的第二端连接地,电阻 r1的第二端连接电阻r2的第一端并且作为采样单元的第三端,输出第三电压信号vsense。 电阻r1和r2的大小可以根据应用场景需求设置,本公开实施例对此不作限制。 [0094] 本领域技术人员应理解,采样单元还可以通过现有技术的其他方式实现采样,只要第三电压信号与第二电压信号等比例变化即可,本公开实施例对于采样单元的具体实现 方式不作限制。 [0095] 编码单元可以接收log2N个数据位的迟滞选择信号Reg,并输出包括N个数据位的选通编码sel。迟滞选择信号Reg的log2N个数据位可以通过芯片上的数字电路寄存器(未示 出)来配置。log2N个数据位的电平以及控制信号ovlo_enb的电平决定选通编码的各数据位 的电平,进而决定参考单元的第一端和第四端之间的电阻的大小,最终决定参考电压信号 vref的大小。其中控制信号ovlo_enb为第一电平0时,参考电压信号vref的大小由迟滞选择信号Reg各数据位的电平决定。控制信号ovlo_enb为第二电平1时,参考电压信号vref的大 小与迟滞选择信号Reg各数据位的电平无关。可根据所需要的参考电压信号的大小,对迟滞选择信号Reg的log2N个数据位进行设置。 [0096] 图7示出根据本公开实施例的编码单元的结构的示意图。在图7中以N=4作为示例。此时迟滞选择信号Reg包括2个数据位,选通编码sel包括4个数据位。在本公开实施例 中,第1个数据位表示最低位。 [0097] 如图7所示,编码单元可包括2个与运算单元、1个2‑4译码器、1个或运算单元。其中与运算单元A的第一输入端接收迟滞选择信号Reg的第2个数据位Reg<1>,与运算单元A的第二输入端接收控制信号ovlo_enb的互补信号ovlo_en,与运算单元A的输出端连接2‑4译码 器dec2to4的第一输入端。 [0098] 与运算单元B的第一输入端接收迟滞选择信号Reg的第1个数据位Reg<0>,与运算单元B的第二输入端接收控制信号ovlo_enb的互补信号ovlo_en,与运算单元B的输出端连 接2‑4译码器dec2to4的第二输入端。 [0099] 2‑4译码器dec2to4的第一输出端连接或运算单元C的第一输入端,或运算单元C的第二输入端接收控制信号ovlo_enb,或运算单元C的输出端输出选通编码sel的第1个数据 位sel0。2‑4译码器dec2to4的第二输出端输出选通编码sel的第2个数据位sel1,第三输出端输出选通编码sel的第3个数据位sel2,第四输出端输出选通编码sel的第4个数据位 sel3。 [0100] 下面结合图7所示的编码单元的结构,介绍迟滞选择信号Reg各数据位的电平以及控制信号ovlo_enb的电平与选通编码的各数据位的电平的关系的示例。 [0101] 在一种可能的实现方式中,迟滞选择信号Reg包括log2N个数据位, [0102] 控制信号ovlo_enb是第二电平时,选通编码sel的第1个数据位sel0是第二电平,选通编码sel的其他数据位是第一电平; [0103] 控制信号ovlo_enb是第一电平、迟滞选择信号的log2N个数据位的电平对应的数值为i‑1时,选通编码sel的第i个数据位seli是第二电平,选通编码sel的其他数据位是第一电平。 [0104] 其中,1<i≤N,i是整数。 [0105] 举例来说,控制信号ovlo_enb是第二电平1时,控制信号ovlo_enb的互补信号ovlo_en可以是第一电平0。控制信号ovlo_enb的互补信号ovlo_en和迟滞选择信号Reg的第 1个数据位输入第1个与运算单元,控制信号ovlo_enb的互补信号ovlo_en和迟滞选择信号 Reg的第2个数据位输入第2个与运算单元。由于电平0与任意电平的与运算结果都为0,因此无论迟滞选择信号Reg的2个数据位是何种电平,2‑4译码器的2个输入端接收的电平都为 00。2‑4译码器在输入为00时可以输出0001,由第四、第三、第二、第一输出端分别输出。其中第一输出端连接或运算单元的第一输入端,因此电平1输入或运算单元。控制信号ovlo_enb的电平1输入或运算单元的第二输入端,或运算单元对1和1进行或运算,输出或运算结果1,作为选通编码sel的第1个数据位sel0。2‑4译码器第二、第三、第四输出端输出的0、0、0,分别作为选通编码sel的第2个数据位sel1、第3个数据位sel2、第4个数据位sel3。因此,控制信号ovlo_enb是第二电平1时,选通编码sel可以是0001,与迟滞选择信号Reg的数据位的电平无关。也即,控制信号ovlo_enb是第二电平1时,选通编码sel的第1个数据位sel0是第二电平1,选通编码sel的其他数据位是第一电平0。 [0106] 控制信号ovlo_enb是第一电平0时,控制信号ovlo_enb的互补信号ovlo_en可以是第二电平1。控制信号ovlo_enb的互补信号ovlo_en和迟滞选择信号Reg的第1个数据位sel0 输入与运算单元A,控制信号ovlo_enb的互补信号ovlo_en和迟滞选择信号Reg的第2个数据 位输入与运算单元B。 [0107] 如果迟滞选择信号Reg的第1个数据位Reg<0>和第2个数据位Reg<1>的电平都是0,那么2个与运算单元的输入端接收到的电平都是1和0,每个与运算单元都对1和0进行与运 算,输出的与运算结果都是0。2个与运算单元的输出端分别连接2‑4译码器的2个输入端,因此2‑4译码器的2个输入端接收的电平都是0。2‑4译码器在输入为00时可以输出0001,由第四、第三、第二、第一输出端分别输出。其中第一输出端连接或运算单元的第一输入端,因此电平1输入或运算单元。控制信号ovlo_enb的电平0输入或运算单元的第二输入端,或运算 单元对0和1进行或运算,输出或运算结果1,作为选通编码sel的第1个数据位sel0。2‑4译码器第二、第三、第四输出端输出的0、0、0,分别作为选通编码sel的第2个数据位sel1、第3个数据位sel2、第4个数据位sel3。因此,控制信号ovlo_enb是第一电平0、迟滞选择信号Reg是 00(对应数值i‑1=0)时,选通编码sel可以是0001(第1个数据位(i=1)是第二电平1)。 [0108] 如果迟滞选择信号Reg的第1个数据位Reg<0>的电平是1,第2个数据位Reg<1>的电平是0,那么与运算单元B的2个输入端接收到的电平都是1,与运算单元B输出的电平是1。与运算单元A的2个输入端接收到的电平分别是1和0,与运算单元A输出的电平是0。2个与运算单元的输出端分别连接2‑4译码器的2个输入端,因此2‑4译码器的第一输入端接收的电平是0,第二输入端接收的电平是1。2‑4译码器在输入为01时可以输出0010,由第四、第三、第二、第一输出端分别输出。其中第一输出端连接或运算单元的第一输入端,因此电平0输入或运算单元。控制信号ovlo_enb的电平0输入或运算单元的第二输入端,或运算单元对0和0进行或运算,输出或运算结果0,作为选通编码sel的第1个数据位sel0。2‑4译码器第二、第三、第四输出端输出的1、0、0,分别作为选通编码sel的第2个数据位sel1、第3个数据位 sel2、第4个数据位sel3。因此,控制信号ovlo_enb是第一电平0、迟滞选择信号Reg是01(对应数值i‑1=1)时,选通编码sel可以是0010(第2个数据位(i=2)是第二电平1)。 [0109] 如果迟滞选择信号Reg的第1个数据位Reg<0>的电平是0,第2个数据位Reg<1>的电平是1,那么与运算单元A的2个输入端接收到的电平都是1,与运算单元A输出的电平是1。与运算单元B的2个输入端接收到的电平分别是1和0,与运算单元B输出的电平是0。2个与运算单元的输出端分别连接2‑4译码器的2个输入端,因此2‑4译码器的第一输入端接收的电平是1,第二输入端接收的电平是0。2‑4译码器在输入为10时可以输出0100,由第四、第三、第二、第一输出端分别输出。其中第一输出端连接或运算单元的第一输入端,因此电平0输入或运算单元。控制信号ovlo_enb的电平0输入或运算单元的第二输入端,或运算单元对0和0进行或运算,输出或运算结果0,作为选通编码sel的第1个数据位sel0。2‑4译码器第二、第三、第四输出端输出的0、1、0,分别作为选通编码sel的第2个数据位sel1、第3个数据位 sel2、第4个数据位sel3。因此,控制信号ovlo_enb是第一电平0、迟滞选择信号Reg是10(对应数值i‑1=2)时,选通编码sel可以是0100(第3个数据位(i=3)是第二电平1)。 [0110] 如果迟滞选择信号Reg的第1个数据位Reg<0>和第2个数据位Reg<1>的电平都是1,那么2个与运算单元的输入端接收到的电平都是1,每个与运算单元都对1和1进行与运算, 输出的与运算结果都是1。2个与运算单元的输出端分别连接2‑4译码器的2个输入端,因此 2‑4译码器的2个输入端接收的电平都是1。2‑4译码器在输入为11时可以输出1000,由第四、第三、第二、第一输出端分别输出。其中第一输出端连接或运算单元的第一输入端,因此电平0输入或运算单元。控制信号ovlo_enb的电平0输入或运算单元的第二输入端,或运算单 元对0和0进行或运算,输出或运算结果0,作为选通编码sel的第1个数据位sel0。2‑4译码器第二、第三、第四输出端输出的0、0、1,分别作为选通编码sel的第2个数据位sel1、第3个数据位sel2、第4个数据位sel3。因此,控制信号ovlo_enb是第一电平0、迟滞选择信号Reg是11(对应数值i‑1=3)时,选通编码sel可以是1000(第4个数据位(i=4)是第二电平1)。 [0111] 综上所述,控制信号ovlo_enb是第一电平、迟滞选择信号的log2N个数据位的电平对应的数值为i时,选通编码sel的第i个数据位seli‑1是第二电平,选通编码sel的其他数据位是第一电平。 [0112] 通过这种方式,实现了控制信号、迟滞选择信号与选通编码的关联。 [0113] 图8示出根据本公开实施例的参考单元的结构的示意图。下面结合图8介绍本公开实施例的参考单元的功能。 [0114] 在一种可能的实现方式中,参考单元包括N+1个电阻和N个传输门,选通编码包括N个数据位,N是大于1的整数, [0115] 第1个电阻的第一端作为参考单元的第一端,第二端连接第1个传输门的第一端; [0116] 第i个电阻的第一端连接第i‑1个电阻的第二端,第二端连接第i个传输门的第一端,1<i≤N,i是整数; [0117] 第N+1个电阻的第一端连接第N个电阻的第二端,第二端作为参考单元的第二端; [0118] 第i个传输门的第三端作为参考单元的第三端,接收选通编码的第i个数据位; [0119] 选通编码的第i个数据位是第一电平时,第i个传输门的第一端和第二端断开; [0120] 选通编码的第i个数据位是第二电平时,第i个传输门的第一端和第二端导通; [0121] N个传输门的第二端互相连接,作为参考单元的第四端。 [0122] 图8中以N=4为例。如图8所示,参考单元可以包括5个电阻(R1‑R5)和4个传输门(G1‑G4)。 [0123] 第1个电阻R1的第一端可以作为参考单元的第一端,连接电流源Iref。第1个电阻R1的第二端可以连接第1个传输门G1的第一端。第2个电阻R2的第一端可以连接第1个电阻 R1的第二端,第2个电阻R2的第二端可以连接第2个传输门G2的第一端。第3个电阻R3的第一端可以连接第2个电阻R2的第二端,第3个电阻R3的第二端可以连接第3个传输门G3的第一 端。第4个电阻R4的第一端可以连接第3个电阻R3的第二端,第4个电阻R4的第二端可以连接第4个传输门G4的第一端。第5个电阻R5的第一端可以连接第4个电阻R4的第二端,第5个电 阻R5的第二端可以连接地。电阻R1‑R5的大小可以根据应用场景需求设置,本公开实施例对此不作限制。 [0124] 传输门G1‑G4的第二端可以连接在一起,并作为参考单元的第四端,输出参考电压信号vref。 [0125] 各传输门的第三端还作为参考单元的第三端,接收选通编码sel。其中第1个传输门G1的第三端可以接收选通编码的第1个数据位sel0,第2个传输门G2的第三端可以接收选 通编码的第2个数据位sel1,第3个传输门G3的第三端可以接收选通编码的第3个数据位 sel2,第4个传输门G4的第三端可以接收选通编码的第4个数据位sel3。 [0126] 选通编码的第i个数据位是第一电平0时,第i个传输门的第一端和第二端断开。选通编码的第i个数据位是第二电平1时,第i个传输门的第一端和第二端导通。以选通编码是 0001为例,此时第1个数据位是1,其他数据位是0,因此第1个传输门的第一端和第二端导 通,其他传输门的第一端和第二端断开,参考单元的第一端和第二端之间的电阻的大小可 以等于R1的大小。以此类推,选通编码是0010时,参考单元的第一端和第二端之间的电阻的大小可以等于R1、R2的和。选通编码是0100时,参考单元的第一端和第二端之间的电阻的大小可以等于R1‑R3的和。选通编码是1000时,参考单元的第一端和第二端之间的电阻的大小可以等于R1‑R4的和。 [0127] 在图8的示例中,每个传输门还可以包括第四端,第四端接收的信号与第三端接收的数据位的电平相反。每个传输门的第三端的电平大于第四端的电平时,该传输门的第一 端和第二端导通,反之,每个传输门的第三端的电平小于或等于第四端的电平时,该传输门的第一端和第二端之间断开。 [0128] 可以理解的是,传输门也可以通过场效应管来实现,场效应管的栅极作为传输门的第三端,源极(或漏极)作为第一端,漏极(或源极)作为第二端即可。本公开实施例对于传输门的具体结构不作限制。 [0129] 通过这种方式可以实现使用选通编码控制参考单元的第一端和第四端之间的电阻的大小,从而可以控制参考电压信号的大小。 [0130] 本领域技术人员应理解,实际应用中,参考单元的电阻个数和传输门个数可以根据需求设置,只要传输门个数与选通编码的数据位个数相同,且不同的传输门的第一端和 第二端导通时参考单元的第一端和第四端之间的电阻大小不同即可,本公开实施例对于参 考单元中的电阻个数和传输门个数不作限制。 [0131] 图9a和图9b示出根据本公开实施例的比较单元的结构的示意图。下面结合图9a和图9b,介绍本公开实施例的比较单元的功能。 [0132] 如图9a所示,本公开实施例的比较单元可以包括比较器,其中比较器的正向输入端(第二端)接收参考电压信号vref,反向输入端(第一端)接收第三电压信号vsense,输出 端输出控制信号ovlo_enb。在此情况下,第三电压信号vsense小于参考电压信号vref时,控制信号ovlo_enb为第二电平1,第三电压信号vsense大于或等于参考电压信号vref时,控制信号ovlo_enb为第一电平0。 [0133] 如图9b所示,本公开实施例的比较单元可以包括比较器和反相器,其中比较器的反向输入端(第二端)接收参考电压信号vref,正向输入端(第一端)接收第三电压信号 vsense,比较器的输出端输出控制信号ovlo_enb的互补信号ovlo_en。控制信号ovlo_enb的互补信号ovlo_en输入反相器的输入端,反相器的输出端输出控制信号ovlo_enb。在此情况下,第三电压信号vsense小于参考电压信号vref时,控制信号ovlo_enb的互补信号ovlo_en为第一电平0,控制信号ovlo_enb为第二电平1,第三电压信号vsense大于或等于参考电压 信号vref时,控制信号ovlo_enb的互补信号ovlo_en为第二电平1,控制信号ovlo_enb为第 一电平0。 [0134] 第三电压信号vsense大于或等于参考电压信号vref时,可认为第二电压信号vout达到为高电平需求的模块或应用供电的标准。 [0135] 比较单元不采用反相器时的成本更小,采用反相器时的驱动能力更大,比较单元的具体结构可以根据应用场景需求选择,本公开实施例对此不作限制。 [0136] 为了保证反馈环路本身带来的输出电压纹波较小,可以选择现有技术中传输延迟小的比较器。 [0137] 通过这种方式,使得过压锁定模块输出的控制信号可以准确反映第二电压信号是否达到为高电平需求的模块或应用供电的标准,在反馈控制信号给预驱动模块时,使得预 驱动模块可以快速做出响应对预驱动模块和电荷泵模块的工作状态进行控制,实现降低功 耗的效果。 [0138] 下面介绍电荷泵模块的示例性结构。 [0139] 在一种可能的实现方式中,电荷泵模块包括电容(如图10及相关描述中的电容C4), [0140] 电荷泵模块工作时,第一电压信号为电容充电; [0141] 电荷泵模块暂停工作时,第一电压信号停止为电容充电,电容放电提供第二电压信号。 [0142] 图10示出根据本公开实施例的电荷泵模块的结构的示意图。 [0143] 举例来说,如图10所示,电荷泵模块可采用交叉耦合结构,可包括场效应管M1‑M9、电容C1‑C4。其中场效应管M1‑M2可以是N型场效应管,场效应管M3‑M9可以是P型场效应管。 [0144] 电容C1和C2的下级板可以作为电荷泵模块的输入端。第二时钟信号的两路信号ck和ckb分别由电容C1和C2的下级板接收。第二时钟信号可以是为0~1.8V变化的差分时钟信 号。第一电压信号vin可通过场效应管M7和M8为电容C1和C2的上极板电平充电,使其等于第一电压信号vin的电平。 [0146] 下面介绍本公开实施例的电荷泵模块的示例性工作方式。 [0147] 如图10所示,第一电压信号vin是低电平(如1.8V)时,场效应管M9在使能信号en的控制下断开。控制信号ovlo_enb被拉高时,电荷泵模块处于正常工作状态,第二时钟信号 (ck和ckb)不停跳变。 [0148] 信号ck由第一电平0跳变到第二电平1,信号ckb由第二电平1跳变到第一电平0时,电容C1下极板电平升高,为了保持C1电容存储的电荷,电容C1的上极板电平被升高至2* vin,电容C2的上极板电平会被拉低。此时场效应管M2导通,第一电压信号vin可通过场效应管M2为电容C2的上极板充电,使其等于第一电压信号vin的电平。场效应管M3和场效应管M5管导通,电容C1的上极板与电容C3、C4的上级板进行电荷共享,使电容C3、C4的上级板充电至2*vin。电容C4的上级板可作为电荷泵模块的输出端输出第二电压信号vout,因此第二电压信号vout也达到2*vin(也即电荷泵模块工作时,第一电压信号为电容充电)。 [0149] 由于P型场效应管的源极和漏极为p‑plus离子注入,而衬底是N型的阱。所以要保证N阱l衬底到p‑plus源漏级的电位保持一定压差,防止导通。因此电容C3的上级板可输出辅助电压信号vbuck,辅助电压信号vbuck提供为P型场效应管M3‑M7产生的N阱电位。当电容C4较小时,辅助电压信号vbuck的波动会小于第二电压信号vout的波动,可以防止场效应管M3和M4的寄生PN结导通引起较大的源漏到衬底电流产生静态电荷损失,防止电荷泵效率的 降低。 [0150] 当信号ckb由第一电平跳变到第二电平,信号ck由第二电平跳变到第一电平时,电容C2上极板升压到2*vin,C1上极板电平拉低到vin。场效应管M1、M4、M6管导通,电容C2上极板与电容C3、C4进行电荷共享,使电容C3、C4的上级板充电至2*vin。保持第二电压信号vout的电压等于2*vin(也即电荷泵模块工作时,第一电压信号为电容充电)。 [0151] 控制信号ovlo_enb被拉低时,信号ck和ckb不再跳变,电荷泵模块进入暂停工作状态,此时第一电压信号不再为电容C4充电,但电容C4仍有电荷存储。电荷泵模块的供电对象(未示出)会持续以电流Iload抽取电容C4上存储的电荷(也即电荷泵模块暂停工作时,第一 电压信号停止为电容充电,电容放电提供第二电压信号vout)。电荷的减少会降低第二电压信号vout的电平,进而使得第三电压信号的电平也降低,当第三电压信号vsense小于参考 电压信号vref时,控制信号ovlo_enb被拉高,信号ck和ckb恢复跳变,此时电荷泵模块与恢复工作。因此虽然电荷泵模块和预驱动模块都暂停工作,但是升压电路的升压效果依然存 在。 [0152] 第一电压信号vin是高电平(如2.5V)时,场效应管M9在使能信号en的控制下导通。第一电压信号vin通过场效应管M9为电容C4的上级板充电,此时第二电压信号vout的电平 与第一电压信号vin可以相同。在此情况下,电荷泵模块不再具备升压功能,原因是升压过程中电压过高对于场效应管可能有损害。 [0153] 本领域技术人员应理解,以上示出的电荷泵模块的结构仅为示例,现有技术的能够实现升压的电荷泵都可以应用于本公开实施例中,本公开实施例对于电荷泵模块的具体 结构不作限制。 [0154] 在一个示例中,本公开实施例提出的升压电路,在关断反馈环路与开启反馈环路时相比,功耗由446.2uA~743.3uA减低到81.8uA~102.1uA,因此有显著的功耗下降效果。 同时由于反馈环路本身会引入额外的输出电压纹波,通过本设计对预驱动模块的优化,采 用改进的锁存单元,从而将输出电压波纹降低到104.3mV的量级,相比传统的预驱动模块的 140.2mV波纹有较大的优化。 [0155] 图11示出根据本公开实施例的升压电路输出的第二电压信号与现有技术的电荷泵输出的电压的示意图。 [0156] 如图11所示,上方的曲线的平缓部分表示本公开实施例的升压电路输出的第二电压信号。下方的曲线的平缓部分表示现有技术的电荷泵输出的电压。 [0157] m1点的纵坐标是本公开实施例的第二电压信号的电压最大值,可以是3.059119V。横坐标是达到该电压的时间,可以是328.6191ns。m2点的纵坐标是本公开实施例的第二电 压信号的电压最小值,可以是2.95477V。横坐标是达到该电压的时间,可以是317.3735ns。 m1点和m2点的纵坐标之差可以是第二电压信号的波纹大小delta y1,约等于104.3mV。 [0158] m3点的纵坐标是现有技术的电荷泵输出的电压最大值,可以是3.081071V。横坐标是达到该电压的时间,可以是362.1586ns。m4点的纵坐标是现有技术的电荷泵输出的电压 最小值,可以是2.94089V。横坐标是达到该电压的时间,可以是336.4616ns。m3点和m4点的纵坐标之差可以是现有技术的电荷泵的输出电压的波纹大小delta y2,约等于140.2mV。 [0159] 表1示出根据本公开实施例的升压电路形成反馈回路和不形成反馈回路时的功耗对比。 [0160] 表1 [0161] 最小功耗 最大功耗 典型功耗不形成反馈回路 446.2uA 742.3uA 575.7uA 形成反馈回路 81.8uA 102.1uA 86.37uA [0162] 其中最小功耗表示升压电路使用过程中的功耗的最小值,最大功耗表示升压电路使用过程中的功耗的最大值,典型功耗表示升压电路使用过程中的功耗的典型值。通过表1可以看出,在其他条件都相同的情况下,形成反馈回路时升压电路的最小功耗、最大功耗、典型功耗均小于不形成反馈回路的场景。 [0163] 图12示出根据本公开实施例的预驱动模块输入的第一电压信号和输出的第二电压信号的示意图。预驱动模块可以使用图4b所示的结构实现。 [0164] 如图12所示,s1是第二时钟信号的第二路信号在上升沿电压值为0.9V时的坐标点,s1点的横坐标对应的时间可以是45.0827ns。s2是第二时钟信号的第一路信号在下降沿电压值为0.9V时的坐标点,s2点的横坐标对应的时间可以是46.071ns。s1点的横坐标与s2 点的横坐标之差delta x为0.988ns,也即第二时钟信号的差分非交叠时间。 [0165] 本公开还提供一种芯片,包括以上所述的升压电路。芯片可以是应用于显示领域的芯片,可以采用40nm cmos工艺进行设计。芯片还可以包括电源、时钟电路、负载电路等等,芯片的结构的示意图可以参见图1。 [0166] 本领域技术人员应理解,芯片还可以应用于其他领域,可以采用其他工艺设计,本公开实施例对此不作限制。 [0167] 本公开还提供了一种显示面板,所述显示面板包括以上所述的芯片。 [0169] 本公开还提供了一种电子设备,所述电子设备包括以上所述的显示面板。 [0170] 在一个示例中,所述显示面板可以包括LCD(Liquid Crystal Display,液晶显示器)显示面板、LED(Light Emitting Diode,发光二极管)显示面板、MiniLED(Mini LightEmitting Diode,迷你发光二极管)显示面板、MicroLED(Micro Light Emitting Diode,微发光二极管)显示面板、OLED(Organic Light‑Emitting Diode,有机发光二极管)显示面板等的任意一种或多种。 [0171] 示例性地,本实施例中的电子设备包括但不限于台式电脑、电视机、具有大尺寸屏幕的移动设备如手机、平板电脑等其他常见的需要多个芯片级联连接来实现驱动的电子设备。 [0172] 示例性的,电子设备还可以是用户设备(User Equipment,UE)、移动设备、用户终端、终端、手持设备、计算设备或者车载设备等,示例性的,一些终端的举例为:显示器、智能手机或便携设备、手机(Mobile Phone)、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(Mobile Internetdevice,MID)、可穿戴设备,虚拟现实(Virtual Reality,VR)设备、增强现实(Augmentedreality,AR)设备、工业控制(Industrial Control)中的无线终端、无人驾驶(Selfdriving)中的无线终端、远程手术(Remote medical Surgery)中的无线终端、智能电网(Smart Grid)中的无线终端、运输安全(Transportation Safety)中的无线终端、智慧城市(Smart City)中的无线终端、智慧家庭(Smart Home)中的无线终端、车联网中的无线终端等。例如,服务器可以是本地服务器,也可以是云服务器。 [0173] 图13示出根据本公开实施例的一种电子设备1900的框图。例如,电子设备1900可以被提供为一服务器或终端设备。参照图13,电子设备1900包括处理组件1922,其进一步包括一个或多个处理器,以及由存储器1932所代表的存储器资源,用于存储可由处理组件 1922的执行的指令,例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以 上的每一个对应于一组指令的模块。此外,处理组件1922被配置为执行指令,以执行上述方法。 [0174] 电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理,一个有线或无线网络接口1950被配置为将电子设备1900连接到网络,和一个输入输 出(I/O)接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统,例如 Windows ServerTM,Mac OS XTM,UnixTM,LinuxTM,FreeBSDTM或类似。 [0177] 在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。 [0178] 应当说明的是,在本文中,所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。 [0179] 附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也 可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执 行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。 [0180] 以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨 在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的 其它普通技术人员能理解本文披露的各实施例。 |