一种硬掩模保护的硅光波导表面氧化平滑方法 |
|||||||
| 申请号 | CN202410166404.1 | 申请日 | 2024-02-06 | 公开(公告)号 | CN117706685B | 公开(公告)日 | 2024-04-30 |
| 申请人 | 上海铭锟半导体有限公司; | 发明人 | 杨荣; 余巨峰; 余明斌; | ||||
| 摘要 | 本 发明 提供了一种硬掩模保护的 硅 光 波导 表面 氧 化平滑方法，包括：步骤1、提供一SOI衬底，所述SOI衬底包括 自下而上 的硅衬底、埋氧层和顶层硅；步骤2、在所述顶层硅表面依次形成第一氧化硅层和硬掩模层；步骤3、 光刻 和干法 刻蚀 所述顶层硅形成硅光波导；步骤4、在硬掩模层保护下对硅光波导进行氧化生成第 二氧化硅 层；步骤5、依次去除第二氧化硅层、硬掩模层和第一氧化硅层；步骤6、沉积第三氧化硅层；步骤7、将第三氧化硅层 抛光 至表面平整。本发明避免了硅光波导高度方向上的氧化平滑损耗，解决了硅光波导的边 角 圆化问题，所采用的结构和工艺简单，成本增加少。 | ||||||
| 权利要求 | 1.一种硬掩模保护的硅光波导表面氧化平滑方法，其特征在于，包括： |
||||||
| 说明书全文 | 一种硬掩模保护的硅光波导表面氧化平滑方法技术领域背景技术[0002] 在过去的十几年中，大规模光子集成电路在光通信、光量子计算及高灵敏度光学传感器等方面得到广泛应用，由此吸引了学术界和工业界的兴趣，并得以快速发展。基于绝缘体上硅（Silicon on insulator, SOI）衬底的亚微米光波导，以其较低的光传输损耗、超高的集成度以及与互补金属‑氧化物‑半导体（Complementary Metal‑oxide‑ semiconductor, CMOS）制造工艺相兼容的特点，成为硅基光子集成电路中一种典型的结 构。无论在集成光子学中传输或处理光信号方面，硅光波导的传输损耗都是十分重要的性 能指标。光波导传输损耗可分为辐射损耗、吸收损耗和散射损耗。对于SOI亚微米光波导而言，传输损耗中很大一部分是由波导表面粗糙度造成的散射损耗引起的，且波导的尺度越 小，表面粗糙度对传输损耗的影响就越大。 [0003] 减少硅波导表面粗糙度的努力，除了改进光刻和刻蚀工艺本身之外，研究多集中在硅波导侧壁刻蚀后的平滑处理上。例如，通过氧化的方法平滑硅波导表面（参见中国专利公开号CN117139850A，及论文Kevin K. Lee et al, Fabrication of ultralow‑loss Si/SiO2 waveguides by roughness reduction, Optics Letters, 2001, 26(23): 1888‑ 1890），已经证明是一种能有效降低波导表面粗糙度和散射损耗的方法而广泛使用。然而，硅原子的氧化消耗不可避免地带来硅层的损失而使波导尺寸偏离设计，尤其是当氧化生长 从两个及以上面发生交汇时，如波导的棱边或顶角，还会出现更严重的方角变圆、氧化应力和缺陷集中等问题，这些问题可能改变光模场分布和带来新的传输损耗。 [0004] 图1为常规的SOI条型、脊型硅光波导氧化平滑方法的波导截面示意图。氧化平滑带来硅波导表面平滑效果的同时，也产生两方面明显的负面效应：一是硅波导的宽度和高 度都会缩减，热氧化生长一定厚度的氧化硅消耗0.44倍厚度的硅，以tox表示热氧化生成的氧化硅厚度，则波导高度方向的缩减量为0.44tox，宽度方向由于两个侧面都会氧化消耗硅而产生双倍缩减量0.88tox。为了达到明显的平滑效果，通常氧化平滑处理会产生10‑30纳米氧化层，则波导高度方向缩减量为4.4‑13.2纳米，宽度方向缩减量为8.8‑26.4纳米，这些缩减量对亚微米的脊型光波导或条型光波导中光模场的影响都不可忽略。二是波导两个以上 面的交界处（如棱边或顶角），因不同硅面的氧化会产生叠加效果而消耗更多硅原子，波导较方正的边角在氧化平滑时会产生圆化（Rounding）现象，如图1中条型光波导圆角13AC、脊型光波导圆角13BC、脊型光波导的硅平板圆角13CC等位置，会使光模场偏离原来的设计；这些边角处经氧化产生的应力和缺陷较集中，会产生额外的光吸收和散射带来光损耗，以至 于部分抵消氧化平滑改善光损耗的效果。 [0005] 因此，有必要提出能避免或减少硅波导氧化平滑时负面效应的方法，这种方法还需要与现有硅波导结构和制造工艺兼容，具有便捷经济的特点。 发明内容[0007] 本发明采用的技术方案如下：一种硬掩模保护的硅光波导表面氧化平滑方法，包括： [0008] 步骤1、提供一SOI衬底，所述SOI衬底包括自下而上的硅衬底、埋氧层和顶层硅； [0009] 步骤2、在所述顶层硅表面依次形成第一氧化硅层和硬掩模层； [0011] 步骤4、在硬掩模层保护下对硅光波导进行氧化生成第二氧化硅层； [0012] 步骤5、依次去除第二氧化硅层、硬掩模层和第一氧化硅层； [0013] 步骤6、沉积第三氧化硅层； [0014] 步骤7、将第三氧化硅层抛光至表面平整。 [0015] 作为一种优选方案，所述顶层硅厚度为硅光波导设计高度与生长第一氧化硅层所消耗硅的厚度之和。 [0016] 作为一种优选方案，在硅光波导包括条型光波导时，在设计版图时对条型光波导的绘制宽度预先进行补偿；在硅光波导包括脊型光波导时，在设计版图时对脊型光波导的 宽度、硅平板的宽度预先进行补偿以及对硅平板刻蚀后的高度预先进行补偿。 [0017] 作为一种优选方案，在氧化耗硅量不超过设计线宽10%时，可以选择放弃版图绘制时的预先补偿，采用光刻工艺条件的补偿抵消氧化耗硅量。 [0018] 作为一种优选方案，所述第一氧化硅层通过热氧化SOI衬底顶层硅表面形成。 [0021] 作为一种优选方案，所述硬掩模层由氮化硅、氮氧化硅、氧化硅任意一种或其叠层形成。 [0022] 作为一种优选方案，所述硬掩模层厚度大于或等于硅刻蚀过程消耗的硬掩模厚度和屏蔽氧化所需要的硬掩模厚度之和。 [0023] 作为一种优选方案，所述第二氧化硅层采用炉管干氧化、湿氧化或快速热氧化工艺生成。 [0024] 与现有技术相比，采用上述技术方案的有益效果为： [0025] 1）避免了硅光波导高度方向上的氧化平滑损耗：氧化平滑时硬掩模保护了硅光波导表面，使氧很难扩散穿过硬掩模并氧化波导的表面，因此几乎没有波导高度的损失，最终制成的波导更接近设计的高度。 [0026] 2）解决了硅光波导的边角圆化问题：在氧化平滑时，硅光波导的上表面不被氧化，即使其他刻蚀面被氧化了，也不会交叠产生边角圆化及其带来的模场畸变、应力及缺陷等问题。 [0027] 3）所采用的结构和工艺简单，成本增加少：用硬掩模代替光刻胶的掩蔽进行硅刻蚀是最常见的波导制作方式，本发明没有增加新的材料和工艺步骤，只是增加了硬掩模的 厚度，并将硬掩模去除步骤从波导刻蚀之后、氧化平滑之前移动到氧化平滑之后，增加硬掩模厚度带来的工艺成本增加很少。 附图说明 [0028] 图1为常规的硅光波导氧化平滑方法的波导截面示意图。 [0029] 图2为本发明提出的硬掩模保护的硅光波导表面氧化平滑方法流程简图。 [0030] 图3为本发明提出的硬掩模保护的硅光波导氧化平滑方法的波导截面示意图。 [0031] 图4为本发明一实施例提出的硬掩模保护的硅光波导氧化平滑方法的工艺步骤示意图。 [0032] 附图标记：1‑SOI衬底，2‑第一氧化硅层，3‑硬掩模层，4‑第二氧化硅层，11‑硅衬底，12‑埋氧层，13‑顶层硅，13A‑条型光波导，13B‑脊型光波导，13C‑硅平板，13AC‑条型光波导圆角，13BC‑脊型光波导圆角，13CC‑硅平板圆角。 具体实施方式[0033] 下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的模块或具有相同或类似功能的模块。下面通过参考附 图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。相反，本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同 物。 [0034] 为了降低波导表面的粗糙度和减少光波传输损耗，又能避免或减少现有硅波导表面氧化平滑方法的负面效应，即硅层损失和边角圆化、应力或缺陷集中等问题，本发明实施例提出了一种硬掩模保护的硅光波导表面氧化平滑方法，该方法涉及的结构简单，工艺切 实可行，并同现有硅波导的制造方法良好兼容。 [0035] 请参考图2、图3，该硬掩模保护的硅光波导表面氧化平滑方法，具体步骤如下： [0036] 步骤1、提供一SOI衬底1。 [0037] 本实施例中，SOI衬底1包括自下而上的硅衬底11、埋氧层12和顶层硅13。其中，硅衬底11的电阻率为0.01 10k欧姆·厘米，优选电阻率较高的材料，以减少衬底的寄生效应~ 更有利硅光芯片的性能。埋氧层12的厚度为0.1 3微米，优选埋氧层12较厚的SOI材料，以保~ 证埋氧层12作为波导的下包层有足够的厚度限制光，以及减少硅衬底11的寄生电容以提高 有源器件（如调制器、探测器等）的射频带宽。顶层硅13的厚度为0.1 3微米，由于硅光波导~ 直接由顶层硅13制作而成，因此需要一定的起始厚度覆盖各种波导设计，同时还需要确保 有一定的厚度承受氧化平滑及其他工艺带来的硅消耗。 [0038] 顶层硅13厚度设定为tSi，其由波导的设计高度tSi‑WG‑design确定，具体为波导设计高度加上后续沉积硬掩模层3前生长的第一氧化硅层2所消耗硅的厚度，即tSi=tSi‑WG‑design+0.44tox‑buffer，其中，tox‑buffer为第一氧化硅层2厚度，0.44tox‑buffer为生成第一氧化硅层2所消耗的硅的厚度，这样制造的波导实际高度可以更接近设计。 [0039] 步骤2、在所述顶层硅13表面依次形成第一氧化硅层2和硬掩模层3。 [0040] 具体地，第一氧化硅层2为热氧化层，通过氧化SOI衬底1的顶层硅13表面获得，其厚度为5 30纳米，在顶层硅13和后续的硬掩模层3之间充当应力缓冲层和刻蚀终止层，使硬~ 掩模层3同SOI衬底1之间的应力得以释放或部分释放，并且干法刻蚀硬掩模时能停止在这 一氧化层上。 [0041] 在一个实施例中，第一氧化硅层2可以通过化学气相沉积（Chemical vapor deposition, CVD）、物理气相沉积（Physical vapor deposition，PVD）等其他方式沉积氧化硅代替这一热氧化层，这样可以避免硅层的消耗，但CVD、PVD所沉积的氧化硅致密度和均匀性均不如热生长的氧化硅。需要说明的是，采用CVD或PVD方式沉积第一氧化硅层2时，可以在沉积后增加热处理提高其致密度。 [0042] 本实施例中，硬掩模层3除了用于掩蔽波导刻蚀外，还用于氧化平滑过程中，有效避免波导上表面被氧化。硬掩模层3的材料选取应当满足以下三个条件： [0043] （1）干法刻蚀硅时对硬掩模材料有足够的刻蚀速率选择比（即需要>4:1）。 [0044] （2）硬掩模材料致密，能够在氧化平滑处理时阻止氧扩散通过而使硅波导表面发生氧化。 [0045] （3）经过氧化层缓冲后硬掩模同硅层之间的应力不能太大，以允许一定的厚度确保在硅刻蚀和氧化平滑过程中保护硅波导的表面。 [0046] 基于上述三个条件，硬掩模层3可以选择氮化硅、氮氧化硅、氧化硅或这些材料的叠层制成，在一个优选实施例中，采用氮化硅材料，且以低压化学气相淀积（Lower pressure chemical vapor deposition, LPCVD）方式沉积氮化硅，满足标准的化学配比 Si3N4，材料致密且性质稳定，也最符合上述三个条件。采用LPCVD氮化硅时，所形成的氮化硅/氧化硅叠层也是CMOS工艺中浅沟槽隔离（Shallow trench isolation, STI）和硅波导 刻蚀的标准硬掩膜，材料和工艺成熟。 [0047] 需要注意的是，硬掩模层3的厚度应当大于或等于硅刻蚀过程消耗的硬掩模厚度和屏蔽氧化所需要的硬掩模厚度之和，即tHM‑total≥tHM‑etch＋tHM‑oxidation，其中，tHM‑total为硬掩模层3的厚度，tHM‑etch为硅蚀刻过程消耗的厚度，tHM‑oxidation为屏蔽氧化所需的硬掩模厚度，以确保在硅刻蚀过程中损失部分厚度后，还具有足够厚度以避免氧化平滑时氧扩散穿 过硬掩模层3将硅的表面氧化。以氮化硅制成的硬掩模层3为例，其厚度范围取100‑300纳 米。 [0048] 步骤3、光刻和干法刻蚀顶层硅13形成硅光波导。 [0049] 为了保证后续氧化平滑后的硅光波导依然满足设计要求，本实施例中，考虑平滑氧化层厚度对硅波导设计宽度和高度的影响，在设计版图时对波导绘制尺寸预先进行补 偿。 [0050] 若硅光波导包括条型光波导13A，则需要对条型光波导13A的绘制宽度进行补偿，由于条型光波导13A的高度即为顶层硅13的厚度，在SOI衬底1选取时已经进行补偿，此时不进行补偿。即wSi‑WG‑drawn=wSi‑WG‑design+0.88tox‑smooth，其中，wSi‑WG‑drawn为条型光波导13A的绘制宽度，wSi‑WG‑design为条型光波导13A的设计宽度，tox‑smooth为平滑氧化层的厚度，0.88tox‑smooth为平滑条型光波导13A两侧时所消耗的硅的厚度，由于是对条型光波导13A的两侧进行平 滑，因此需要进行双倍补偿。 [0051] 若硅光波导包括脊型光波导13B，同样的由于脊型光波导13B的高度即为顶层硅13的厚度，在SOI衬底1选取时已经进行补偿，此时不进行补偿，仅需要对脊型光波导13B的绘制宽度和硅平板13C的绘制宽度和刻蚀高度进行补偿。即： [0052] wSi‑slab‑drawn=wSi‑slab‑design+0.88tox‑smooth [0053] 其中，wSi‑slab‑drawn为硅平板13C的绘制宽度，wSi‑slab‑design为硅平板13C的设计宽度，tox‑smooth为平滑氧化层的厚度，0.88tox‑smooth为平滑硅平板两侧时所消耗的硅的厚度。 [0054] tSi‑slab‑after‑etch=tSi‑slab‑design+0.44tox‑smooth [0055] 其中，tSi‑slab‑after‑etch为硅平板13C刻蚀后的高度，tSi‑slab‑design为硅平板13C的设计高度，tox‑smooth为平滑氧化层的厚度，0.44tox‑smooth为平滑硅平板13C上表面时所消耗的硅的厚度。 [0056] w’Si‑WG‑drawn=w’Si‑WG‑design+0.88tox‑smooth [0057] 其中，w’Si‑WG‑drawn为脊型光波导13B的绘制宽度，w’Si‑WG‑design为脊型光波导13B的设计宽度，tox‑smooth为平滑氧化层的厚度，0.88tox‑smooth为平滑脊型光波导13B两侧时所消耗硅的厚度。 [0058] 在一个实施例中，若氧化耗硅量不超过设计线宽10%，可以放弃版图绘制时的预先补偿，而采用光刻工艺条件的补偿来抵消氧化的耗硅量。 [0059] 步骤4、在硬掩模层3保护下对硅光波导进行氧化生成第二氧化硅层4。 [0060] 本实施例中，在生成第二氧化硅层4时保留了刻蚀时的硬掩模层3，可以保证硅光波导的上表面因致密的硬掩模层3保护而不被氧化，仅氧化平滑暴露的波导侧壁和脊型光 波导13B的表面、侧壁。 [0061] 第二氧化硅层4为硅光波导的平滑热氧化硅层，可以采用炉管干氧化（Dry oxidation）、湿氧化（Wet oxidation）或快速热氧化（Rapid thermal oxidation，RTO）等工艺生成。在一个优选实施例中，优选炉管干氧化方式，材料致密且性质均一。由于平滑热氧化层的厚度过薄时无法起到明显的平滑作用，过厚时则难以承受耗硅量和引起的波导形 貌、光模场等变化，生长过厚的氧化层也会耗时过长而使得硬掩模保护的波导表面也产生 明显的氧化，综合考虑后选取平滑热氧化层厚度范围为10‑30纳米。 [0062] 步骤5、依次去除第二氧化硅层4、氮化硅硬掩模层3和第一氧化硅层2。 [0063] 需要说明的是，在一个实施例中，硬掩模层3由氮化硅制成，此时，氮化硅硬掩模层也会轻微氧化，若直接采用磷酸去除氮化硅会因为表面氧化层的存在而使氮化硅去除困难，本实施例中，按照材料生成顺序的逆序，采用湿法依次去除第二氧化硅层4、硬掩模层3和第一氧化硅层2。 [0064] 步骤6、沉积第三氧化硅层。 [0065] 本实施例中，优选采用CVD的方式沉积。 [0066] 步骤7、将第三氧化硅层抛光至表面平整。 [0067] 本实施例中，采用化学机械抛光的方式将第三氧化硅层抛光至表面平整，至此完成了硅光波导制作，并包含了硬掩模保护的氧化平滑处理。 [0068] 图1所示的常规氧化平滑方法是去掉硬掩模后再进行波导的氧化平滑，原始的顶层硅13作为硅波导表面也会随波导的各刻蚀面一起被氧化。请参考图3，示出了采用本发明提出的硬掩模保护的硅光波导表面氧化平滑方法的硅光波导截面示意图，本实施例中在保 留硬掩模的情况下进行氧化平滑处理，这样硅光波导的上表面因致密的硬掩模保护不会被 氧化，暴露的波导刻蚀侧壁和脊型光波导13B平板的表面、侧壁则仍然进行氧化平滑，而未经刻蚀的波导上表面被硬掩模保护而不被氧化，这一表面正好是平滑的顶层硅13没必要进 行平滑处理，其他表面仍然会进行氧化平滑，因此氧化平滑改善波导损耗的效果不会受到 影响；同时，波导的表面不在氧化平滑处理时氧化，波导厚度就不会减小，也不会有波导表面和侧壁的同时氧化交叠而产生波导边角圆化的现象，减轻了前面提到的波导常规平滑处 理带来的负面效应。硬掩模沉积之前生长热氧化层带来的硅层损失，以及波导宽度、硅平板 13C宽度及厚度在氧化平滑过程中的减小，则可以在设计波导时预先进行补偿，从而在氧化平滑后最终获得期望的波导尺寸。 [0069] 对比图1与图3，在硅光波导刻蚀成型后，SOI衬底1的顶层硅13刻蚀成条型光波导13A、脊型光波导13B和脊型光波导13B的硅平板13C，其中，条型光波导13A和脊型光波导13B的上表面保留有第一氧化硅层2和硬掩模层3；在氧化平滑后，仅在条型光波导13A侧壁、脊型光波导13B侧壁、硅平板13C上表面以及侧壁存在第二氧化硅层4。因此，采用本实施例提出的氧化平滑方法得到的硅光波导，避免了条型光波导圆角13AC、脊型光波导圆角13BC的 产生，仅存在脊型光波导的硅平板圆角13CC，减轻了前面提到的波导常规平滑处理带来的 负面效应。 [0070] 下面以一具体工艺过程进一步阐述本实施例提出的硬掩模保护的硅光波导表面氧化平滑方法。请参考图4，该过程包括： [0071] （a）选取8英寸P(100) SOI衬底，衬底厚度725微米，电阻率约为10欧姆∙厘米，埋氧层厚度3微米，顶层硅厚度220纳米； [0072] （b）干氧化SOI衬底生长10纳米氧化硅层（第一氧化硅层），消耗约4纳米顶层硅剩余厚度216纳米，LPCVD沉积100纳米氮化硅层硬掩模； [0073] （c）在氮化硅硬掩模的保护下，光刻和刻蚀顶层硅，形成条型和脊型光波导，其中脊型光波导的浅刻蚀深度为60纳米（加上下一步氧化平滑的耗硅量才达到设计深度），剩余硅平板厚度约为156纳米； [0074] （d）在氮化硅硬掩模的保护下，对硅波导干氧化生成约23纳米厚度的第二氧化硅层，消耗硅层约10纳米，则脊型光波导浅刻蚀深度增加到了70纳米的设计目标，硅平板剩余厚度约为146纳米，波导的宽度缩减量约20纳米（这20纳米缩减在绘制版图时可以考虑预先进行补偿）； [0075] （e）用稀氢氟酸（HF）溶液、热浓磷酸（H3PO4）、稀HF溶液依次去除第二氧化硅、残留的氮化硅硬掩模层和第一氧化硅层； [0076] （f）以CVD方式沉积第三氧化硅层，厚度1.5微米； [0077] （g）采用化学机械抛光方法，抛光第三氧化硅层至表面平整，至此完成了硅光波导制作，并包含了硬掩模保护的氧化平滑处理。 [0078] 本发明提出的硬掩模保护的硅光波导氧化平滑方法，同常规的氧化平滑处理方法相比，具有三个显著优点： [0079] 1）避免了硅光波导高度的氧化平滑损耗：氧化平滑时硬掩模保护了硅光波导表面，使氧很难扩散穿过硬掩模并氧化波导的表面，因此几乎没有波导高度的损失，最终制成的波导更接近设计的高度。 [0080] 2）解决了硅光波导的边角圆化问题：在氧化平滑时，硅光波导的上表面不被氧化，即使其他刻蚀面被氧化了，也不会交叠产生边角圆化及其带来的模场畸变、应力及缺陷集中等问题。 [0081] 3）所采用的结构和工艺简单，成本增加少：用硬掩模代替光刻胶的掩蔽进行硅刻蚀是最常见的波导制作方式，本发明没有增加新的材料和工艺步骤，只是增加了硬掩模的 厚度，并将硬掩模去除步骤从波导刻蚀之后、氧化平滑之前移动到氧化平滑之后，增加硬掩模厚度带来的工艺成本增加很少。 [0082] 以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。 [0083] 在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。 [0084] 类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在上面对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利 要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为 本申请的单独实施例。 [0085] 此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的 范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。 |
||||||
QQ群二维码
意见反馈
意见反馈