阵列基板及其制备方法、显示面板 |
|||||||
| 申请号 | CN202410128439.6 | 申请日 | 2024-01-29 | 公开(公告)号 | CN117991551A | 公开(公告)日 | 2024-05-07 |
| 申请人 | TCL华星光电技术有限公司; | 发明人 | 张子豪; 王赫; 苏东明; 骆官水; 彭家明; 严来兴; | ||||
| 摘要 | 本 发明 公开了一种阵列 基板 及其制备方法、 显示面板 ，阵列基板包括衬底、驱动 电路 层、 钝化 层和 像素 电极 ，像素电极包括多个间隔设置的显示电极以及位于相邻两个显示电极之间的狭缝，狭缝靠近显示电极处的 钝化层 由远离衬底一侧的表面向靠近衬底的一侧凹陷以形成底切结构，像素电极在底切结构处断开使得像素电极具有清晰的狭缝边界，当对形成有绒状物的光阻层以及位于光阻层上的像素电极进行剥离以形成显示电极和狭缝时，剥离液容易通过该底切结构与光阻层 接触 ，有利于提升光阻层的剥离效果及效率，避免光阻层被剥离时其两端形成毛刺而导致像素电极边缘会出现底部空壳或绒毛异物残留的情况产生，提升了显示效果。 | ||||||
| 权利要求 | 1.一种阵列基板，其特征在于，包括： |
||||||
| 说明书全文 | 阵列基板及其制备方法、显示面板技术领域[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。 背景技术[0002] 为了节省成本，现有的非晶硅半导体工艺正在往3Mask(光罩)的方向发展。钝化层和像素电极层采用同一道Mask制备，具体做法是通过对钝化层上方的光阻层进行植绒处理，利用绒毛结构高低起伏的表面特征，可使覆盖在其表面的像素电极层断裂，之后采用剥离液同时剥离光阻层和像素电极以形成显示电极和相邻两个显示电极之间的狭缝。但，由于光阻层的角度平缓，拖尾较长，光阻层被剥离时其两端容易形成毛刺，导致像素电极边缘会出现底部空壳或绒毛异物残留，容易引起显示不良。 发明内容[0003] 本发明实施例提供一种阵列基板及其制备方法、显示面板，可以解决现有的阵列基板的像素电极线边缘会出现底部空壳或绒毛异物残留，容易引起显示不良的技术问题。 [0004] 本发明实施例提供一种阵列基板，包括： [0005] 衬底； [0006] 驱动电路层，设置于所述衬底的一侧； [0007] 钝化层，设置于所述驱动电路层远离所述衬底的一侧；以及 [0008] 像素电极，设置于所述钝化层远离所述衬底的一侧且通过贯穿所述钝化层的过孔与所述驱动电路层电连接，所述像素电极包括多个间隔设置的显示电极以及位于相邻两个所述显示电极之间的狭缝，所述狭缝靠近所述显示电极处的所述钝化层由远离所述衬底一侧的表面向靠近所述衬底的一侧凹陷以形成底切结构。 [0010] 根据本发明实施例提供的阵列基板，所述微氧化部的材料包括氧化硅，所述主体部的材料包括氮化硅。 [0011] 根据本发明实施例提供的阵列基板，每一所述狭缝在所述衬底上的正投影覆盖对应的所述底切结构在所述衬底上的正投影。 [0012] 根据本发明实施例提供的阵列基板，在所述衬底的厚度方向上，从所述钝化层远离所述衬底的一侧到所述钝化层靠近所述衬底的一侧，所述底切结构的宽度尺寸由小变大。 [0013] 根据本发明实施例提供的阵列基板，所述像素电极还包括与所述显示电极分离设置的连接电极，所述连接电极通过贯穿所述钝化层的过孔与所述驱动电路层电连接。 [0014] 本发明实施例提供一种显示面板，包括上述阵列基板； [0015] 对置基板，与所述阵列基板相对设置；以及 [0016] 液晶层，设置于所述阵列基板和所述对置基板之间，包括多个液晶分子。 [0017] 本发明实施例提供一种阵列基板的制备方法，包括以下步骤： [0018] 提供一衬底； [0019] 在所述衬底一侧形成驱动电路层； [0020] 在所述驱动电路层远离所述衬底的一侧形成钝化层；以及 [0021] 在所述钝化层远离所述衬底的一侧形成像素电极，所述像素电极包括多个间隔设置的所述显示电极，相邻两个所述显示电极之间设置有狭缝； [0022] 其中，所述在所述钝化层远离所述衬底的一侧形成像素电极的步骤包括： [0023] 在所述钝化层远离所述衬底的一侧整面形成光阻层； [0024] 提供一光罩，对所述光阻层进行图案化处理，以使所述光阻层对应待形成的所述显示电极的厚度大于所述光阻层对应待形成的所述狭缝的厚度，且所述光阻层对应待形成的过孔的部分被去除以暴露出所述钝化层； [0025] 通入氧气对所述光阻层进行第一次灰化处理，以使所述光阻层对应待形成的所述显示电极的部分被减薄以形成光阻部、所述光阻层对应待形成的所述狭缝的部分被去除以暴露出所述钝化层、以及将未被所述光阻层覆盖的所述钝化层蚀刻掉以形成所述过孔，其中，所述光阻部上形成绒状物，位于相邻两个所述光阻部之间的所述钝化层远离所述衬底的一侧表面被微氧化； [0027] 在所述光阻层、所述钝化层及所述驱动电路层上形成像素电极，所述像素电极在所述底切结构处断开以形成所述显示电极和所述狭缝；以及 [0028] 剥离所述光阻层。 [0029] 根据本发明实施例提供的阵列基板的制备方法，在所述第一次灰化处理时，被所述过孔暴露出的所述驱动电路层的漏极远离所述衬底的一侧表面被微氧化形成金属牺牲层；以及 [0030] 在所述第二次灰化处理时，所述金属牺牲层被去氧化。 [0031] 根据本发明实施例提供的阵列基板的制备方法，所述第二灰化气体中的氧气和六氟化硫的比例范围为5:1‑10:1。 [0032] 有益效果：在本发明实施例提供的阵列基板及其制备方法、显示面板中，通过在钝化层远离衬底的一侧表面设置有多个底切结构，像素电极在底切结构断开以形成多个间隔设置的显示电极以及位于相邻两个显示电极之间的狭缝，使得像素电极具有清晰的狭缝边界，当对形成有绒状物的光阻层以及位于光阻层上的像素电极进行剥离以形成显示电极和狭缝时，剥离液容易通过该底切结构与光阻层接触，增加了所述光阻部边缘处的剥离液的浸入途径，有利于提升光阻层的剥离效果及效率，避免光阻层被剥离时其两端形成毛刺而导致像素电极边缘会出现底部空壳或绒毛异物残留的情况产生，提升了显示效果。附图说明 [0033] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 [0034] 图1为本发明实施例提供的阵列基板的第一种截面结构示意图； [0035] 图2为本发明实施例提供的阵列基板的第二种截面结构示意图； [0036] 图3为本发明实施例提供的阵列基板的第三种截面结构示意图； [0037] 图4为本发明实施例提供的阵列基板的制备方法的流程示意图； [0038] 图5为图4中的步骤S40的流程示意图； [0039] 图6A‑图6J为本发明实施例提供的阵列基板的制备方法的流程结构示意图； [0040] 图7为本发明实施例提供的显示面板的截面结构示意图。 [0041] 附图标记说明： [0042] 10、衬底；11、驱动电路层；110、栅极；111、栅极绝缘层；112、半导体层；113、源极；114、漏极；115、公共电极；1141、金属牺牲层；12、钝化层；120、底切结构；121、过孔；122、主体部；123、微氧化部；13、像素电极；131、显示电极；132、狭缝；133、连接电极；20、光阻层； 21、光阻部；30、光罩；31、透光区；32、半透光区；33、遮光区；100、阵列基板；200、对置基板； 300、液晶层；301、液晶分子。 具体实施方式[0043] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0044] 在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“厚度”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。 [0045] 在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。 [0046] 本发明实施例提供一种阵列基板及其制备方法、显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。 [0047] 请参阅图1，本发明实施例提供一种阵列基板100，所述阵列基板100包括： [0048] 衬底10； [0049] 驱动电路层11，设置于所述衬底10的一侧； [0050] 钝化层12，设置于所述驱动电路层11远离所述衬底10的一侧；以及 [0051] 像素电极13，设置于所述钝化层12远离所述衬底10的一侧且通过贯穿所述钝化层12的过孔121与所述驱动电路层11电连接，所述像素电极13包括多个间隔设置的显示电极 131以及位于相邻两个所述显示电极131之间的狭缝132，所述狭缝132靠近所述显示电极 131处的所述钝化层12由远离所述衬底10一侧的表面向靠近所述衬底10的一侧凹陷以形成底切结构120。 [0052] 可以理解的是，在本发明实施例提供的阵列基板100及其制备方法、显示面板中，通过在钝化层12远离衬底10的一侧表面设置有多个底切结构120，像素电极13在底切结构120断开以形成多个间隔设置的显示电极131以及位于相邻两个显示电极131之间的狭缝 132，使得像素电极13具有清晰的狭缝132边界，当对形成有绒状物的光阻层20以及位于光阻层20上的像素电极13进行剥离以形成显示电极131和狭缝132时，剥离液容易通过该底切结构120与光阻层20接触，增加了所述光阻部21边缘处的剥离液的浸入途径，有利于提升光阻层20的剥离效果及效率，避免光阻层20被剥离时其两端形成毛刺而导致像素电极13边缘会出现底部空壳或绒毛异物残留的情况产生，提升了显示效果。 [0053] 具体的，所述衬底10可以是刚性衬底，如玻璃、透明树脂等，也可以是柔性衬底，如聚酰亚胺、聚碳酸酯、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、多芳基化合物或玻璃纤维增强塑料等，本发明对所述衬底10的材料不做限制。 [0054] 所述驱动电路层11用于提供多个像素驱动电路和多条信号走线，所述像素驱动电路包括与所述信号走线对应电连接的薄膜晶体管，用于将电信号传递至对应的像素单元，从而实现画面显示。需要说明的是，图1中的所述驱动电路层11仅为示意说明，并未示出具体膜层结构，此部分内容将在下述实施例中进行详细阐述。 [0055] 所述像素电极13的材料可以均为透明导电材料，例如氧化铟锡(Indium Tin Oxide，ITO)和氧化铟锌(Indium Zinc Oxide，IZO)中的其中一种或组合。需要说明的是，所述显示电极131类似于多畴像素电极中的分支电极，多条分支电极与主干电极电连接，所述狭缝132类似于相邻两个分支电极之间的间隙。也即是说，相邻的两个所述显示电极131之间需要留出一定空隙以形成所述狭缝132，而本发明即是利用植绒工艺来形成所述显示电极131和所述狭缝132的，具体内容将在下述实施例关于阵列基板100的制备方法中进行详细阐述。 [0056] 所述钝化层12的材料为无机绝缘材料，可选的，所述钝化层12的材料包括氧化硅、氮化硅和氮氧化硅中的任意一种或组合，示例性的，所述钝化层12的材料为氮化硅。 [0057] 可以理解的是，本发明实施例中的所述底切结构120由所述钝化层12远离所述衬底10的一侧表面向靠近所述衬底10的一侧进行凹陷形成的凹槽。具体的，所述底切结构120的截面形状为正梯形，以使所述像素电极13在所述底切结构120处能够断开。 [0058] 具体的，所述底切结构120在所述阵列基板100厚度方向上的尺寸小于所述钝化层12的厚度，即，所述底切结构120未贯穿所述钝化层12，以避免所述驱动电路层11中位于上层的金属层被所述底切结构120暴露出，而产生显示不良。 [0059] 在本发明实施例中，所述钝化层12包括主体部122和位于所述主体部122远离所述衬底10一侧的微氧化部123，所述主体部122的一侧表面向靠近所述衬底10的一侧凹陷以形成所述底切结构120；其中，所述微氧化部123位于相邻两个所述底切结构120之间，所述显示电极131位于所述微氧化部123远离所述衬底10的一侧。 [0060] 需要说明的是，针对同一种类的灰化气体，所述主体部122的刻蚀速率大于所述微氧化部123的刻蚀速率，使得所述主体部122形成所述底切结构120时，所述微氧化部123还未开始刻蚀或者仅刻蚀极小部分而保留，避免所述底切结构120扩散至所述微氧化部123处，从而使得所述显示电极131能够形成于所述微氧化部123上。 [0061] 在本发明实施例中，每一所述狭缝132在所述衬底10上的正投影覆盖对应的所述底切结构120在所述衬底10上的正投影，也即所述底切结构120对应于所述狭缝132设置，具体的，所述底切结构120位于所述狭缝132靠近所述微氧化部123的一侧边缘。 [0062] 需要说明的是，在本发明实施例中，所述底切结构120的尺寸不能过大也不能过小，具体的，所述底切结构120的尺寸过大，则使得所述像素电极13容易形成于所述底切结构120内，而所述底切结构120的尺寸过小，容易导致所述像素电极13无法在所述底切结构120处产生断裂。 [0063] 具体的，所述底切结构120在所述阵列基板100的厚度方向上的尺寸范围为500埃‑1000埃，例如，可以为500埃、550埃、600埃、650埃、700埃、750埃、800埃、850埃、900埃、950埃和1000埃中的其中一种。所述底切结构120在水平方向上的宽度范围为1000埃‑1500埃，例如，可以为1000埃、1100埃、1200埃、1300埃、1400埃和1500埃中的其中一种。 [0064] 所述底切结构120的侧壁与底面之间的倾斜角大于0度，且小于90度，可选的，所述底切结构120的侧壁与底面之间的倾斜角大于15度，且小于或等于45度，例如，可以为15度、20度、25度、30度、35度、40度和45度中的其中一种。 [0065] 在本发明实施例中，所述微氧化部123和所述主体部122一体化形成，均为所述钝化层12的一部分，所述主体部122为所述钝化层12中未被氧化的部分，所述微氧化部123为所述钝化层12中被氧化的部分。具体的，所述主体部122的材料包括氮化硅，所述微氧化部123的材料包括氧化硅。 [0066] 请参阅图1和图2，所述像素电极13还包括与所述显示电极131分离设置的连接电极133，所述连接电极133通过贯穿所述过孔121与所述驱动电路层11电连接。其中，所述显示电极131与所述连接电极133之间可以通过像素电极13中的其它部分电性连接以具有相同的像素电压。 [0067] 如图2所示，所述连接电极133的两侧边缘设置有所述底切结构120，同理的，以避免所述连接电极133边缘会出现底部空壳或绒毛异物残留的情况产生，有利于提升显示效果。 [0068] 请参阅图3，所述驱动电路层11包括第一金属层、栅极绝缘层111、半导体层112和第二金属层。具体的，所述第一金属层设置于所述衬底10一侧，包括栅极110和扫描线(图中未示出)。所述栅极绝缘层111覆盖所述第一金属层，所述半导体层112设置于所述栅极绝缘层111远离所述衬底10的一侧。所述第二金属层设置于所述半导体层112远离所述衬底10的一侧，包括源极113、漏极114以及数据线(图中未示出)。其中，所述钝化层12覆盖所述半导体层112和所述源漏极金属层，所述连接电极133通过所述过孔121与所述漏极114电连接。所述多条信号走线包括所述数据线和所述扫描线，所述薄膜晶体管与所述数据线和所述扫描线电连接，所述数据线用于将数据信号传输至所述像素电极13，所述扫描线用于控制所述薄膜晶体管的闭合和关闭。 [0069] 具体的，所述驱动电路层11还包括公共电极115，所述像素电极13和所述公共电极115之间可以形成存储电容，存储电容的大小由所述像素电极13和所述公共电极115层之间的距离和正对面积决定。 [0070] 在本发明实施例中，所述第一金属层在衬底10上的正投影位于所述公共电极115在所述衬底10上的正投影内，如此设置的原因在于，所述公共电极115与所述第一金属层采用同一道光罩制备而成。同样的，所述第二金属层在所述衬底10上的正投影位于所述半导体层112在所述衬底10上的正投影内，如此设置的原因在于，所述第二金属层与所述半导体层112采用同一道光罩制备而成，有利于节省制程，降低生产成本。 [0071] 请参阅图4、图5和图6A‑图6J，本发明还提供一种阵列基板100的制备方法，包括以下步骤： [0072] S10：提供一衬底10； [0073] S20：在所述衬底10一侧形成驱动电路层11； [0074] S30：在所述驱动电路层11远离所述衬底10的一侧形成钝化层12；以及 [0075] S40：在所述钝化层12远离所述衬底10的一侧形成像素电极13，所述像素电极13包括多个间隔设置的所述显示电极131，相邻两个所述显示电极131之间设置有狭缝132。 [0076] 具体的，请参阅图6A，在所述步骤S20中，形成所述驱动电路层11的步骤包括：采用一道光罩在所述衬底10一侧形成公共电极和第一金属层，所述第一金属层形成于所述公共电极远离所述衬底10的一侧；形成覆盖所述第一金属层和所述公共电极的栅极绝缘层；以及，采用一道光罩在所述栅极绝缘层一侧形成半导体层和第二金属层，所述第二金属层形成于所述半导体层远离所述衬底的一侧，所述第二金属层包括源极和漏极。 [0077] 具体的，请参阅图6B，在所述步骤S30中，可以通过沉积、溅射或涂布工艺在所述第二金属层远离所述衬底10的一侧整面形成所述钝化层12。可选的，所述钝化层12的材料包括氮化硅。 [0078] 进一步的，请参阅图6C‑图6J，所述在所述钝化层12远离所述衬底10的一侧形成像素电极13的步骤包括： [0079] S401：在所述钝化层12远离所述衬底10的一侧整面形成光阻层20。 [0080] 具体的，请参阅图6C，所述光阻层20为有机材料层，可以通过沉积、溅射或涂布工艺制备而成，所述光阻层20的厚度均匀。 [0081] S402：提供一光罩30，对所述光阻层20进行图案化处理，以使所述光阻层20对应待形成的所述显示电极131的厚度大于所述光阻层20对应待形成的所述狭缝132的厚度，且所述光阻层20对应待形成的过孔121的部分被去除以暴露出所述钝化层12。 [0082] 具体的，请参阅图6D和图6E，所述光罩30可以为半色调光罩，所述半色调光罩包括透光区31、半透光区32和遮光区33，所述透光区31对应待形成的贯穿所述钝化层12且用于电连接所述像素电极13和所述驱动电路层11的过孔121，所述半透光区32对应待形成的所述相邻两个所述显示电极131之间的狭缝132，所述遮光区33对应待形成的所述显示电极131。其中，所述透光区31的透光率大于所述半透光区32的透光率，所述半透光区32的透光率大于所述遮光区33的透光率，示例性的，所述透光区31的透光率为100％，所述半透光区 32的透光率为50％，所述遮光区33的透光率为是0％。如此，采用所述半色调光罩对所述钝化层12进行曝光处理时，对应所述透光区31的所述光阻层20被完全去除以暴露出所述钝化层12，对应所述遮光区33的所述光阻层20被完全保留，对应所述半透光区32的所述光阻层 20被刻蚀掉一部分，从而使得对应所述遮光区33的所述光阻层20的厚度大于对应所述半透光区32的所述光阻层20的厚度。 [0083] S403：通入氧气对所述光阻层20进行第一次灰化处理，以使所述光阻层20对应待形成的所述显示电极131的部分被减薄以形成光阻部21、所述光阻层20对应待形成的所述狭缝132的部分被去除以暴露出所述钝化层12、以及将未被所述光阻层20覆盖的所述钝化层12蚀刻掉以形成所述过孔121，其中，所述光阻部21上形成绒状物，位于相邻两个所述光阻部21之间的所述钝化层12远离所述衬底10的一侧表面被微氧化。 [0084] 具体的，请参阅图6F，采用高浓度的氧气对所述光阻层20进行第一次灰化处理，对应所述漏极114位置处的所述钝化层12被蚀刻挖掉，以形成所述过孔121，还使得暴露出的所述钝化层12表面被微氧化而形成微氧化部123，而其他未被氧化的所述钝化层12为主体部122。在所述第一次灰化处理过程中对所述光阻层20进行植绒，使其上方形成绒状物。 [0085] 进一步的，在所述第一次灰化处理时，被所述过孔121暴露出的所述驱动电路层11的漏极114远离所述衬底10的一侧表面被微氧化形成金属牺牲层1141，以避免所述光阻层20上掉落下来的绒状物掉落在暴露出来的漏极114上，会对制程稳定性及光学品质造成影响。 [0086] S404：通入氧气和六氟化硫的混合气体对所述光阻层20进行第二次灰化处理，以使所述光阻部21的边缘被刻蚀掉以暴露出所述钝化层12，暴露出的所述钝化层12被刻蚀形成多个底切结构120。 [0087] 具体的，请参阅图6G和图6H，混合气体还可以包括氦气。在所述第二次灰化处理时，所述光阻部21的边缘会继续被刻蚀以暴露出部分所述钝化层12，由于第二次灰化处理时所通入的氧气含量相较于第一次灰化处理时所通入的氧气含量大大降低，因此，暴露出的所述钝化层12并不会被氧化。六氟化硫气体充当制造所述底切结构120的角色，其对于所述主体部122的刻蚀速率远远大于对所述微氧化部123的刻蚀速率，混合气体对暴露出的所述钝化层12(即所述主体部122)进行蚀刻以形成所述底切结构120，而所述微氧化部123未被蚀刻或仅蚀刻极小一部分，可以忽略不计。此外，更关键的是，所述光阻部21的拖尾被进一步刻蚀掉，使得所述光阻部21的边缘与所述微氧化部123之间的距离增大，从而避免所述光阻部21被剥离时其两端形成毛刺或绒毛异物残留对后续形成的像素电极13的影响。 [0088] 在本发明实施例中，可以通过控制混合气体中氧气和六氟化硫的比例、以及灰化处理的时间来控制所述底切结构120的尺寸。具体的，所述第二灰化气体中的氧气和六氟化硫的比例范围为5:1‑10:1，例如，所述第二灰化气体中的氧气和六氟化硫的比例可以为5:1、6:1、7:1、8:1、9:1和10:1中的其中一种。 [0089] 进一步的，在所述第二次灰化处理时，如图6H所示，所述金属牺牲层1141被去氧化，以提升所述像素电极13与所述漏极114的接触性能，避免电阻增大而影响电连接效果。 [0090] S405：在所述光阻层20、所述钝化层12及所述驱动电路层11上形成像素电极13，所述像素电极13在所述底切结构120处断开以形成所述显示电极131和所述狭缝132。 [0091] 具体的，请参阅图6I，所述像素电极13可通过沉积、溅射或涂布工艺制备而成，由于所述光阻部21上方生成的绒状物具有高低起伏的表面特征，使得所述像素电极13在绒状物处发生断裂，而在所述光阻部21上形成断裂图案。而且，所述像素电极13在所述底切结构120处发生断裂，使得位于所述微氧化部123上方的像素电极13与位于所述光阻部21上的像素电极13隔绝开来，所述狭缝132具有明显的边界。 [0092] 可以理解的是，为了能够使所述像素电极13在所述底切结构120处断开，所述钝化层12远离所述衬底10的一侧表面突出于所述底切结构120的侧壁，所述底切结构120的所述侧壁与所述钝化层12远离所述衬底10的一侧表面之间的夹角为锐角，从而使得所述底切结构120的截面形状为正梯形。可选的，所述底切结构120的所述侧壁与所述钝化层12远离所述衬底10的一侧表面之间的夹角小于60度。具体的，在所述衬底10的厚度方向上，从所述钝化层12远离所述衬底10的一侧到所述钝化层12靠近所述衬底10的一侧，所述底切结构120的宽度从尺寸由小变大；此外，还应控制所述底切结构120的深度在合适的范围内，深度过大会贯穿所述钝化层12，深度过小又不能使所述底切结构120具有足够的坡度，使得所述像素电极13在所述底切结构120处的侧壁处断开。 [0093] S406：剥离所述光阻层20。 [0094] 具体的，请参阅图6J，提供一剥离液，所述剥离液可以从所述底切结构120处进入，使得所述光阻部21上的所述像素电极13与所述剥离液接触，从而可去除所述光阻部21，在所述钝化层12上形成需要的像素电极13的图案，相较于现有技术，增加了所述光阻部21边缘处的所述剥离液的浸入途径，使得所述剥离液与所述光阻部21的接触面积增大，有利于提高剥离效率，避免光阻剥离不净。此外，如上所述，由于所述光阻部21的边缘与所述微氧化部123之间的距离增大，使得所述光阻部21的边缘与所述微氧化部123上的所述显示电极131之间的距离增大，所述光阻部21上掉落的毛刺不会导致所述显示电极131边缘会出现底部空壳或绒毛异物残留，有利于提升显示效果。 [0095] 可以理解的是，本发明实施例提供的所述阵列基板100的制备方法，所述第一金属层和所述公共电极115采用同一道黄光制程，所述第二金属层和所述半导体层112采用同一道黄光制程，所述像素电极13和所述钝化层12采用同一道黄光制程，有利于减少制程，降低生产成本。 [0096] 请参阅图7，本发明实施例还提供一种显示面板，所述显示面板包括阵列基板100和对置基板200，所述对置基板200与所述阵列基板100相对设置，所述液晶层300设置于所述阵列基板100和所述对置基板200之间，包括多个液晶分子301。所述对置基板200可以为彩膜基板，彩膜基板包括色阻层(图中未示出)和黑矩阵层(图中未示出)，所述阵列基板100和所述彩膜基板之间存在驱动电压，用于驱动所述液晶分子301偏转，从而实现显示。 [0097] 有益效果：在本发明实施例提供的阵列基板及其制备方法、显示面板中，通过在钝化层远离衬底的一侧表面设置有多个底切结构，像素电极在底切结构断开以形成多个间隔设置的显示电极以及位于相邻两个显示电极之间的狭缝，使得像素电极具有清晰的狭缝边界，当对形成有绒状物的光阻层以及位于光阻层上的像素电极进行剥离以形成显示电极和狭缝时，剥离液容易通过该底切结构与光阻层接触，增加了所述光阻部边缘处的剥离液的浸入途径，有利于提升光阻层的剥离效果及效率，避免光阻层被剥离时其两端形成毛刺而导致像素电极边缘会出现底部空壳或绒毛异物残留的情况产生，提升了显示效果。 [0098] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。 [0099] 以上对本发明实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈