子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 量子门装置、超导量子门装置、量子计算机以及量子门操作方法 | CN202380063173.5 | 2023-09-13 | CN119816846A | 2025-04-11 | 野口笃史; 白井菖太郎; 大久保裕太; 中村泰信 |
| 量子门装置(1)具备：量子比特基板部(10)，其搭载至少两个数据量子比特即第一数据量子比特(11)和第二数据量子比特(12)、以及配置在第一数据量子比特(11)与第二数据量子比特(12)之间的耦合器量子比特(13)；以及脉冲照射部(20)，其向耦合器量子比特(13)照射驱动脉冲。将第一数据量子比特(11)的第一激发态的共振频率设为ω1，将第二数据量子比特(12)的第一激发态的共振频率设为ω2，将耦合器量子比特(13)的第一激发态的共振频率设为ωc，此时，脉冲照射部(20)向耦合器量子比特(13)照射以频率ωc+|ω1‑ω2|定义的第一交叉拉比跃迁驱动脉冲、以及从第一交叉拉比跃迁驱动脉冲偏移了规定的频率δ的频率ωc+|ω1‑ω2|‑δ的残留ZZ相互作用消除驱动脉冲。规定的频率偏移δ是消除第一数据量子比特(11)与第二数据量子比特(12)之间的残留ZZ相互作用的值。 | ||||||
| 2 | 信息处理方法、量子电路生成装置及程序 | CN202280075076.3 | 2022-09-14 | CN118235140A | 2024-06-21 | 西纮史; 小杉太一; 西谷侑将; 松下雄一郎 |
| 本发明提供一种信息处理方法等，进一步抑制量子位的指数函数测量次数。根据本发明的一种方式，提供一种信息处理方法。该信息处理方法具备以下各步骤。在变换步骤中，使用少于(n/2)个辅助位，将对n个量子位的算符变换为酉门。酉门具有能够直接实现算符的形式。在电路生成步骤中，基于酉门生成量子电路，量子电路在辅助位被观测为预定状态时作为时间演化算符发挥功能。 | ||||||
| 3 | 基于贡献估计的处理核心操作抑制 | CN201880040941.4 | 2018-05-11 | CN110770696B | 2024-04-23 | L.巴吉克; M.特拉杰科维克; I.哈默; S.吉拉尼 |
| 公开了具有基于对操作的贡献估计来抑制那些操作的能力以提高核心的整体性能的处理核心。还公开了可以由这样的处理核心实施的相关方法。一种这样的方法包括生成用于复合计算的参考值。复合计算的完整执行生成精确的输出并且需要执行分量计算集合。该方法还包括生成分量计算近似值。该方法还包括利用参考值评估分量计算近似值。该方法还包括使用分量计算近似值执行复合计算的部分执行以产生估计的输出。该方法还包括基于利用参考值对分量计算近似值的评估，在执行部分执行的同时抑制分量计算。 | ||||||
| 4 | 一种交通IC卡交易中进制转换的方法 | CN201910805540.X | 2019-08-29 | CN110533414B | 2024-01-05 | 段晓燕; 陈容珍; 谢华祥; 王定燕 |
| 本发明提供一种交通IC卡交易中进制转换的方法、计算机装置及计算机可读存储介质，包括对数据进行初始化操作；将待转换数组的数据的最低半字节对应查找第一映射列表并执行相关操作得到第一映射数组；执行判断操作，判断循环移位计数器是否已达到最大值，如是，则通过对应查找第二映射列表并执行相关操作得到各元素的映射数值，传递给转换结果数组；如否，则待转换数组的数据向高半个字节的位置方向偏移，对应查找第一映射列表、通过相关操作得到更新映射数组，并返回执行判断操作。本发明还提供实现上述方法的计算机装置及计算机可读存储介质。本发明采用列表映射法进行十六进制向十进制的转换，可更大程度地减少计算，提升转换效率及交易速度。 | ||||||
| 5 | 数据存储位宽的确定方法及装置、存储指数数据的方法 | CN202210681153.1 | 2022-06-16 | CN117289851A | 2023-12-26 | 徐其 |
| 本申请提供一种数据存储位宽的确定方法及装置、存储指数数据的方法。该方法通过获取待存储的数据，数据数量至少4个，并对数据按照预设数量进行分块，其中，预设数量≥2n，n为≥2的整数，确定出块内各数据对应的有效位数及最大有效位数值。然后将块内数据等数量均分为第一子块和第二子块，同时获取第一子块内包含的有效位数和第二子块内包含的有效位数，并对第一子块内包含的有效位数和第二子块内包含的有效位数进行差分计算，得到有效差分值。最后，根据最大有效位数值所属的预设存储位宽区间，确定存储有效差分值的存储位宽。本申请的方法，通过存储数据有效位数的差分值，减少了数据有效位数占用的存储位宽。 | ||||||
| 6 | 用于高效模除法和模求逆的技术、设备和指令集架构 | CN202280002327.5 | 2022-01-28 | CN116830076A | 2023-09-29 | 王帅; 姚琛; 吴骁; 朱嵘喆; 钱雨霁; 谢惜惜 |
| 公开了使用包括硬件加速器引擎的共享平台来执行和促进例如模除法和模求逆的快速和高效的模计算运算的装置、系统和技术。 | ||||||
| 7 | 一种存算器件、计数器、移位累加器和存内乘加结构 | CN202210279290.2 | 2022-03-21 | CN116820390A | 2023-09-29 | 石以诺; 张文彪; 迟克群; 李州; 孟皓 |
| 本发明提供了一种存算器件、计数器、移位累加器和存内乘加结构，该存算器件通过采用包含有磁性轨道层和磁性记录层组成存算器件，利用磁性记录层区域中是否存在斯格明子，而导致磁性轨道层与磁性记录层组成的磁性隧道结阻态大小不同的特性，实现存储。相比现有技术中通过翻转自由层的磁化方向方式，本申请所公开的存算器件，基于磁性斯格明子的纯自旋电子体系，具有自旋电子器件高速、低功耗的特点，同时存算器件的物理尺寸小，可以实现较高的存储密度。 | ||||||
| 8 | 数据处理结果的存储方法及其系统 | CN202010093346.6 | 2020-02-14 | CN111291231B | 2023-09-15 | 张祺智; 李漓春; 殷山 |
| 本说明书实施例公开了一种数据处理结果的存储方法及其系统，包括：第一数据存储方和第二数据存储方通过不经意传输协议，生成第一数据和第二数据的比较结果。第一数据存储方对第一处理结果进行存储，第二数据存储方对第二处理结果进行存储。其中，第一数据和第二数据的比较结果，与第一处理结果和第二处理结果相关。由此，实现了将第一数据和第二数据的数据处理结果，转变为第一处理结果和第二处理结果的形式，并分别存储在第一数据存储方和第二数据存储方，使得第一数据存储方或者第二数据存储方无法单独获取第一数据和第二数据的比较结果，从而防止泄露数据处理结果和用户的隐私数据，保护了数据信息安全。 | ||||||
| 9 | 数据处理方法及装置 | CN202310162621.9 | 2023-02-13 | CN116301710A | 2023-06-23 | 谭晋; 王磊 |
| 本说明书实施例提供一种数据处理方法及装置，一种保护数据隐私的多方计算溢出位的方法及装置。其中数据处理方法包括：先获取2n位的待处理比特串，其基于目标数据对应的原始比特串而确定；再对所述待处理比特串进行n‑1次比特交换处理，其中任意的第t次比特交换处理包括：将当前比特串按照2t+1个比特为一组进行分组；针对每个分组，对位于中间的2t个比特，交换高位比特与低位比特之间的位置，并保持外侧的2t个比特不变；接着，基于所述n‑1次比特交换处理后的比特串确定目标比特串，所述目标比特串中的高位和低位分别对应于所述原始比特串中的奇数位和偶数位，所述目标比特串用于与目标数据的奇偶比特位相关的数据处理。如此，可以大幅提升计算效率。 | ||||||
| 10 | 能存算一体化单元及状态控制方法、集成模组、处理器及设备 | CN202110498977.0 | 2021-05-07 | CN113190208B | 2022-12-27 | 向勇; 张晓琨; 毛宇 |
| 本发明提供的一种能存算一体化单元，该能存算一体化单元包括第一电极、第二电极和电解质，其中电解质设于第一电极与第二电极之间，可迁移带电粒子经由电解质在第二电极和第一电极之间迁移，基于可迁移带电粒子在第二电极中的含量变化得到对应的状态信息，从而使得能存算一体化单元的能量供给过程与信息处理过程耦合，有效降低了运算的功耗和时延，并提高了能量利用效率。本发明还提供一种集成模组、处理器、能存算一体化单元的状态控制方法及设备，均具有与前述的能存算一体化单元相同的有益效果。 | ||||||
| 11 | 基于电子干涉的反相器 | CN202180017836.0 | 2021-02-02 | CN115244707A | 2022-10-25 | 张坤好; N·乔杜里 |
| 半导体器件包括至少三个臂。第一臂和第二臂的沟道延伸至第三臂的沟道。当因第一电压的施加而产生的电流从第一臂向第二臂流动时，生成从第一臂和第二臂的沟道到第三臂的沟道的弹道电子流。鳍结构位于第三臂中并且包括处于该鳍结构上方的栅极。栅极是使用第二电压来控制的。鳍结构被形成为对能量场结构进行感应，该能量场结构按第二电压的量移位，以控制栅极的弹道电子流穿过的开口，从而使弹道电子经受衍射然后经受干涉，该开口又改变耗尽宽度。 | ||||||
| 12 | 基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器 | CN202110332549.0 | 2021-03-29 | CN113033795B | 2022-10-14 | 张玲; 杨晶; 石匆; 林英撑; 何伟; 李睿 |
| 本发明公开了一种基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器，包括第一特征提取器、第二特征提取器、分类引擎和控制器；第一特征提取器设置在第一层，用于卷积计算、膜电位更新以及池化操作；第二特征提取器设置在第二层，用于卷积计算、膜电位更新以及池化操作，该第二特征提取器的输入端与第一特征提取器的输出端连接；所述分类引擎设置在第三层，用于对目标的分类，其由多个并行设置的全连接单元和一个脉冲计数器组成，分类引擎的输入端与第二特征提取器的输出端连接；所述控制器用于负责控制输入权重，该控制器分别与第一特征提取器、第二特征提取器和分类引擎连接。本发明能够提高网络的仿生性，提高了计算效率，节省了资源消耗。 | ||||||
| 13 | 一种零部件配置码解析方法、配置码生成方法及系统 | CN202210760266.0 | 2022-06-30 | CN114997139A | 2022-09-02 | 韩嵩嵬; 雷永富; 陶华胜 |
| 本发明提供了一种零部件配置码解析方法、配置码生成方法及系统，解析方法包括：获取表格中设定位置零部件的配置码序列，判断配置码序列的长度是否为预设长度，如是则进入下一步；否则，报错或者返回上一步；依次读取配置码序列中的每个字符，相邻的两个字符代表一个字节，采用表格对应的VBA中的字符串变量，将每个字节均转换为高位在前的二进制序列，将各字节的二进制序列连接为配置码二进制序列；将配置码二进制序列与预设的配置码位编码规则序列进行对比，根据对比结果，生成配置码二进制序列对应的配置项并在表格的设定位置显示；本发明避免了对表格各个单元格的大量公式编辑，文件数据体量较小，极大的提高了运行速度，提高了配置码解析和配置码生成的精度。 | ||||||
| 14 | 舍入反平方根结果 | CN201610911752.2 | 2016-10-19 | CN107038014B | 2022-07-01 | 卡斯珀·范本特姆; 萨姆·埃利奥特 |
| 本发明公开了舍入反平方根结果。用于确定在输入浮点数上执行的反平方根运算的无限精度结果是否大于在第一浮点精度中的特定数的方法和系统。该方法包括：计算在第二较低的浮点精度中的特定数的平方；计算由于第二浮点精度而引起的在所计算的平方中的误差；通过计算该平方乘以输入浮点数减去一来计算在第一浮点精度中的第一增量值；通过计算误差乘以输入浮点数加上第一增量值来计算第二增量值；以及基于第二增量项来输出反平方根运算的无限精度结果是否大于特定数的指示。 | ||||||
| 15 | 一种测试数据生成方法、测试方法、装置和相关设备 | CN202111561729.2 | 2021-12-20 | CN114238120A | 2022-03-25 | 范相东; 陈俊; 潘于 |
| 本发明实施例提供了一种测试数据生成方法、测试方法、装置和相关设备，其中测试数据生成方法包括：确定运算单元的运算操作指令，运算操作指令用于使运算单元对操作数执行第一运算操作；确定第一运算操作的预期运算结果；根据与第一运算操作的运算逻辑相逆的第二运算操作，确定预期运算结果对应的预期操作数；第二运算操作的运算精度高于第一运算操作的预期运算精度。由于第二运算操作的运算精度高于第一运算操作的预期运算精度，因此，运算单元对预期操作数执行第一运算操作，确定对应的实际运算结果之后，即可将实际运算结果与预期运算结果比较，来验证运算单元的实际运算精度是否达到预期运算精度，从而实现对运算单元的运算精度的精准验证。 | ||||||
| 16 | 一种能存算一体化单元、处理器、电子设备、人工神经系统及制备方法 | CN202110514349.7 | 2021-05-07 | CN113342307A | 2021-09-03 | 张晓琨; 向勇; 陶治颖 |
| 一种能存算一体化单元、处理器、电子设备、人工神经系统及制备方法，涉及电子器件领域。制备方法包括提供基底，在基底表面形成第一电极或第二电极；当在基底表面形成的是第一电极时，再依次形成电解质层和第二电极；当在基底表面形成的是第二电极时，再依次形成电解质层和第一电极。具有至少两种状态，电极中可迁移带电粒子含量与电势差一一对应，和/或电极中的可迁移带电粒子含量与电极阻值一一对应。处理器、电子设备和类神经系统依据能存算一体化单元制得，打破了传统计算单元的架构限制，实现了储能、计算和信息存储的整合，功耗更小，能量利用率更高，且具有记忆特性，具有应用于人工神经网络系统的潜在价值。 | ||||||
| 17 | 能存算一体化单元及状态控制方法、集成模组、处理器及设备 | CN202110498977.0 | 2021-05-07 | CN113190208A | 2021-07-30 | 向勇; 张晓琨; 毛宇 |
| 本发明提供的一种能存算一体化单元，该能存算一体化单元包括第一电极、第二电极和电解质，其中电解质设于第一电极与第二电极之间，可迁移带电粒子经由电解质在第二电极和第一电极之间迁移，基于可迁移带电粒子在第二电极中的含量变化得到对应的状态信息，从而使得能存算一体化单元的能量供给过程与信息处理过程耦合，有效降低了运算的功耗和时延，并提高了能量利用效率。本发明还提供一种集成模组、处理器、能存算一体化单元的状态控制方法及设备，均具有与前述的能存算一体化单元相同的有益效果。 | ||||||
| 18 | 基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器 | CN202110332549.0 | 2021-03-29 | CN113033795A | 2021-06-25 | 张玲; 杨晶; 石匆; 林英撑; 何伟; 李睿 |
| 本发明公开了一种基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器，包括第一特征提取器、第二特征提取器、分类引擎和控制器；第一特征提取器设置在第一层，用于卷积计算、膜电位更新以及池化操作；第二特征提取器设置在第二层，用于卷积计算、膜电位更新以及池化操作，该第二特征提取器的输入端与第一特征提取器的输出端连接；所述分类引擎设置在第三层，用于对目标的分类，其由多个并行设置的全连接单元和一个脉冲计数器组成，分类引擎的输入端与第二特征提取器的输出端连接；所述控制器用于负责控制输入权重，该控制器分别与第一特征提取器、第二特征提取器和分类引擎连接。本发明能够提高网络的仿生性，提高了计算效率，节省了资源消耗。 | ||||||
| 19 | 基于FPGA的相控阵雷达移相器方法 | CN201811441419.5 | 2018-11-29 | CN109558108B | 2021-03-19 | 赖成祥 |
| 本发明公开了基于FPGA的相控阵雷达移相器算法，主要解决现有技术中存在的现有移相器算法补正繁琐且反应速度慢的问题。该算法包括如下步骤：上位机下发数据、接收数据并解析、三角函数查表、X坐标查表、数字移相器移相码计算、补偿相位地址计算、得出实际相位。通过上述方案，本发明达到了算法简单，提高了反应速度，同时由于不需要对额外的数据进行处理，大大提升了性能的目的，具有很高的实用价值和推广价值。 | ||||||
| 20 | 一种整数取模运算方法、装置及终端设备 | CN202011359605.1 | 2020-11-27 | CN112363687A | 2021-02-12 | 刘君 |
| 本发明实施例公开了一种整数取模运算方法、装置及存储介质，应用于计算机技术领域，可以解决现有技术中运算设备硬件计算效率较低的问题。该方法包括：将二进制形式的整数b表示为目标形式，目标形式包括：2n‑p的形式，和/或，2n‑1+p的形式，其中，n为整数b的位宽，0≤p≤2n‑2，n大于或等于1；计算整数a对目标形式的整数b取模的取模结果。 | ||||||
QQ群二维码
意见反馈
意见反馈