[0002] 本申请主张于2010年2月15日提交的美国临时申请61/304,747的优先权，该临时申请通过援引整体上并入本文。
技术领域
[0003] 本申请涉及连接器领域，更具体而言涉及适于高
数据速率的连接器。
背景技术
[0004] 适用于相对高数据速率（大于10Gbps）的各种连接器是已知的。例如，即将采用的用于高数据速率连接器的标准提出每通道10Gbps的速率，且一些连接器包括12个双向通道。然而，为了与光通道的数据速率相兼容，能够提供25Gbps性能的连接器受到更多的关注。
[0005] 已发现的一个问题是，随着
信号频率的增加从而信号频率的
波长接近连接器中的
端子的电气长度，该连接器中的接地结构上的
能量趋于产生谐振。对于堆叠式连接器，缩短端子的长度是很困难的，且当信号频率达到10+GHz时，在多个相关频率上趋于存在明显的谐振。已确定的是，对于具有多个端子的一板安装连接器及具有一电路卡的一对接插头连接器所组成的连接器系统而言，有可能通过采用如图1所示的一电路卡抑制谐振并减小所产生的噪音。如能够认识到的，两条相邻接地迹线经由一
电阻器连接于一中间接地迹线。所述两条相邻接地迹线和所述中间接地迹线延伸一距离直到它们在所述电路卡的一相对端处连接在一起。国际
专利申请PCT/US09/051409中公开了更多这种结构和功能，该国际专利申请通过援引整体上并入本文。已确定的是，尽管这种设计是有效的，但是它在某些应用中趋于难以封装。因此，具有进一步改进的一电路卡将会得到某些特定人群的赏识。
发明内容
[0006] 提供一种电路卡，其适于供高数据速率使用且包括一减少谐振的电路。在一
实施例中，所述电路包括一曲折接地路径，以增加一
接触垫和一共接地区域之间的延时。在另一实施例中，所述电路包括通过一电感器连接的一路径，且所述电感器设置为在所述接触垫和所述共接地区域之间引入附加延时。通过增加所述接触垫和所述共接地之间的延时，能够减少两个不同接地端子之间的电势产生的谐振能量。
附图说明
[0007] 本申请以例示的形式示出且不限制到附图，在附图中，相似的附图标记表示类似的部件，且在附图中：
[0008] 图1示出一电路卡的一实施例的一立体图；
[0009] 图2示出具有一曲折接地路径的一电路卡的一实施例的一立体图；
[0010] 图3示出图2所示的电路卡的一平面视图；
[0011] 图4示出具有一连接的接地路径的一电路卡的一实施例的一立体图；
[0012] 图5示出图4所示的电路卡的一平面视图。
具体实施方式
[0013] 下面具体的说明描述了多个示范性实施例且不意欲限制到明确公开的组合。因此，除非另有说明，本文所公开的多个特征可以组合在一起而形成出于简明目的而未示出的另外的多个组合。
[0014] 下面的多个实施例在将一接地路径连接于一中间接地迹线的一
电阻器和一共用条之间延伸的接地迹线上引入延迟。已确定的是，在提供一电气长度等于所关心频率的波长的四分之一的这些点之间的距离将足以使所述电阻器起作用，而更短的距离趋于使能量“通过”所述共用条提供的较
短路径而不是穿过所述电阻器。因此，一阻尼电路的最小长度一般是一允许的电气长度等于所关心频率的波长的四分之一的距离。
[0015] 如能够从图1认识到的，电路卡115具有一长度105且包括一前缘120以及一
后缘124。多个接触垫121a能够用于接收信号，而多个接地垫121b能够连接于一相应的对接连接器中的多个
接地连接体。接触垫121a终止于区域127（同时另一层142中的多条迹线沿长度105延伸），而一中间接地迹线146自区域127延伸至共用条118。由此，如所示出的，在层143上存在有通过一电阻器与区域127附近的一中间接地迹线146连接的相邻接地迹线144，且所述相邻接地迹线144在到达一共用条118之前延伸一等于1/4波长的距离，且然后末端连接在多个接地垫125处。
[0016] 对于某些应用，预计这种电路卡的长度在满足有效性的同时会基于其它封装约束条件而比所需的长。下面说明的实施例针对更长接地迹线（及相应的电路卡）的需要而提供一替代实施例。
[0017] 图2-图3示出了一电路卡200的一实施例的多个特征，电路卡200具有
支撑一第一层220的一表面210，第一层220包括设置成衰减谐振能量的多条接地迹线232a、232b、232c。尽管电路卡200的某些方面类似于图1所示的电路卡的设计，但电路卡200包括在多个电阻器240和一共用条221之间在接地迹线232a、232b、232c上延伸的一曲折路径。然而，应当注意的是，中间接地迹线235a、235b不曲折地延伸，尽管在另一实施例中所述中间接地迹线可以曲折地延伸。已确定的是，增加接地迹线232a、232b、232c的长度从而使它们具有所关心波长的约1/4的一电气长度通常已足够。由此，所示出的实施例允许更短的连接器同时允许接地垫230a、230b均为标准尺寸。然而，如从图中能够认识到的，在所述多个电阻器240和共用条221之间的电气长度能够通过设置一曲折路径而增加。
[0018] 结果，虽然距离205出于封装和成本原因而保持较短，但是接地迹线232a、232b、232c的延伸距离能够大于实际距离的两倍。由此，自所述信号垫215a、215b到后缘的距离能够显著缩短的同时仍然能够提供一需要的迹线延伸距离（其预计与所获得的电气长度相关）。这种改良允许减少所使用材料的量以及允许外部封装更小。由此信号垫215a、215b能够以一常规方式或者按其它所需方式设置且能够包括有助于改良电路卡200的电性能的前部216。
[0019] 如能够认识到的，所述的曲折路径比直线路径更长。在一实施例中，所述曲折路径的长度能够是两倍于或甚至三倍于一相应直线段能提供的路径。例如，在图2-图3所示的实施例中，直线距离205为约1.65mm，而一等效曲折路径的距离为约5.2mm（其大于直线距离的3倍）。或换种说法，所述电阻器240和所述共用条218之间的直线距离205为约3.3mm，而经由所述曲折路径的距离为约7.8mm（或者大于所述电阻器240和所述共用条218之间的长度的两倍）。结果，假设用于产生所述曲折路径的材料为使得所获得的电气长度按比例增加，它可以大于所述电阻器240和所述共用条218之间的电气长度的两倍。由此，具有一曲折路径的一迹线为增加电气长度提供极大的潜
力，这与如果使用一假定的直线型迹线时所能获得的延时相比能提供更长的延时。
[0020] 图4-图5示出一电路卡300的另一实施例。电路卡300包括支撑一第一层320的一表面310。以相似于图2-图3所示的实施例的方式，第一层320包括位于接地垫330a、330b、330c之间的信号垫315a、315b。接地垫330a、330b、330c与经由电阻器340分别连接于中间接地迹线335a、335b的接地迹线332a、332b、332c相连接。如所示出的，接地迹线
332a、332b、332c是断开的且与电感器350a、350b、350c连接在一起。或者换种说法，所述电感器350a、350b、350c桥接所述接地迹线332a、332b、332c的所述断开处。
[0021] 已确定的是，电感器350a、350b、350c能够引入足够的延迟，从而能量能够通过所述电阻器340且被衰减而不是能量一旦到达所述共用条321就被反射，即使其总长度小于1/4波长。由此，所述电感器350a、350b、350c能够增加接地迹线332a、332b、332c的电气长度，且所述电感器350a、350b、350c能够设置成使得所获得的电路卡300在所述电阻器340和共用条321之间的物理长度能够显著减小至安装所述电感器350a、350b、350c所需要的长度或更小。在一实施例中，例如，所述电感器350a、350b、350c的长度能够是在所述电阻器340和所述共用条321之间的距离305的相当大的一部分。由此，所述电路卡300能够设置成所获得的电气长度大于假定迹线在电阻器340和共用条321之间仅呈直线延伸的电气长度的两倍。
[0022] 如能够认识到的是，使用一电感器可以使电路卡很短并且这样在封装条件显著受限时是有益的。曲折迹线的设计尽管比使用所述电感器时潜在地要求一个稍长的电路卡，但与直线型迹线形式相比仍然可以显著减小所需长度。此外，曲折迹线设计不需要其它的元件，因此能够依赖于其它要求来减小成本。应当注意的是，一般而言，所述中间接地迹线能够缩短，而无需考虑它的电气长度，因为已确定的是谐振衰减对所述中间接地迹线的长度并不特别敏感。然而，如能够认识到的是，所述接地迹线能够设置成使所获得的所述接地迹线的电气长度显著大于所述中间接地迹线的电气长度，而且在一实施例中能够超出50%、超出100%（例如两倍）、或超出100%更多。
[0023] 本文给出的披露内容以其优选实施例及示范性实施例说明了各个特征。本领域技术人员在阅读本申请后将作出属于随附
权利要求书的范围和精神内的许多其它的实施例、
修改、以及
变形。
