(一)技术领域：
[0001] 本
发明涉及一种基于田口设计的高密度键合丝冲击触碰风险评估方法，它基于田口设计的理论，从高密度封装集成
电路实际使用环境中可能存在的跌落等冲击条件，导致的键合丝横向偏转而发生触碰
短路的问题入手，从材料
力学的
角度对键合丝结构进行分析，得到影响键合丝横向偏转位移的因素。通过仿真分析对影响因素的重要度进行排序，并建立键合丝触碰风险系数，评价键合丝发生触碰的风险大小。此方法属于高密度封装集成电路可靠性风险评估技术领域。(二)背景技术：
[0002] 随着
半导体制造技术的迅速发展，
电子装置的轻、小、便携已成为时代的发展需求，
半导体芯片的集成度逐渐提高，催生了高密度封装集成电路的产生与发展。高密度封装集成电路指的是使用超细间距
引线键合工艺，芯片焊盘间距可以达到工艺尺寸极限，并且在芯片上布置尽可能多的I/O引脚的器件。高密度封装情况下，集成电路键合丝的数目可以达到数百至上千，键合丝间距较小，通常不足0.1mm，同时，高密度封装集成电路的引线跨距可大于 3mm。在机械
应力作用下键合丝会发生大幅度的摆动。普通的键合丝之间的间距较大，受机械冲击时摆幅远小于键合丝的间距，故不存在键合丝触碰的风险。但对于高密度封装的集成电路，相邻键合丝之间的间距较小，在器件存储、运输、使用的过程中，不可避免的会发生触碰跌落等会对器件造成冲击的事件，某些器件的工作环境本身就存在机械冲击的条件，部分键合丝如果在冲击过程中的摆动幅度达到相邻键合丝间距一半以上，就有可能发生触碰短路的问题，引起元器件的功能异常甚至烧毁。
[0003] 目前，针对键合丝焊点开展的检测试验主要标准有GJB 548和MIL-STD-883，其中的规定主要针对是键合点的可靠性开展的，例如内部结构情况检测、键合点拉力测试、键合点剪切测试、自由振动试验和机械冲击试验等，缺少针对键合丝位移偏转的检测方法。高密度封装集成电路通常为系统中的重要组成部分，键合丝受机械冲击触碰短路的问题应该得到重视，电气设备在选用高密度封装集成电路时，也要考虑键合丝触碰风险，保证设备的可靠性。为此，本方法采用田口设计的理论分析键合丝偏转的影响因素及影响大小，提出了一种考虑高密度封装集成电路在实际使用过程中经历的冲击条件、键合丝的结构参数和材料特性的触碰风险评估方法。为高密度封装集成电路在冲击条件下的触碰提供检测方法，建立一套键合丝位移偏转情况下的可靠性检测流程，为工程实践提供理论指导。(三)发明内容：
[0004] 1、目的：本发明的目的是提供一种基于田口设计的高密度键合丝冲击触碰风险评估方法，该方法考虑了高密度封装集成电路键合丝的结构参数、材料特性及实际使用过程中面临的冲击条件。该方法弥补了键合丝冲击触碰检测方法缺失的漏洞，通过仿真的方法进行风险评估时间短、成本低且便于实施，为工程实践中键合丝的设计提供理论指导。
[0005] 2、技术方案：本发明是一种基于田口设计的高密度键合丝冲击触碰风险评估方法，它包括如下步骤：
[0006] 步骤一：键合丝偏转位移影响因素分析
[0007] 在对高密度封装集成电路进行仿真分析之前，首先需要对影响键合丝横向偏转位移的因素进行研究。基于材料力学的理论，键合丝在受到机械冲击时，会承受集中
载荷，共同承受弯曲与
扭转应力的作用，故键合丝的横向偏移是由弯矩和
扭矩共同作用产生的。可以确定键合丝的结构参数(直径、跨距、弧高)和冲击条件(冲击
加速度、脉冲时间)都会影响键合丝的偏转位移。然后利用材料力学理论找到键合丝偏转位移与结构参数和冲击条件之间的关系，建立偏转位移的数学模型，作为后续触碰风险评估模型的输入。
[0008] 步骤二：确定建模参数
[0009] 建模参数的准确完整与否，与后续仿真评价紧密关联。因此，建模参数的确定作为仿真评估的关键步骤，将为后续仿真分析奠定
基础。其内容主要包括键合丝结构参数、材料特性和环境应力参数等。针对不同的信息，可以分别通过器件手册、器件设计文件、设计经验值和相关标准等信息获得，参数组合方式按照
正交试验的方法进行设计。
[0010] 步骤三：键合丝结构仿真建模
[0011] 键合丝结构分析模型建立的输入需要两类信息——分析对象信息和环境边界信息，分析对象信息还包括几何信息和材料信息，在具体分析中一般由相应的设计模型(如CAD模型) 中获得或直接在仿真
软件中建立。材料信息包括分析对象的材料形变参数等信息。其中形变参数一般包括密度、弹性形变和泊松比等信息。
[0012] 键合丝的FEA模型是结合键合丝结构、材料力学特性等信息建立的有限元模型，它充分描述了分析对象的几何结构以及力学传递特性，FEA模型的准确建立是键合丝横向偏转位移能否准确获取的基础。
[0013] 步骤四：结构模型简化
[0014] 模型简化实质就是对模型建立信息的简化，从键合焊点简化、芯片焊盘简化、材料统一简化和结构对称简化四个方面展开。几何信息方面，在利用仿真模型的基础上，尽量省略与分析结果分析不大的结构，并尽量简化分析对象的外形。如因不考虑焊点的可靠性问题，可将键合丝的连接焊点省略；因工艺过程的限制，键合丝成形过程中的工艺
倒角可以省略，这些特征对键合丝性能影响不大，但会在之后的网格划分造成网格的成倍增加。材料信息方面，为了减少分析工作量，一般采用统一材料来处理结构或材料较为复杂的部件。
[0015] 步骤五：冲击振动仿真分析
[0016] 冲击振动仿真分析是在高密度封装集成电路键合丝有限元模型上施加冲击载荷，冲击载荷的施加基于GJB548B-2005对机械冲击试验条件的规定，采用分步施加载荷
模拟器件跌落的过程。键合丝的冲击响应由各部分的横向偏转位移表征。
[0017] 步骤六：利用田口分析确定影响因素的重要度排序
[0018] 根据正交试验方法设计的参数组合和有限元仿真的结果，进行田口分析确定各影响因素的重要度排序。结果分析方法有直观分析法、极差分析法和方差分析法，这里不考虑交互因素的影响，采用极差分析的方法。极差就是不同
水平试验结果指标最大值与最小值的差，反映各指标值的
波动，对每个因素来说，指标值的波动是由于因素所取不同水平而引起的，极差越大说明该因素的不同水平对试验指标的影响越大，即是主要因素。通过对极差的比较来确定因素的主次，从而根据各个因素不同水平的结果值来确定因素水平的优劣。
[0019] 步骤七：触碰风险分析
[0020] 通过有限元仿真的结果，建立高密度封装集成电路键合丝横向偏转位移与键合丝跨距、弧高、直径和冲击加速度之间的关系。利用横向偏转位移与键合丝间距之间的关系建立键合丝触碰风险模型，确定键合丝在受到冲击载荷的作用下发生触碰的
阈值，可以定义键合丝触碰风险系数为最大横向偏转位移与键合丝间距的比值。若触碰风险系数大于0.5，则存在触碰的风险；若触碰风险系数小于0.5，则键合丝间距是安全间距，不会发生触碰。
[0021] 步骤八：键合丝设计改进
[0022] 利用触碰风险系数分析的结果，判断键合丝参数与间距的设计是否合理，为实际工程应用安全提供理论指导。对于不存在触碰风险的键合丝，可以找到键合丝参数的最佳组合方案，将触碰风险降到最低；对于存在触碰风险的键合丝，可以通过改变键合丝的间距和优化键合丝参数的设计来减少触碰的风险。(四)
附图说明：
[0023] 图1实施步骤流程示意图
[0024] 图2简单型线形键合丝结构图
[0025] 图3 1/8键合丝模型图
[0026] 图4键合丝网格划分图
[0027] 图5冲击振动仿真键合丝瞬态偏转位移结果图
[0028] 图6载荷分步施加作用图
[0030] 图8键合丝参数重要度排序图(五)具体实施方式：
[0031] 下面将结合附图对本发明基于田口设计的高密度封装集成电路键合丝冲击触碰风险评估方法作进一步的详细说明，具体步骤如下：
[0032] 步骤一：键合丝偏转位移影响因素分析
[0033] 键合丝受到冲击加速度载荷的作用下，键合丝受到集中载荷，共同承受弯曲与扭转应力的作用，根据材料力学的理论，键合丝的横向偏移是由弯矩和扭矩共同作用产生的，我们可以把键合丝总的横向偏移
变形写作：
[0034] δ＝δB+δT
[0035] 其中σ是总的形变量，σB是由弯曲引起的变形量，σT是由扭转的变形量。基于材料力学的基本理论，弯曲分布力引起的变形量为：
[0036]
[0037] 其中，E是金线的
弹性模量；I是惯性矩；EI称为圆轴的弯曲
刚度；H是键合丝的弧高； fB是键合丝的弯曲几何因子；S是键合丝的总长度；F是作用在键合丝每单位长度的分布力。
[0038] 同样的，扭转引起的形变量为：
[0039]
[0040] G是金线的
剪切模量；J是极惯性矩；GJ称为圆轴的扭转刚度；L是键合丝的跨距；fT是键合丝的扭转几何因子。
[0041] 因此，键合丝总的横向偏转位移可以表示为：
[0042]
[0043] 在引线键合工艺中，键合丝的截面形状都是圆形，故惯性矩 极惯性矩剪切模量和弹性模量之间的关系为 μ是泊松比。
[0044] 从上述键合丝偏转位移的推导公式可以看出，影响键合丝偏转位移的因素有键合丝的材料、键合丝的结构(包括键合丝的跨距、键合丝的弧高、键合丝的直径)、施加的冲击载荷等。
[0045] 步骤二：确定建模参数
[0046] 1、芯片焊盘间距
[0047] 球形焊通常要求键合头尺寸不能超过焊盘尺寸的3/4，一般是丝线直径的2.5到5倍，具体尺寸取决于劈刀几何现状与运动方向，球尺寸一般是丝线直径的2到3倍，细间距约1.5 倍，大间距为3至4倍；而楔形焊键合点只需要大于丝线2-3mm便可形成牢固的键合，但焊盘尺寸必须支持长键合丝和尾端，焊盘长轴须在丝线的走向方向，焊盘间距适合固定的键合间距。
[0048] 2、键合丝直径
[0049] 金丝球焊键合通常采用直径15～75μm的细Au丝，因在高温受压时容易变形、成球性好、抗
氧化性能好。楔形
焊接多采用
铝丝，直径在20～75um之间。一般来说，键合丝的直径越小，容易造成键合丝摆动或塌丝，可能会导致短路。
[0050] 3、键合丝材料
[0051] 金丝是目前集成电路封装中应用最广泛的键合线，应用于
热压和热声焊中，金丝表面要求光滑清洁以确保强度，并防止丝线堵塞，金丝有良好的延展率和
抗拉强度，但纯金丝很软，生产中使用需加入适量杂质，形成4N、2N两种，其中4N的金丝纯度高，电性能良好，易于控制形状，但容易引起线弧损伤；2N金线掺杂多，成本低，但电性能和传输速度方面差一些。
[0052] 4、键合丝跨距
[0053] 键合丝跨距增大会影响键合丝的
稳定性，使键合丝更容易产生摆动，尤其是多层芯片键合的最上层芯片的键合引线，跨距最大，键合丝更容易产生摆动。
[0054] 对于25μm摆动直径的金丝球焊接，焊盘间距为60μm金丝情况下，陶瓷封装对键合丝跨距的要求在3.8mm以内；而塑料封装，防止在模塑中发生短接，跨距要求控制在5mm以内。但实际生产应用中，I/O引脚如果较多，引线跨距很可能超过5mm。
[0055] 5、键合丝弧高
[0056] 随着封装芯片叠层增多，封装向着更薄更小发展，球形焊接键合丝的弧高一般为150μm，键合丝最高点到第一键合点的高度越高，线弧的
支撑稳定性越差，越容易产生触碰短路的情况，对于正向标准的线弧，目前能可以达到稳定的最低高度是100μm(线径为25μm)。
[0057] 根据键合丝结构分析的结果，键合丝材料方面，确定键合丝触碰仿真试验中使用的键合丝材料是金丝，金丝的
杨氏模量是60Gpa，泊松比是0.44，密度是19300kg/m3。
基板的材料为陶瓷，芯片的材料为
硅。在键合丝线型方面，采用简单型线形，建模用键合丝结构图如图 2所示：
[0058] 其中，L是键合丝的跨距，从第一键合点到第二键合点的水平距离；H是键合丝的弧高，从第一键合点到键合丝最高点的竖直距离；t是芯片的厚度。
[0059] 对于短跨距键合丝其跨距一般小于3.8mm，长跨距键合丝为4mm至6mm，长跨距的键合丝更容易产生摆动出现碰丝；目前键合丝的直径多为30um左右；随着封装芯片叠层的增多，封装变得越来越薄，球形焊接的键合丝的弧高一般为150um，键合丝最高点到第一键合点的高度越高，键合丝的支撑稳定性越差，越容易产生触碰短路情况，目前正向标准的线弧，能达到的稳定最低高度是100um(线径25um)；一般芯片的厚度为200um；键合丝的最小的间距规定为键合丝直径的二分之一，但键合丝的间距不影响偏转位移的大小，故仿真中暂不考虑键合丝的间距。因此，确定键合丝的参数如表1所示：
[0060] 表1键合丝参数取值表
[0061]参数 直径D/um 跨距L/mm 弧高H/um
1 25 4 150
2 30 5 200
3 35 6 250
[0062] 步骤三：键合丝结构仿真建模
[0063] 利用有限元仿真软件ANSYS中的DesignModeler建立的模型(图示的模型为整体芯片和基板的四分之一，建立的键合丝为整体的八分之一，以键合丝参数为跨距3mm，弧高200μm，直径25μm，施加的冲击加速度为3000m/s2为例)如图3所示。
[0064] 接着进行键合丝模型网格划分，
有限元分析的基础是偏微分方程，需要将一个整体划分成很多个单元格，故仿真的关键步骤是网格划分，网格划分之前需要对材料特性进行赋值，这里进行的是瞬态形变分析，故需要将材料的
质量、弹性模量和泊松比进行设置。
[0065] 网格划分有很多种方法，这里我们研究的是键合丝的偏转位移情况，故我们把键合丝网格划分的更加细致，而基板和芯片的网格划分的较为粗糙，以提高计算机计算速度。针对键合丝，我们采用智能化程度较高的Mechanical方法，划分出来的单元格数为28079，
节点数为66044，网格划分结果如图4所示。
[0066] 步骤四：结构模型简化
[0067] 建模所使用的仿真分析软件采用了有限元或是有限元体积方法进行求解，故在采用仿真软件进行分析之前，必须通过合理的方法将分析对象转化为相关冲击振动分析模型，并通过划分网格得到最终用于解算的单元矩阵。一般来说，单元元素体积越小对应有限元分析的结果就会越精确。但在实际分析过程中，过多的单元会导致求解时间和占用空间的增加。为解决此矛盾，就应该对模型进行适当地简化。在简化的同时，还必须保证分析结果的准确性。仿真分析的第一步是在分析软件中建立对应模型，故模型简化实质就是对模型建立信息的简化。
[0068] 首先，我们研究的是键合丝在冲击条件下的触碰情况，所以假设：键合丝的焊点不会出现开裂等失效模式，即焊点是绝对可靠的，那么我们在建模时则可以将焊点省略。另外我们研究单芯片的封装，封装
外壳也予以简化，建立芯片和基板为键合丝的支撑。
[0069] 其次，采用有限元仿真软件(ANSYS)对高密度封装的键合丝进行瞬态分析，但由于高密度封装的器件内部键合丝数量很多，大约几百根键合丝，有限元仿真在划分网格时数量过多会导致计算时间过长，甚至可能因为计算内存导致模型无法计算；数量过少，网格的质量过差会导致计算结果不收敛，或者单元格因为过度扭曲而无法进行仿真。由于高密度封装键合丝尺寸的特殊性，键合丝的直径为几十微米，而芯片和基板的尺寸为几毫米，相差3个数量级，在进行网格划分时，划分的网格尺寸相差较大，仿真结果容易出现不收敛。倘若只对一根键合丝进行仿真，即忽略了芯片和基板在冲击条件下的影响，无法模拟真实情况下的冲击，故对模型进行必要的简化。根据对称性，先选取芯片的1/8进行建模。
[0070] 最后，通过初步的仿真结果得出，最大位移出现在靠近对角线的
位置，也就是说最容易出现键合丝触碰情况的位置是靠近对角线的地方，如图5所示。理论上说，键合丝最靠近对角线的位置，键合丝的跨距最长，与芯片边缘的偏角最大，稳定性最差，所以最易出现摆动触碰；而初步仿真结果也验证了这一理论。故进一步简化模型，改变键合丝参数，只研究最靠近对角线的两根丝的触碰情况。
[0071] 步骤五：冲击振动仿真分析
[0072] 首先，需要在有限元仿真中对分析对象施加约束。约束是对模型中的单元或节点做的
自由度上的限制，不能有某方位的位移或旋转。器件受到冲击时，键合丝两端焊点与芯片和基板连为一体，速度迅速减小到0，所以我们给键合丝两端的焊点施加固
定位移约束，而芯片和基板起支撑作用，因此给基板和芯片表面施加固定支撑约束。
[0073] 其次，需要对分析对象施加载荷。仿真的试验条件是器件在运输或卸载过程中，不慎跌落做自由落体运动，落地时受到的机械冲击条件，故键合丝具有初始速度，冲击脉冲是半
正弦波，在冲击加速度是1500g，脉冲宽度是0.5ms时，脉冲波的周期是2ms，通过积分，我们推导出键合丝受到冲击时具有的初始速度是4.68m/s，
重力加速度施加0.478s可获得该初速度，推导过程如下式：
[0074]
[0075]
[0076] 通过给键合丝施加作用时间为0.478s的重力加速度模拟器件跌落过程，使键合丝获得跌落初速度。
[0077] GJB548B-2005对机械冲击试验条件的规定，冲击脉冲是半正弦波，其中允许失真不得大于规定峰值加速度的20％，在上升时间峰值加速度的10％和下降时间峰值加速度的10％之间测量脉冲宽度，脉冲宽度绝对偏差不得大于规定宽度的30％。器件要在6个方向(X1、X2、 Y1、Y2、Z1、Z2)承受五次脉冲冲击。GJB548B-2005中对机械冲击的试验条件如表2所示：
[0078] 表2 GJB548B-2005规定的机械冲击试验条件
[0079]试验条件 峰值加速度(m/s2) 脉冲宽度(ms)
A 4900(500g) 1.0
B 14700(1500g) 0.5
C 29400(3000g) 0.3
D 49000(5000g) 0.3
E 98000(10000g) 0.2
F 196000(20000g) 0.2
G 294000(30000g) 0.12
[0080] 因为键合丝直径较小，过大冲击加速度会导致键合丝断裂，故这里选取的冲击加速度分别为1500g，2000g，3000g。另外通过仿真发现，在垂直于键合丝方向上的冲击会使键合丝产生较大的横向偏移，故我们只研究X1方向上的冲击。具体载荷步设置如图6所示。
[0081] 通过ANSYS仿真，得到触碰风险最大的键合丝的横向偏转位移最大值如表3所示：
[0082] 表3有限元仿真结果数据表
[0083]
[0084] 由于外界的干扰作用，我们分析的主体结构会具有速度进而产生位移，当这种来自于外界的扰动消失后，结构会继续在平衡位置的附近运动，这种运动就被叫做结构的自由振动。受到冲击后的键合丝在冲击加速度消失后会产生结构自由振动，由于每根键合丝的跨距与排列角度都略有不同，所以在冲击过后键合丝自振的
频率各不相同，我们选取出现最大位移的键合丝与其相邻键合丝的位移进行
叠加，用MATLAB进行数据拟合，得到相邻键合丝的最大位移点的振动波形图，如图7所示为键合丝横向偏转位移与时间的关系图，将
相位相反的点进行位移叠加与键合丝的间距进行比较，判断其是否出现碰丝现象。若位移和大于等于键合丝的间距，则会出现碰丝；若位移和小于键合丝间距，则不会出现碰丝。
[0085] 步骤六：利用田口分析确定影响因素的重要度排序
[0086] 在本次仿真试验中，由于对键合丝参数及冲击条件改变的参数较多，所以在参数设计时我们采取了正交试验的方法，使得仿真试验的次数减少，并兼顾各因素状态之间的关系。共有跨距、弧高、直径、冲击加速度4个因素，每个因素取值3种，即3水平安排试验，且各因素之间无交互作用。依据正交试验表的设计原理，结合本次仿真试验的具体参数取值，我们采用L9(34)的正交试验表来安排，试验正交表确定的试验方案和仿真结果如表4所示：
[0087] 表4仿真参数方案及结果
[0088]
[0089] 注：I为同一因素水平1的三次仿真结果之和；II为同一因素水平2的三次仿真结果之和； III为同一因素水平3的三次仿真结果之和。
[0090] 1、数据计算
[0091] (1)分别计算每个因素不同水平的试验指标之和。这里，每个因素的水平1、2、3的试验指标和我们使用I、II、III来表示。例如，对于因素L，水平1、2、3的指标和分别用IL、IIL、IIIL表示。
[0092] IL＝56.14+42.896+45.207＝144.243
[0093] IIL＝103.96+59.144+79.263＝242.367
[0094] IIIL＝106.02+124.12+84.595＝314.735
[0095] 其他因素用同样方法计算其结果，见表4。
[0096] (2)分别计算每个因素不同水平试验结果指标的极差R。IL、IIL、IIIL三个数中最大值和最小值之差就是极差，如因素L的极差为：
[0097] RL＝314.735-144.243＝170.492
[0098] 其他因素用同样方法计算其结果，见表4。
[0099] (3)计算指标值总和T，结果如下：
[0100] T＝I+II+III＝144.243+242.367+314.735＝701.345
[0101] 2、对计算结果进行分析
[0102] 极差可以表征计算结果的波动，对每一个键合丝参数而言，横向偏转位移的波动是由于参数因素所取的水平数值不同。如果因素的极差越大，则说明该参数因素对试验结果的影响度较高，也就是该试验确定的主要因素，应该是在设计中我们重点控制的对象，在安排水平的时候，我们要优先满足该因素的取值较优。反之，如果某因素的极差较小，则该因素对试验的结果影响很小，是一般因素，设计试验时可以最后再考虑该因素。对一般因素的水平可以根据封装的要求设定。按极差的分析，对影响键合丝横向偏转位移的因素进行重要度排序如图8所示。可以看出，对高密度键合丝冲击条件下的横向偏转位移影响最大的是键合丝的跨距，其次是冲击加速度和直径，弧高的影响很小，几乎可以忽略不计。
[0103] 步骤七：触碰风险分析
[0104] 通过ANSYS仿真的数据，利用MATLAB中的nlinfit函数拟合出fT和fB的表达式如下式所示：
[0105]
[0106]
[0107] 建立偏转位移与键合丝跨距、弧高、直径和冲击加速度之间的模型如下式所示。为我们后续建立键合丝触碰风险模型提供偏转位移的公式。总偏转位移的表达式如下：
[0108]
[0109] 我们定义，键合丝触碰风险系数为偏转位移与键合丝间距的比值，即：
[0110]
[0111] μ是键合丝触碰风险系数；δ是相邻键合丝横向偏转位移和；d是键合丝之间的间距。
[0112] 当μ＜1时，键合丝受到冲击时不会发生触碰；
[0113] 当μ≥1时，键合丝受到冲击会有发生触碰的风险。
[0114] 以键合丝参数为跨距3mm，弧高200μm，直径25μm，施加的冲击加速度为3000m/s2为例，根据前述步骤确立的建模与仿真方法进行仿真试验，得出键合丝的横向偏转位移为 45.207μm，键合丝偏转位移模型计算如下。
[0115] 首先计算弯曲部分：
[0116]
[0117] 然后计算扭转部分：
[0118]
[0119] 键合丝受力情况：
[0120] S×F＝S×ma＝S×ρVa＝22.133kg·m/s2
[0121] 故，键合丝最大的横向偏转位移为：
[0122]
[0123] 根据计算的结果进行比较，δ1是模型计算的偏转位移，δ2是有限元仿真计算的偏转位移，本论文中的键合丝横向偏转位移模型与有限元仿真结果的偏差为：
[0124]
[0125] 误差为6.8％，该误差较小，尚在我们可以接受的范围内。
[0126] 接着进行触碰风险系数的判断，根据经验，当键合丝的直径为25μm时，要保证键合丝之间的间距至少要大于直径的2倍以上，故这里我们取键合丝的间距为50μm的极限值，那么触碰风险系数为：
[0127]
[0128] 根据计算的结果我们可以看出，触碰风险系数μ的值大于1，也就是说键合丝在受到较大机械冲击时，会有很大的发生触碰短路失效的风险，在实际使用的过程中，到底是否会发生触碰，还需进一步进行分析计算，考虑自振频率不同且存在振动衰减的情况。
[0129] 步骤八：键合丝设计改进
[0130] 以步骤七中的例子来分析，最大的位移和为96.6μm，根据规定，键合丝的间距至少为键合丝直径的2倍以上，故该尺寸的键合丝间距为50μm时会出现碰丝现象，键合丝的安全间距应为96.6μm以上。当芯片的尺寸有限制时，无法增大键合丝的间距，则可以通过减少键合丝的跨距来降低触碰的风险。
